CN1642010A - 时钟锁定和频率偏差的检测装置 - Google Patents

Abstract

本发明涉及电子设备中的时钟锁定装置，公开了一种时钟锁定和频率偏差的检测装置，使得在使用少量逻辑电路资源的前提下，实现失锁和频差检测，同时能够提高检测精度、减小设计难度、优化电路可靠性，降低成本，提高性能。这种时钟锁定和频率偏差的检测装置包含，位数相同的第一计数器和第二计数器，用于分别对两路待检测的时钟信号进行循环计数；一个比较器，用于对第一计数器和第二计数器的计数值进行异步比较，根据设定的门限值，输出比较判决结果；一个锁存器，用于根据比较器输出的比较判决结果触发锁存，输出检测结果；一个低频时钟信号，用于确定检测范围，周期性地将第一计数器、第二计数器和锁存器置位为初始值。

Description

时钟锁定和频率偏差的检测装置

技术领域

本发明涉及电子设备中的时钟锁定装置，特别涉及在电子设备和芯片设计中检测输出时钟是否锁定参考时钟的检测装置。

背景技术

时钟是任何时序数字电路的关键组成部分，特别对于定时和频率要求高的通信设备、自动控制系统、计算机硬件等而言更是影响通信质量、控制准确度、计算效率等指标的关键因素。

时钟的好坏直接影响单板甚至整个系统的性能。普通数字电路的本地时钟源都可以用时钟产生器件充当，同步时钟源电路一般都采用专用锁相环(Phase Lock Loop，简称“PLL”)器件来实现。锁相环的工作原理是将频率可控输出时钟信号与参考时钟信号进行相位鉴定，并根据相位差大小调节输出时钟信号的频率，直到输出时钟信号与参考时钟信号相位锁定。

锁相环的应用很广泛，比如在通信系统中、在自动控制系统中，许多与频率相关的应用都需要锁相环技术的支持。当我们在电子设备和芯片设计中使用锁相环，从设备和芯片的可靠性和可维护性出发，我们需要判断锁相环是否正常工作，检测时钟锁定情况或者频率偏差大小，即输出时钟信号与参考时钟信号是否失锁，或者两个时钟频差是否超过一个门限。

在普通电路设计中，有时候也需要对两个时钟进行时钟锁定和频率偏差检测，以保证电路工作正常。比如对两套设备进行性能比较，需要对输入时钟信号进行锁定，或者对于输出时钟进行频差判定；或对于同一个系统的输入和输出的失真检测等。因此失锁和频差检测装置非常常用。

由于检测装置不可能耗用太多的电路资源或者开发资源，但它对于电路性能的保障或者功能实现又起着必不可少的作用，因此设计一个简易而可靠的失锁和频差检测装置是十分有意义的。

现有技术方案中，用数字逻辑时序电路实现的基本思路是用两个计数器对参考时钟信号和输出时钟信号的脉冲进行计数，然后在计数达到检测范围之内时，判断两个计数值的差值，并根据差值和计算值可以得到两个时钟信号的偏差，设定门限即可实现失锁和频差检测。

比如一个输入输出频率为20M锁相环，设参考时钟为clkref，锁相环输出时钟为clkout，测试时间段内，允许的频率偏移门限为10ppm，即如果超过这个门限，判断为失锁，电路上报失锁告警。实现方案如下：首先，根据10ppm门限要求计算计数器长度，如果在检测范围内允许3个时钟周期内的滑动，则检测范围要达到3/10ppm＝300000(十进制)＝1001001001111100000(二进制)个时钟周期，也就是计数器需要计数的范围，所以其长度至少需要19位；接着，设计两个19位计数器cnt1、cnt2，其中cnt1对clkref信号脉冲计数，cnt2对clkout信号脉冲计数；当cnt1计到300000(十进制)的时候，检测cnt1和cnt2的计数值的差值是否达到3以上，如果是，则上报失锁告警，或者判定频差超过10ppm。

从所述例子可以看出该方案需要两个19位的计数器以及一个比较器。由于耗用电路资源多，对于单板设计则需要使用现场可编程门阵列(FieldProgramming Gate Array，简称“FPGA”)器件实现，容易造成资源浪费。同时，当时钟频率很高的时候，计数器容易收到干扰，对逻辑布局和芯片设计带来困难。另外，由于比较器对两个19位的数进行比较，不但需要很多逻辑资源，而且由于不同位之间的时序差异，比较结果容易产生毛刺，对电路可靠性很不利。

另外，现有技术方案中，还有用模拟电路实现的，基本思路是用外部模拟电路对鉴相信号进行积分，图1(a)示出了该方案的原理图。

首先由复杂的鉴相电路产生鉴相信号up101和鉴相信号down102，然后将up101信号和down102信号输入一个与非门103，得到与非信号，这三个信号均为数字信号。然后将产生的与非信号经过积分电路104(这是模拟电路)，对周期数字信号进行积分，得到直流电平信号。由于鉴相信号的特点，如果参考时钟信号和输出时钟信号锁定，则与非门103输出信号应该基本没有跳动，一直为低电平；或者说，与非门103输出信号的高电平跳动频繁程度和参考时钟信号和输出时钟信号的频差成比例，频差越大，跳动越频繁，高电平分量越多，因此经过积分电路104得到的积分信号的电平值越高。图1(b)示出了锁定和失锁时与非门103输出信号的区别。最后经过电压比较器105得到输出结果OUT信号106。通过设定电压比较器105的基准电压即门限即可实现失锁和频差检测。

该计数方案需要外加模拟电路，增加了设计成本，而且很不利于电路的集成和芯片的设计。同时对电路器件的精度要求很高，根据实际经验，当器件精度没有足够高时，会导致检测错误，频差在允许范围内也会上报失锁。另外，该电路容易受到干扰，由于采用了积分电路，积分输出对积分输入的跳动非常敏感，比如在频差门限附近时，噪声很容易积分输出跳动，使得失锁告警不断的出现和消失。

在实际应用中，上述方案存在以下问题：首先需要使用模拟电路或者大量逻辑资源进行锁定检测，不但耗费资源，而且对器件要求高，从而导致成本升高；第二模拟电路的使用不利于电路集成和芯片设计；第三电路可靠性不高，使得检测容易出错，因此设计难度比较大。

造成这种情况的主要原因在于，第一种技术方案直接采用数字计数器实现，对时钟信号直接进行计数和比较，没有做其他处理，使得计数器需要使用大量逻辑资源，而且多位比较的性能下降；而第二钟技术方案采用了模拟电路实现，模拟电路具有不易集成的缺点。

发明内容

有鉴于此，本发明的主要目的在于提供一种时钟锁定和频率偏差的检测装置，使得在使用少量逻辑电路资源的前提下，实现失锁和频差检测，同时能够提高检测精度、减小设计难度、优化电路可靠性，降低成本，提高性能。

为实现上述目的，本发明提供了一种时钟锁定和频率偏差的检测装置，包含

位数相同的第一计数器和第二计数器，用于分别对两路待检测的时钟信号进行循环计数；

一个比较器，用于对所述第一计数器和所述第二计数器的计数值进行异步比较，根据设定的门限值，输出比较判决结果；

一个锁存器，用于根据所述比较器输出的比较判决结果触发锁存，输出检测结果；

一个低频时钟信号，用于确定检测范围，周期性地将所述第一计数器、第二计数器和锁存器置位为初始值。

其中，所述第一计数器和所述第二计数器的置位初始值的差值为设定的差值门限，当所述第一计数器和所述第二计数器的计数值相等时，所述比较器的比较判决结果触发所述锁存器，输出失锁报警和频差范围指示。

所述第一计数器和所述第二计数器的置位初始值相同，当所述第一计数器和所述第二计数器的计数值的差值超过设定的差值门限时，所述比较器的比较判决结果触发所述锁存器，输出失锁报警和频差范围指示。

所述失锁报警和频差范围指示的失锁和频差范围门限等于相位差值门限除以所述检测范围的长度，所述相位差值门限等于所述计数值的差值门限乘以所述待检测的时钟信号的周期。

所述锁存器为RS触发器。

所述两路待检测的时钟信号是参考时钟信号和输出时钟信号。

所述第一计数器和所述第二计数器用格雷码编码的状态机实现，所述比较器相应地进行编码比较。

所述检测装置用复杂可编程器件实现。

使用多个相同的所述检测装置进行多个待测时钟之间锁定和频率偏差的检测。

通过比较可以发现，本发明的技术方案与现有技术的区别在于，本发明首先采用比较容易获得的低频时钟来确定检测范围，避免了使用高位数的计数器，其次采用位数少的计数器进行相位差累积计数，还采用了异步比较器对计数得到的累积相位差进行判决，得到检测结果，并且设置相位差累积门限和检测范围确定检测的失锁门限和频差范围。

这种技术方案上的区别，带来了较为明显的有益效果，即以极低的逻辑资源实现了高精度失锁和频差检测；降低了电路设计难度以及电路设计成本；提高了检测精度、电路可靠性和抗干扰性；有利于电路集成和芯片设计。

附图说明

图1是用模拟电路实现失锁和频差检测装置的示意图；

图2是根据本发明的一个实施例的时钟锁定和频率偏差检测装置的结构示意图；

图3是根据本发明的一个实施例的计数器结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述。

本发明的基本思路是对参考时钟信号和输出时钟信号的相位差进行累积并判断，用数字逻辑电路实现。具体的说，本发明首先根据一个低频时钟信号确定一个检测范围，在这个检测范围内使用两个低位计数器对参考时钟信号和输出时钟信号进行循环计数，并且对计数过程中的两个计数器的计数值别进行异步比较，设定门限值即可实现失锁和频差检测。与现有技术方案不同的是，本发明采用低位数计数器的比较实现相位差的累积，用低频信号确定检测范围，实现了逻辑简化，资源利用率高，电路可靠性高。

下面根据图2详细阐述本发明的一个实施例的时钟锁定和频率偏差检测装置的原理和结构。

如图所示，本实施例的时钟锁定和频率偏差检测装置包含：两个外部输入的待检测时钟信号201、202，一个外部输入的低频时钟信号209，两个计数器203、204，一个比较器207，和一个锁存器208。其中待检测时钟信号201、202分别通往计数器203、204，计数器203、204均与比较器207相连，比较器207又和锁存器208相连，最后锁存器208的输出即为检测装置的输出结果，通向外部电路。在本发明的一个较佳实施例中，锁存器208可以使用一个RS触发器实现。

当图2的时钟锁定和频率偏差检测装置工作时，首先，将待检测时钟信号201输入到计数器203的计数端，将待检测时钟信号202输入到计数器204的计数端，两个计数器分别对两个待检测时钟信号进行计数；然后，将计数器203的计数值205和计数器204的计数值206输入到比较器207的两个输入端，由比较器207对两个计数值进行异步比较；再将比较输出结果作为锁存器208的触发端，使得比较输出结果得到锁存；另外，低频时钟信号209控制计数器203、计数器204和锁存器208的复位或置位端，即在检测范围的开始时复位系统，使得系统根据低频时钟信号209进行周期性的检测，因此锁存器208输出的检测结果信号是一个脉冲串，指示时钟锁定状态和频差范围。

其中，两个待检测时钟信号201、202即需要检测的两个时钟信号，在本发明的一个较佳实施例中，即锁相环的参考时钟信号和输出时钟信号。而低频时钟信号209相对于待检测时钟信号201、202频率足够低，其频率值和计数器的差值门限一起决定检测失锁门限和频差门限。计数器203、204的位数相同，分别由待检测时钟201、202触发计数，都由低频时钟复位或置位。比较器207对计数值205、206进行比较，可以设置门限值。比较器207输出结果控制锁存器208锁存，输出检测结果。

在检测范围开始时，低频时钟209使能整个系统开始工作，在本发明的一个实施例中，计数开始时计数器203、204的初始值由置位信号置位，刚好相差一个设定的门限值，而比较器207在检测范围内判定两个计数值205、206是否相等，一旦出现相等，则输出触发锁存，上报失锁报警；在本发明的另一个实施例中，计数开始时计数器203、204的计数初始值相同，比如被复位信号置零，而比较器207在检测范围内判定两个计数值205、206的差值是否超过设定的门限值，一旦超过门限值，则输出触发锁存，上报失锁报警。

在本发明的一个实施例中，使用低频时钟209的高电平或者低电平时间作为检测范围，则相应的低频时钟209的低电平或者高电平将对计数器和锁存器复位或置位；在本发明的另一个实施例中，使用低频时钟209的整个周期作为检测范围，则低频时钟209的上升沿或者下降沿对计数器和锁存器触发复位或置位。

在本发明的一个实施例中，待检测的参考时钟信号频率为20MHz，设定允许频差门限是10ppm，如果在测试时间段内两个时钟频差大于10ppm，则电路上报失锁告警。给定低频信号的高电平长度即检测范围为10ms。而两个计数器在检测范围开始时被置位的值相差一个门限d，比较器则判定两个计数值是否相等。门限d的大小是这样确定的。在一个检测范围10ms内，如果计数值相差d，即说明相位差累积为d周期，则输出时钟信号与参考时钟的相对频率偏差等于相位差累积值除以检测范围，即d×T/10ms，其中T为参考时钟信号周期，由20MHz得T＝50ns，根据允许误差门限10ppm即可求出计数值门限d＝2。在实际应用中，考虑到两个待检测时钟信号初始相位差的存在，因此设定计数器的初始值相差3，比如计数器一的初值为0、计数器二的初值为3，两个计数器的位数均为3位，即计数到5即重新从零开始计数，这样保证计数器初值差值的绝对值为3。

如上所述，计数器的最大计数值为相位差门限d的两倍，这也决定了计数器的位数。而相位差门限d和检测范围一起决定了失锁门限或频差门限。检测范围大小决定检测精度高低，如果检测精度要求很高，则需要增大检测范围，相应地相位差门限也增大，所以计数器位数也需要增加。在实际设计中，以失锁门限或频差门限为基准，综合考虑资源和现有条件，一般将计数器长度设小一点，可节约逻辑资源，同时考虑比较器是异步逻辑，如果计数器差值太小，判断时容易出现毛刺，所以需要权衡设定差值大小，既能不浪费逻辑资源，又满足精度要求和可靠性要求。

熟悉本领域的技术人员可以理解，计数器位数及计数差值大小的设定可以根据实际情况和应用经验决定，而不影响本发明的实质和范围。

需要说明的是，当本发明应用于测定频差大小精确值时，需要设定多个门限值，进行多次测定，得到一个频差范围。比如将门限设定为11ppm没有上报告警，设定为10ppm上报了告警，就可以推算出两个时钟频差大于10ppm而小于11ppm。如果采用搜索算法，比如二分法、黄金搜索法，则确定频差范围的精确定位，即高效地完成高精度的频差测量。

虽然检测范围长度影响检测精度，但检测结果对于低频时钟并不敏感，比如低频时钟发生抖动导致检测范围变化时，即使所述实施例中检测范围由10ms偏移到11ms，频差门限值也只是从10ppm变为9.1ppm。可见本发明对于时钟信号和器件的精度要求并不高。

可见，在上述实施例中，只需要两个3位的计数器、一个比较器和一个锁存器。在本发明的一个较佳实施例中，所述计数器由相应位数的触发器构成，所述锁存器由一位触发器构成，所述比较器由组合逻辑实现，图3示出了本发明的一个较佳实施例中，一个计数器的结构。该计数器位数为3位，由三个上升沿触发的触发器303、304、305构成，计数输入信号301连最低位触发器303的触发端；每个触发器的输出取非以后连接到其置位端；触发器303的输出取非后连接到触发器304的触发端，而触发器304的输出取非后连接到触发器305的触发端，触发器305的输出取非即为进位输出信号306，其上升沿指示计数器计满溢出；所有触发器的复位端连接到计数器的复位信号302。当计数输入信号301的上升沿来临时，触发器303的值被置位，由于置位端D即为其值取非，所以每个上升沿使得触发器值取非。同样的低位触发器计数两次即导致高一位的触发器被触发一次，所以使得触发器的值即构成计数器的计数值，实现所述3位计数器。熟悉本领域的技术人员可以理解，用同样数量的触发器，改变连接方法或触发方式也可实现，而不影响本发明的实质和范围。这样只需7个触发器(6个触发器用户实现两个3位计数器203和204，剩下1个触发器用于实现锁存器208)即可实现检测装置，对于单板设计，可以由廉价的复杂可编程器件(Complex Programmable LogicDevice，简称“CPLD”)实现，电路简单，设计难度低，稳定性高，抗干扰性好。

在本发明的一个较佳实施例中，采用格雷码状态机实现所述计数器，则初值设定和比较器判定需要相应编码，由于格雷码的汉明距均匀分布，可以避免比较结果出现毛刺的情况，提高可靠性。熟悉本领域的技术人员可以理解，所述编码方法也可以是其他方案，以提高电路性能，而不影响本发明的实质和范围。

在本发明的一个实施例中，使用该装置对多个时钟或多组时钟进行检测，则只需使用多个相同的该装置进行分别检测，然后对检测结果综合处理即可实现。

虽然通过参照本发明的某些优选实施例，已经对本发明进行了图示和描述，但本领域的普通技术人员应该明白，可以在形式上和细节上对其作各种各样的改变，而不偏离所附权利要求书所限定的本发明的精神和范围。

Claims (9)

1.一种时钟锁定和频率偏差的检测装置，其特征在于，包含

位数相同的第一计数器和第二计数器，用于分别对两路待检测的时钟信号进行循环计数；

比较器，用于对所述第一和第二计数器的计数值进行异步比较，根据设定的门限值，输出比较判决结果；

锁存器，用于根据所述比较器输出的比较判决结果触发锁存，输出检测结果；

低频时钟信号，用于确定检测范围，周期性地将所述第一计数器、第二计数器和锁存器置位为初始值。

2.根据权利要求1所述的时钟锁定和频率偏差的检测装置，其特征在于，所述第一计数器和所述第二计数器的置位初始值的差值为设定的差值门限，当所述第一计数器和所述第二计数器的计数值相等时，所述比较器的比较判决结果触发所述锁存器，输出失锁报警和频差范围指示。

3.根据权利要求1所述的时钟锁定和频率偏差的检测装置，其特征在于，所述第一和第二计数器的置位初始值相同，当所述第一计数器和所述第二计数器的计数值的差值超过设定的差值门限时，所述比较器的比较判决结果触发所述锁存器，输出失锁报警和频差范围指示。

4.根据权利要求2或3所述的时钟锁定和频率偏差的检测装置，其特征在于，所述失锁报警和频差范围指示的失锁和频差范围门限等于相位差值门限除以所述检测范围的长度，所述相位差值门限等于所述计数值的差值门限乘以所述待检测的时钟信号的周期。

5.根据权利要求1至3中任意一条所述的时钟锁定和频率偏差的检测装置，其特征在于，所述锁存器为RS触发器。

6.根据权利要求1至3中任意一条所述的时钟锁定和频率偏差的检测装置，其特征在于，所述两路待检测的时钟信号是参考时钟信号和输出时钟信号。

7.根据权利要求1至3中任意一条所述的时钟锁定和频率偏差的检测装置，其特征在于，所述第一和第二计数器用格雷码编码的状态机实现，所述比较器相应地进行编码比较。

8.根据权利要求1至3中任意一条所述的时钟锁定和频率偏差的检测装置，其特征在于，所述检测装置用复杂可编程器件实现。

9.根据权利要求1至3中任意一条所述的时钟锁定和频率偏差的检测装置，其特征在于，使用多个相同的所述检测装置进行多个待测时钟之间锁定和频率偏差的检测。

Images