CN102692563B - 时钟频率检测器 - Google Patents

时钟频率检测器 Download PDF

Info

Publication number
CN102692563B
CN102692563B CN201210156889.3A CN201210156889A CN102692563B CN 102692563 B CN102692563 B CN 102692563B CN 201210156889 A CN201210156889 A CN 201210156889A CN 102692563 B CN102692563 B CN 102692563B
Authority
CN
China
Prior art keywords
clock
detected
frequency
output
frequency detector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210156889.3A
Other languages
English (en)
Other versions
CN102692563A (zh
Inventor
赵红敏
龚宗跃
孙东昱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Datang Microelectronics Technology Co Ltd
Original Assignee
Datang Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Datang Microelectronics Technology Co Ltd filed Critical Datang Microelectronics Technology Co Ltd
Priority to CN201210156889.3A priority Critical patent/CN102692563B/zh
Publication of CN102692563A publication Critical patent/CN102692563A/zh
Application granted granted Critical
Publication of CN102692563B publication Critical patent/CN102692563B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

本发明提供了一种时钟频率检测器。涉及数字电路领域;解决了模拟电路成本高、不易于移植的问题。该时钟频率检测器包括:用于二分频的分频器,该分频器以待检测时钟为输入,该分频器的输出连接至将所述待检测时钟采样至参考时钟域的采样器;所述将所述待检测时钟采样至参考时钟域的采样器的输出连接至对参考时钟域的待检测时钟进计数的待检测时钟计数器。本发明提供的技术方案适用于ASIC电路,实现了低成本易于移植的数字电路时钟频率检测器。

Description

时钟频率检测器
技术领域
本发明涉及数字电路领域,尤其涉及一种时钟频率检测器。
背景技术
时钟频率检测器是广泛应用于高安全ASIC设计的电路模块。该模块实时检测时钟信号频率是否符合芯片工作的正常范围,如检测到时钟低频低于工作频率或高频高于工作频率则产生报警,达到及时保护芯片的目的。
目前时钟频率检测器设计主要由模拟电路实现,如图1所示,包括参考时钟源、鉴频电路及输出电路三部分。参考时钟源为一定频率的方波发生器,鉴频电路完成输入时钟频率与参考时钟频率的比较,由比较高低分别输出零电平或脉冲波,令该信号通过输出传输门,可得相应高低电平。
现有时钟频率检测器由模拟电路实现,所占芯片面积较大,不利于低成本芯片应用。此外模拟频率检测器的检测精度不仅与参考时钟源设计相关,还依赖于鉴频电路的设计,相对受工艺影响较大,模块不方便移植。
发明内容
本发明提供了一种时钟频率检测器,解决了模拟电路成本高、不易于移植的问题。
一种时钟频率检测器,包括:
用于二分频的分频器,该分频器以待检测时钟为输入,该分频器的输出连接至将所述待检测时钟采样至参考时钟域的采样器;
所述将所述待检测时钟采样至参考时钟域的采样器的输出连接至对参考时钟域的待检测时钟进计数的待检测时钟计数器;
所述待检测时钟计数器具有两路输入,一路输入为参考时钟,另一路输入连接至所述采样器的输出,所述待检测时钟计数器的输出和根据参考时钟计数周期计时的参考时钟计时器的输出分别连接至在所述待检测时钟计数器的输出高于时钟计数上限时发出高频告警、在所述待检测时钟计数器的输出低于时钟计数下限时发出低频告警的比较器的两路输入;
所述参考时钟计时器的输入为一路参考时钟信号,在根据参考时钟计数周期计时到时后输出触发信号至所述比较器。
优选的,所述比较器包含存储有所述时钟计数上限和所述时钟计数下限的存储单元、在产生高频告警时输出高电平的高频检测器和在产生低频告警时输出高电平的低频检测器。
3、根据权利要求1所述的时钟频率检测器,其特征在于,待检测时钟计数器具体为在所述参考时钟计时器到时后复位的待检测时钟计数器。
优选的,所述待检测时钟的工作范围为500KHz至8MHz。
优选的,所述参考时钟的频率为32MHz,模块反应时间为30us。
优选的,该时钟频率检测器还包括在接收到高电平输入时即产生异常处理中断(interrupt)信号的异常处理信号发生器,该异常处理信号发生器的两路输入分别连接于所述高频检测器的输出和所述低频检测器的输出。
本发明提供了一种时钟频率检测器,用于二分频的分频器以待检测时钟为输入,该分频器的输出连接至将所述待检测时钟采样至参考时钟域的采样器,所述将所述待检测时钟采样至参考时钟域的采样器的输出连接至对参考时钟域的待检测时钟进计数的待检测时钟计数器,所述待检测时钟计数器具有两路输入,一路输入为参考时钟,另一路输入连接至所述采样器的输出,所述待检测时钟计数器的输出和根据参考时钟计数周期计时的参考时钟计时器的输出分别连接至在所述待检测时钟计数器的输出高于时钟计数上限时发出高频告警、在所述待检测时钟计数器的输出低于时钟计数下限时发出低频告警的比较器的两路输入,所述参考时钟计时器的输入为一路参考时钟信号,在根据参考时钟计数周期计时到时后输出触发信号至所述比较器。实现了基于数字电路的时钟频率检测器,通过代码即可实现,解决了模拟电路成本高、不易于移植的问题。
附图说明
图1为现有技术中模拟电路时钟频率检测器的结构示意图;
图2为本发明的实施例提供的一种时钟频率检测器整体框图;
图3为本发明的实施例提供的一种时钟频率检测器的结构示意图;
图4为本发明的实施例提供的又一种时钟频率检测器的结构示意图。
具体实施方式
现有时钟频率检测器由模拟电路实现,所占芯片面积较大,不利于低成本芯片应用。此外模拟频率检测器的检测精度不仅与参考时钟源设计相关,还依赖于鉴频电路的设计,相对受工艺影响较大,模块不方便移植。
为了解决上述问题,本发明的实施例提供了一种基于数字电路的时钟频率检测器。本发明的实施例通过数字逻辑实现输入时钟与参考时钟的频率比较,采用计数器代替模拟鉴频电路,将计数结果进行比较输出,芯片实现的逻辑规模较小,降低了硬件实现代价。同时数字频率检测器的检测精度只取决于输入参考时钟的频率,相对精度比模拟检测器高。数字逻辑可直接进行RTL代码调用,不受工艺影响,方便移植。
下文中将结合附图对本发明的实施例进行详细说明。需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互任意组合。
首先结合附图,对本发明的实施例一进行说明。
本发明实施例提供了一种基于数字电路的片上时钟频率检测器,整体框图如图2所示,F_detector即为本发明实施例所提供的时钟频率检测器。
其中,clk_ref为输入参考时钟源,clk_in为输入待检测时钟,rst为复位信号,复位时设置检测输出无异常;out_l、out_h分别为时钟低频、高频的检测输出信号,本发明实施例中定义在发生异常时输出高电平。
该时钟频率检测器的结构如图3所示,包括:
用于二分频的分频器301,该分频器301以待检测时钟为输入,该分频器301的输出连接至将所述待检测时钟采样至参考时钟域的采样器302;
所述将所述待检测时钟采样至参考时钟域的采样器302的输出连接至对参考时钟域的待检测时钟进计数的待检测时钟计数器303;
所述待检测时钟计数器303具有两路输入,一路输入为参考时钟,另一路输入连接至所述采样器302的输出,所述待检测时钟计数器303的输出和根据参考时钟计数周期计时的参考时钟计时器304的输出分别连接至在所述待检测时钟计数器303的输出高于时钟计数上限时发出高频告警、在所述待检测时钟计数器303的输出低于时钟计数下限时发出低频告警的比较器305的两路输入;
所述参考时钟计时器304的输入为一路参考时钟信号,在根据参考时钟计数周期计时到时后输出触发信号至所述比较器305。
优选的,所述比较器305包含存储有所述时钟计数上限和所述时钟计数下限的存储单元、在产生高频告警时输出高电平的高频检测器和在产生低频告警时输出高电平的低频检测器。
优选的,待检测时钟计数器303具体为在所述参考时钟计时器304到时后复位的待检测时钟计数器303。
优选的,所述待检测时钟的工作范围为500KHz至8MHz。
优选的,所述参考时钟的频率为32MHz,模块反应时间为30us。
优选的,该时钟频率检测器如图4所示,还包括在接收到高电平输入时即产生异常处理中断(interrupt)信号的异常处理信号发生器306,该异常处理信号发生器306的两路输入分别连接于所述高频检测器的输出和所述低频检测器的输出。
下面结合图3及图4所示的时钟频率检测器,对时间检测的流程进行说明。具体流程如下:
1、分频器301将待检测时钟二分频为数据信号,设为clk_in_d,采样器302将分频器输出的数据信号待检测时钟采样到参考时钟域,设为clk_in_syn2。
参考时钟计时器clk_ref计数,定义为cnt_ref;用参考时钟采样数据clk_in_syn2的翻转情况,定义待检测时钟计数器303,记为cnt_in。避免了两个异步时钟域计数器做比较,保证逻辑代码规模小及功能稳定。
将待检测时钟分频做为数据信号,同步到参考时钟域,避免两路时钟计数器直接比较,异步逻辑导致输出不稳定或须增加使用fifo,致使电路规模增大。
2、设定时钟频率检测器的反应时间,即参考时钟计时器的计数周期,定义为ref_cnt_full。如希望检测器反应时间快,此值设置则小,反之则大。
3、在参考时钟计数周期ref_cnt_full内,如待检测时钟计数器303cnt_in计数低于CL(时钟计数下限)时,低频检测器产生低频告警,oul_l输出高电平;在待检测时钟计数器303计数高于CH(时钟计数上限)时,产生高频报警,out_h输出逻辑高电平。此处CL、CH值根据参考时钟和设定的低频、高频检测阈值的对应关系计算得到。对应计算方法为:cnt_in<CL输出out_l=1;cnt_in>CH输出out_h=1。
4、一个参考时钟计数周期结束后将待检测时钟计数器303复位。
如,将待检测时钟工作范围定义为500KHz~8MHz,参考时钟为固定频率32MHz,模块反应时间设定为30us。此工作范围的选择依据为考虑实际电路工作需要,而参考时钟、反应时间设定不受该值影响。
当输入时钟频率低于CL=500KHz时,检测器out_l输出高电平,系统产生异常处理interrupt信号。
当输入时钟频率高于CH=8MHz时,检测器out_h输出高电平,系统产生异常处理interrupt信号。
本发明实施例提供的基于数字电路的时钟频率检测器与模拟频率检测器相比模块规模如表1所示。
表1基于数字电路的时钟频率检测器与模拟检测器的模块规模
可见保证功能前提下,本发明实施例所提供的片上时钟频率检测器的电路规模为模拟电路实现的一半。
本发明实施例提供了一种时钟频率检测器,用于二分频的分频器以待检测时钟为输入,该分频器的输出连接至将所述待检测时钟采样至参考时钟域的采样器,所述将所述待检测时钟采样至参考时钟域的采样器的输出连接至对参考时钟域的待检测时钟进计数的待检测时钟计数器,所述待检测时钟计数器具有两路输入,一路输入为参考时钟,另一路输入连接至所述采样器的输出,所述待检测时钟计数器的输出和根据参考时钟计数周期计时的参考时钟计时器的输出分别连接至在所述待检测时钟计数器的输出高于时钟计数上限时发出高频告警、在所述待检测时钟计数器的输出低于时钟计数下限时发出低频告警的比较器的两路输入,所述参考时钟计时器的输入为一路参考时钟信号,在根据参考时钟计数周期计时到时后输出触发信号至所述比较器。实现了基于数字电路的时钟频率检测器,通过代码即可实现,解决了模拟电路成本高、不易于移植的问题。
本发明实施例提供的技术方案能够应用于量产产品,反应快速、准确,且电路规模小,各项指标均优于模拟频率检测器。时钟频率检测器的反应时间可根据需要设定,设置方便灵活。用数字电路代替现有的模拟频率检测电路,在减少成本,保证可移植性的前提下,还提高了检测精度,且模块功能不受工艺影响。
本领域普通技术人员可以理解上述实施例的全部或部分步骤可以使用计算机程序流程来实现,所述计算机程序可以存储于一计算机可读存储介质中,所述计算机程序在相应的硬件平台上(如系统、设备、装置、器件等)执行,在执行时,包括方法实施例的步骤之一或其组合。
可选地,上述实施例的全部或部分步骤也可以使用集成电路来实现,这些步骤可以被分别制作成一个个集成电路模块,或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样,本发明不限制于任何特定的硬件和软件结合。
上述实施例中的各装置/功能模块/功能单元可以采用通用的计算装置来实现,它们可以集中在单个的计算装置上,也可以分布在多个计算装置所组成的网络上。
上述实施例中的各装置/功能模块/功能单元以软件功能模块的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。上述提到的计算机可读取存储介质可以是只读存储器,磁盘或光盘等。
任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以权利要求所述的保护范围为准。

Claims (6)

1.一种时钟频率检测器,其特征在于,包括:
用于二分频的分频器,该分频器以待检测时钟为输入,该分频器的输出连接至将所述待检测时钟采样至参考时钟域的采样器;
所述将所述待检测时钟采样至参考时钟域的采样器的输出连接至对参考时钟域的待检测时钟进行计数的待检测时钟计数器;
所述待检测时钟计数器具有两路输入,一路输入为参考时钟,另一路输入连接至所述采样器的输出,所述待检测时钟计数器的输出和根据参考时钟计数周期计时的参考时钟计时器的输出分别连接至在所述待检测时钟计数器的输出高于时钟计数上限时发出高频告警、在所述待检测时钟计数器的输出低于时钟计数下限时发出低频告警的比较器的两路输入;
所述参考时钟计时器的输入为一路参考时钟信号,在根据参考时钟计数周期计时到时后输出触发信号至所述比较器。
2.根据权利要求1所述的时钟频率检测器,其特征在于,所述比较器包含存储有所述时钟计数上限和所述时钟计数下限的存储单元、在产生高频告警时输出高电平的高频检测器和在产生低频告警时输出高电平的低频检测器。
3.根据权利要求1所述的时钟频率检测器,其特征在于,待检测时钟计数器具体为在所述参考时钟计时器到时后复位的待检测时钟计数器。
4.根据权利要求1所述的时钟频率检测器,其特征在于,所述待检测时钟的工作范围为500KHz至8MHz。
5.根据权利要求1或4所述的时钟频率检测器,其特征在于,所述参考时钟的频率为32MHz,模块反应时间为30us。
6.根据权利要求2所述的时钟频率检测器,其特征在于,该时钟频率检测器还包括在接收到高电平输入时即产生异常处理中断(interrupt)信号的异常处理信号发生器,该异常处理信号发生器的两路输入分别连接于所述高频检测器的输出和所述低频检测器的输出。
CN201210156889.3A 2012-05-18 2012-05-18 时钟频率检测器 Active CN102692563B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210156889.3A CN102692563B (zh) 2012-05-18 2012-05-18 时钟频率检测器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210156889.3A CN102692563B (zh) 2012-05-18 2012-05-18 时钟频率检测器

Publications (2)

Publication Number Publication Date
CN102692563A CN102692563A (zh) 2012-09-26
CN102692563B true CN102692563B (zh) 2015-06-17

Family

ID=46858154

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210156889.3A Active CN102692563B (zh) 2012-05-18 2012-05-18 时钟频率检测器

Country Status (1)

Country Link
CN (1) CN102692563B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103018554B (zh) * 2012-12-04 2015-06-17 北京华大信安科技有限公司 频率侦测方法及装置
CN103439648B (zh) * 2013-08-08 2016-05-04 北京华大信安科技有限公司 一种验证方法、装置及芯片
CN103647552A (zh) * 2013-12-03 2014-03-19 北京中电华大电子设计有限责任公司 一种时钟频率检测电路
CN103698603B (zh) * 2013-12-27 2017-03-15 深圳芯邦科技股份有限公司 一种芯片和其时钟测试方法以及芯片时钟测试系统
CN104679639A (zh) * 2015-03-02 2015-06-03 北京全路通信信号研究设计院有限公司 一种时钟晶振频率监测方法和装置
CN104777378A (zh) * 2015-03-09 2015-07-15 国核自仪系统工程有限公司 Fpga时钟信号自我检测方法
CN104931778B (zh) * 2015-06-09 2017-09-12 浙江大学 一种时钟频率检测电路
CN105391448B (zh) * 2015-12-07 2018-04-20 中国航空工业集团公司西安航空计算技术研究所 一种实时检测差分时钟频率正确性的方法
CN107256192A (zh) * 2017-05-31 2017-10-17 郑州云海信息技术有限公司 一种时钟故障的监控方法、装置及服务器
US10514401B2 (en) * 2017-08-02 2019-12-24 Qualcomm Incorporated On-chip frequency monitoring
US10866269B2 (en) * 2017-11-16 2020-12-15 Microchip Technology Incorporated Fast frequency calculator
CN108535630A (zh) * 2018-04-02 2018-09-14 成都锐成芯微科技股份有限公司 一种芯片测试方法及芯片测试模块
CN108769875B (zh) * 2018-06-26 2024-05-24 宗仁科技(平潭)股份有限公司 模仿警报声的集成电路及报警装置
TWI668962B (zh) * 2018-10-02 2019-08-11 新唐科技股份有限公司 時脈調整裝置及其傳輸系統和方法
CN110887992A (zh) * 2019-11-11 2020-03-17 上海华虹集成电路有限责任公司 一种时钟频率检测电路
CN113076277B (zh) * 2021-03-26 2024-05-03 大唐微电子技术有限公司 实现流水线调度的方法、装置、计算机存储介质及终端
CN114172493A (zh) * 2021-11-26 2022-03-11 烽火通信科技股份有限公司 一种频率锁定的判断方法及电路
CN117110707B (zh) * 2023-10-24 2024-01-30 芯潮流(珠海)科技有限公司 Soc集成芯片、频率测量电路及频率测量方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6316929B1 (en) * 1999-01-29 2001-11-13 Nec Corporation Frequency measurement test circuit and semiconductor integrated circuit having the same
CN1355434A (zh) * 2000-11-30 2002-06-26 中国科学院微电子中心 一种频率、周期测量方法及装置
CN1399136A (zh) * 2002-08-08 2003-02-26 威盛电子股份有限公司 时钟信号频率验证装置与方法
CN1514255A (zh) * 2002-12-25 2004-07-21 恩益禧电子股份有限公司 频率检测电路和数据处理装置
CN1612484A (zh) * 2003-10-31 2005-05-04 上海芯华微电子有限公司 音频数模转换器中的采样频率自动检测器及其使用方法
CN1642010A (zh) * 2004-01-01 2005-07-20 华为技术有限公司 时钟锁定和频率偏差的检测装置
CN101335522A (zh) * 2007-06-25 2008-12-31 三星电子株式会社 数字频率检测器和使用该数字频率检测器的数字锁相环
CN101977051A (zh) * 2010-10-19 2011-02-16 钰创科技股份有限公司 自动校正频率的频率校正电路及其方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6316929B1 (en) * 1999-01-29 2001-11-13 Nec Corporation Frequency measurement test circuit and semiconductor integrated circuit having the same
CN1355434A (zh) * 2000-11-30 2002-06-26 中国科学院微电子中心 一种频率、周期测量方法及装置
CN1399136A (zh) * 2002-08-08 2003-02-26 威盛电子股份有限公司 时钟信号频率验证装置与方法
CN1514255A (zh) * 2002-12-25 2004-07-21 恩益禧电子股份有限公司 频率检测电路和数据处理装置
CN1612484A (zh) * 2003-10-31 2005-05-04 上海芯华微电子有限公司 音频数模转换器中的采样频率自动检测器及其使用方法
CN1642010A (zh) * 2004-01-01 2005-07-20 华为技术有限公司 时钟锁定和频率偏差的检测装置
CN101335522A (zh) * 2007-06-25 2008-12-31 三星电子株式会社 数字频率检测器和使用该数字频率检测器的数字锁相环
CN101977051A (zh) * 2010-10-19 2011-02-16 钰创科技股份有限公司 自动校正频率的频率校正电路及其方法

Also Published As

Publication number Publication date
CN102692563A (zh) 2012-09-26

Similar Documents

Publication Publication Date Title
CN102692563B (zh) 时钟频率检测器
CN104330082B (zh) 一种mems/gnss组合导航系统实时数据同步方法
CN102176112B (zh) Mcu内置rtc实现时钟精确计时的方法
CN105281776B (zh) 一种可纠错的曼彻斯特解码装置及其方法
CN103487649B (zh) 一种兼容连续波和脉冲调制载波频率测量的方法及装置
CN2922277Y (zh) 一种时钟毛刺检测电路
CN203069745U (zh) 高精度时钟类芯片输出脉冲时间间隔检测装置
CN103837741A (zh) 基于fpga的等精度频率测试系统及其设计方法
CN104660220B (zh) 一种产生整数频率脉冲的信号发生器及信号产生方法
CN104361374A (zh) 一种射频信号的采集与处理系统及其方法
CN103365965A (zh) 一种数据的汇总处理方法和装置
CN104881268A (zh) 一种光量子随机源装置及随机位提取方法
CN105116318A (zh) 一种逻辑分析仪中实现毛刺检测的方法
CN103955255A (zh) 基于fpga的开入量事件精确测量的系统及其方法
CN205333219U (zh) 一种基于石英晶体温度传感器的多通道温度测量电路
CN102809725B (zh) 一种用于感应电路旁路信号的敏感元装置及其检测方法
CN203929885U (zh) 基于fpga的等精度频率测试系统
CN203117837U (zh) 时钟校准系统
CN201331680Y (zh) 基于fpga的时间间隔测量仪
CN205091393U (zh) 一种带时间间隔测量功能的数字频率计
CN102457268B (zh) 32位捕获寄存器的实现方法
CN205384320U (zh) 一种光电检测装置
CN104361373A (zh) 一种射频信号的采集与处理方法
CN109256998A (zh) 控制电机电流高精度采样的方法及系统和伺服电机
CN204242207U (zh) 一种射频信号的采集与处理系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20180116

Address after: The 300463 Tianjin FTA test area (Dongjiang Bonded Port) No. 6865 North Road, 1-1-1802-7 financial and trade center of Asia

Patentee after: Core leasehold (Tianjin) limited liability company

Address before: 100094 Yongjia North Road, Beijing, No. 6, No.

Patentee before: Datang Microelectronics Technology Co., Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20201020

Address after: 100094 No. 6 Yongjia North Road, Beijing, Haidian District

Patentee after: DATANG MICROELECTRONICS TECHNOLOGY Co.,Ltd.

Address before: 300463 Tianjin FTA pilot area (Dongjiang Bonded Port), Asia Road 6865 financial and Trade Center North District 1-1-1802-7

Patentee before: Xinjin Leasing (Tianjin) Co.,Ltd.

TR01 Transfer of patent right