CN103698603B - 一种芯片和其时钟测试方法以及芯片时钟测试系统 - Google Patents

一种芯片和其时钟测试方法以及芯片时钟测试系统 Download PDF

Info

Publication number
CN103698603B
CN103698603B CN201310739717.3A CN201310739717A CN103698603B CN 103698603 B CN103698603 B CN 103698603B CN 201310739717 A CN201310739717 A CN 201310739717A CN 103698603 B CN103698603 B CN 103698603B
Authority
CN
China
Prior art keywords
chip
clock
objective
instruction
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310739717.3A
Other languages
English (en)
Other versions
CN103698603A (zh
Inventor
刘洛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Xinbang Zhixin Microelectronics Co.,Ltd.
Original Assignee
SHENZHEN CHIPSBANK TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHENZHEN CHIPSBANK TECHNOLOGY Co Ltd filed Critical SHENZHEN CHIPSBANK TECHNOLOGY Co Ltd
Priority to CN201310739717.3A priority Critical patent/CN103698603B/zh
Publication of CN103698603A publication Critical patent/CN103698603A/zh
Application granted granted Critical
Publication of CN103698603B publication Critical patent/CN103698603B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

本申请公开了一种芯片和其时钟测试方法以及芯片时钟测试系统,所述芯片包括:计数单元,用于通过I2C接口获取频率测试指令,检测在I2C接口输出信号连续N个上升沿的时间段内,获取到的时钟信号的时钟总计数,本领域技术人员即可依据时钟总计数,I2C接口输出信号周期和N计算得到芯片的内部时钟频率,可见本申请提供的芯片可以通过芯片的原有功能接口I2C接口和计数单元获取到用于计算时钟周期的时钟总计数,从而得出芯片的时钟周期,不必占用新的芯片引脚,从而提高了所述芯片引脚的利用效率。

Description

一种芯片和其时钟测试方法以及芯片时钟测试系统
技术领域
本申请涉及芯片测试技术领域,更具体地说,涉及一种芯片和其时钟测试方法以及时钟测试系统。
背景技术
现有技术中的各种电子设备通常都具有单个或多个半导体芯片,每个半导体芯片在特定的晶振时钟频率下进行工作。例如,一般普通单片机芯片的晶振时钟频率为12MHz,但是由于芯片的制作工艺等原因,导致芯片内部产生的晶振时钟频率可能存在较大误差,所以在将半导体芯片安装到电子设备(尤其是对精密度要求较高的设备)之前需要对所述半导体芯片的晶振时钟频率进行检测。
现有技术中一般采用将半导体芯片的晶振时钟频率通过新的引脚引出,在半导体芯片的外部采用设备对芯片的晶振时钟频率进行测试的方法,例如采用频谱仪对芯片的晶振时钟频率进行检测。
但是现有技术中的芯片引脚个数是有限的,每个引脚都是一个宝贵的资源,所以如何在不占用新的引脚的情况下,检测芯片的晶振时钟频率,成为本领域技术人员的研究方向之一。
发明内容
有鉴于此,本申请提供一种芯片时钟频率测试芯片和其时钟测试方法以及芯片时钟测试系统,在不占用新的引脚的情况下,能够检测芯片的晶振时钟频率。
为了实现上述目的,现提出的方案如下:
一种芯片时钟频率测试芯片,包括:
计数单元,用于通过I2C接口获取频率测试指令,并在获取到所述频率测试指令后当I2C接口输出信号处于上升沿时,时钟信号开始计数,在I2C接口输出信号处于第N个上升沿时,时钟信号停止计数,检测并输出时钟信号开始至停止计数时间段内检测到的时钟总计数,其中所述N为不小于2的正整数。
优选的,上述芯片时钟频率测试芯片中,还包括:
地址确认单元,用于当获取到第一或第二START指令后返回确认指令。
一种芯片时钟频率测试方法,包括:
通过目标芯片的I2C接口向目标芯片发送频率检测指令,用于控制目标芯片在I2C接口输出信号处于上升沿时,时钟信号开始计数,在I2C接口输出信号处于第N个上升沿时,时钟信号停止计数,检测并输出时钟信号开始至停止计数时间段内检测到的时钟总计数,其中所述N为不小于2的正整数;
通过目标芯片的I2C接口向所述目标芯片发送用于读取所述时钟总计数的读取指令;
依据所述时钟总计数、I2C接口输出信号周期和N计算目标芯片内部时钟频率。
优选的,上述方法中,通过目标芯片的I2C接口向目标芯片发送频率检测指令之前,还包括:
获取所述目标芯片的设备地址;
依据所述设备地址发送向目标芯片发送第一START指令;
判断是否获取到确认信号,如果是,继续执行。
优选的,上述方法中,所述向目标芯片发送读取指令之后和计算目标芯片内部时钟频率之间,还包括:
判断是否获取到所述时钟总计数,如果是,向目标芯片发送不确认信号,继续执行,否则,向所述目标芯片发送确认信号,继续读取下一个数据。
优选的,上述方法中,在向目标芯片发送频率检测指令和读取指令之间,还包括:
向所述目标芯片发送第一STOP指令。
优选的,上述方法中,在向所述目标芯片发送第一STOP指令之后和向目标芯片发送读取指令之前,还包括:
依据设备地址向目标芯片发送第二START指令;
判断是否获取到确认信号,如果是,继续执行。
优选的,上述方法中,向所述目标芯片发送不确认信号之后在计算目标芯片内部时钟频率之前,还包括:
向所述目标芯片发送第二STOP指令。
一种芯片时钟频率测试系统,包括:指令发送单元和M个芯片时钟频率测试芯片,其中M为不小于1的整数;
所述指令发送单元,用于选取一个或多个芯片时钟频率测试芯片作为目标芯片,依据目标芯片的设备地址向目标芯片发送频率检测指令,并依据获取到的时钟总计数计算目标芯片内部时钟频率;
所述目标芯片,通过I2C接口与指令发送单元相连,用于当通过I2C接口获取到所述依据所述频率检测指令后,当I2C接口输出信号处于上升沿时,时钟信号开始计数,在I2C接口输出信号处于第N个上升沿时,时钟信号停止计数,检测并输出时钟信号开始至停止计数时间段内检测到的时钟总计数,其中所述N为不小于2的正整数。
优选的上述系统中,所述指令发送单元还包括:
芯片状态确认单元,用于依据目标芯片确认地址向所述目标芯片发送第一和第二START指令;
所述芯片时钟频率测试芯片还包括:确认单元,用于当获取到所述第一或第二START指令后向芯片状态确认单元,返回确认信息。
从上述的技术方案可以看出,本申请公开的所述芯片时钟频率测试芯片可以通过I2C接口,获取频率测试指令,在获取所述频率测试指令后,检测在I2C接口输出信号连续N个上升沿的时间段内,获取到的时钟信号的时钟总计数,本领域技术人员即可依据时钟总计数,I2C接口输出信号周期和N计算得到芯片的内部时钟频率,可见本申请提供的芯片可以通过芯片的原有功能接口I2C接口获取到用于计算时钟周期的时钟总计数,从而得出芯片的时钟周期,不必占用新的芯片引脚,从而提高了所述芯片引脚的利用效率。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请实施例公开的一种芯片时钟频率测试芯片结构图;
图2为本申请另一实施例公开的一种芯片时钟频率测试芯片结构图;
图3为本申请实施例公开的一种芯片的时钟频率测试方法的流程图;
图4为本申请另一实施例公开的芯片的时钟频率测试方法的流程图;
图5为本申请又一实施例公开的芯片的时钟频率测试方法的流程图;
图6为本申请实施例公开的芯片时钟频率测试系统的结构图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
为了在不占用芯片的新的功能引脚的情况下,依然能够检测芯片的晶振时钟频率,本申请提供了一种芯片和其时钟测试方法以及芯片时钟测试系统。
图1为本申请实施例公开的一种芯片时钟频率测试芯片的结构图。
参见图1本申请实施例公开的芯片1设置有计数单元101,所述计数单元101用于通过所属芯片的I2C接口获取频率测试指令,并在获取到所述频率测试指令后,判断所述芯片的I2C接口输出信号的状态,当所述I2C接口输出信号处于上升沿时,时钟信号开始计数,在I2C接口输出信号处于第N个上升沿时,时钟信号停止计数,检测并输出时钟信号开始至停止计数时间段内检测到的时钟总计数,其中所述N为不小于2的正整数,本领域技术人员既可以根据所述时钟总计数,I2C接口输出信号周期和N计算得到芯片的内部时钟频率。
其中所述I2C接口输出信号周期为已知值,所述N可以为固定值。
可见本申请上述实施例公开的芯片中的计数单元可以通过所属芯片的I2C接口,获取频率测试指令,在获取所述频率测试指令后,检测在I2C接口输出信号连续N个上升沿的时间段内,获取到的时钟信号的时钟总计数,本领域技术人员即可依据时钟总计数,I2C接口输出信号周期和N计算得到芯片的内部时钟频率,可见本申请提供的芯片可以通过芯片的原有功能接口I2C接口获取到用于计算时钟周期的时钟总计数,从而得出芯片的时钟周期,不必占用新的芯片引脚,从而提高了所述芯片引脚的利用效率。
当然,所述N可以是设置在所述内部计数芯片中的一个默认数值。
可以理解的是,所述N的大小可以根据用户需要自行设定,例如,所述N可以等于10。
可以理解的是,所述频率测试指令可以是预先预定好的、所述计数单元能够识别的读内部时钟计数指令编码。
图2为本申请另一实施例公开的一种芯片的结构图。
可以理解的是,当所述芯片在获取到所述频率测试指令之前还可能获取到用于判断所述芯片的好坏、判断芯片的设备地址是否正确的第一或第二START指令,所以参见图2,本申请上述实施例公开的芯片中还可以包括:
地址确认单元102,所述地址确认单元102,用于当获取到START指令后返回确认指令,以向目标对象表示其所发送的地址信息正确和所述芯片处于正常工作状态。
其中所述第一START指令包括:STARTbit+设备地址+写bit。
当然可以理解的是,本申请上述实施例中的所述上升沿只是表示的检测点在I2C接口输出信号上的位置,例如I2C接口输出信号真实的上升沿或真实的下降沿。
当然可以理解的是,所述芯片内部时钟频率=时钟总计数/(N*I2C接口输出信号周期T)。
当然可以理解的是,本申请中的提到的各种信号的传递都可以通过所述I2C接口获得。
图3为本申请提实施例公开的芯片的时钟频率测试方法的流程图。
对应于上述实施例中公开的芯片,本申请还提供了一种芯片时钟频率测试方法,参见图3,所述方法包括:
步骤S301:向目标芯片发送获取频率检测指令;
所述频率检测指令通过所述目标芯片的I2C接口发送至所述目标芯片,用于控制目标芯片在I2C接口输出信号处于上升沿时,时钟信号开始计数,在I2C接口输出信号处于第N个上升沿时,时钟信号停止计数,检测并输出时钟信号开始至停止计数时间段内检测到的时钟总计数,其中所述N为不小于2的正整数;
步骤S302:向所述目标芯片发送用于读取所述时钟总计数的读取指令;
向所述目标芯片发送读取指令后,读取所述目标芯片中的时钟总计数;
步骤S303:依据时钟总计数、I2C接口输出信号周期和N计算目标芯片内部时钟频率。
可见,本申请提供的所述芯片时钟频率测试方法通过目标芯片的I2C接口向目标芯片发送获取频率检测指令和读取指令,并根据读取指令读取到的时钟总计数和已知的I2C接口输出信号周期和N计算得到目标芯片内部时钟频率,可见本申请提供的方法中并不将所述芯片的内部时钟引出,并且其占用的是I2C接口,不必占用新的芯片引脚,从而提高了所述芯片引脚的利用效率。
图4为本申请另一实施例公开的种芯片的时钟频率测试方法的流程图。
可以理解的是,上述方法中,还可以包括,预先判断所述目标芯片的设备是否正确和所述目标芯片是否处于正常运行状态,所以在执行步骤S301之前还可以包括:
步骤S401:获取所述目标芯片的设备地址;
步骤S402:向目标芯片发送第一START指令;
包括:依据所述设备地址发送向目标芯片发送第一START指令;
步骤S403:判断是否获取到确认信号,如果是,继续执行;
步骤S404:向目标芯片发送频率检测指令;
步骤S405:向目标芯片发送读取指令:向所述目标芯片发送用于读取所述时钟总计数的读取指令读取计数数据;
步骤S406:计算目标芯片内部时钟频率;依据所述时钟总计数、I2C接口输出信号周期和N计算目标芯片内部时钟频率。
在获取到所述确认信号后,证明所述目标设备的地址正确,且所述目标设备处于正常工作状态,可以继续执行后续动作,当未获取到所述确认信号时,则表明目标芯片的设备地址错误或所述目标芯片处于故障状态,则停止执行后续动作。
图5为本申请提供的又一芯片时钟频率测试方法的流程图。
可以理解的是为了保证全部读取到所述计数时间和所述N,上述方法中在所述向目标芯片发送读取指令之后和计算目标芯片内部时钟频率之间,还可以包括:
步骤S501:获取所述目标芯片的设备地址;
步骤S502:向目标芯片发送第一START指令
包括:依据所述设备地址发送向目标芯片发送第一START指令;
步骤S503:判断是否获取到确认信号,如果是,继续执行;
步骤S504:向目标芯片发送频率检测指令;
步骤S505:向目标芯片发送读取指令:向所述目标芯片发送用于读取所述时钟总计数的读取指令读取计数数据;
步骤S506:读取所述时钟总计数;
步骤S507:判断是否获取完时钟总计数,如果是,执行步骤S508,否则执行步骤S509;
步骤S508:向目标芯片发送不确认信号,继续执行;
步骤S509:向所述目标芯片发送确认信号,执行步骤S510;
步骤S5010:计算芯片内部时钟频率。
可以理解的,为了方便所述目标芯片判断所述频率检测指令发送完毕,本申请上述方法中在向目标芯片发送频率检测指令和读取指令之间,还包括:
向所述目标芯片发送第一STOP指令。
可以理解的是上述方法中还可以包括判断是否能够读取目标芯片的计数时间和N,本申请上述方法中在向所述目标芯片发送第一STOP指令之后和向目标芯片发送读取指令之前,还可以包括:
依据设备地址向目标芯片发送第二START指令;判断是否获取到确认信号,如果是,继续执行。
可以理解的是所述为了方便所述目标芯片判断所述读取指令是否发送完毕,上述方法中向所述目标芯片发送不确认信号之后在计算目标芯片内部时钟频率之前,还包括:
向所述目标芯片发送第二STOP指令。
其中所述第一START指令可以包括STARTbit+设备地址+写bit;
其中“STARTbit+设备地址+写bit”表示以STARTbit开头以写bit结尾,中间设置有设备地址的指令串;
所述第二START指令可以包括STARTbit+设备地址+读bit;
其中“STARTbit+设备地址+度bit”表示以STARTbit开头以读bit结尾,中间设置有设备地址的指令串;
图6为本申请实施例公开的芯片时钟频率测试系统的结构图。
对应于上述芯片时钟频率测试方法,本申请还提供了一种芯片时钟频率测试系统,参见图6,所述系统包括:
所述指令发送单元2,和M个芯片时钟频率测试芯片3;
所述指令发送单元2,用于选取一个或多个芯片时钟频率测试芯片3作为目标芯片,依据目标芯片的设备地址向目标芯片发送频率检测指令,并依据由所述I2C接口获取到的时钟总计数计算目标芯片内部时钟频率;
所述目标芯片3通过I2C接口与指令发送单元相连,包括计数单元301,内部技术单元301用于当通过I2C接口获取到所述依据所述检测指令后,当I2C接口输出信号处于上升沿时,时钟信号开始计数,在I2C接口输出信号处于第N个上升沿时,时钟信号停止计数,检测并输出时钟信号开始至停止计数时间段内检测到的时钟总计数,其中所述N为不小于2的正整数。
可见本申请上述实施例公开的芯片时钟频率测试系统中的指令发送单元通过芯片的I2C接口向芯片发送频率检测指令,所述芯片在获取所述频率测试指令后,检测并输出I2C接口输出信号连续N个上升沿的时间段内,获取到的时钟信号的时钟总计数,本领域技术人员即可时钟总计数,I2C接口输出信号周期和N计算得到芯片的内部时钟频率,可见本申请提供的芯片可以通过芯片的原有功能接口I2C接口获取到用于计算时钟周期的时钟总计数,从而得出芯片的时钟周期,不必占用新的芯片引脚,从而提高了所述芯片引脚的利用效率。
最后,还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下,在其它实施例中实现。因此,本申请将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种芯片时钟频率测试芯片,其特征在于,包括:
计数单元,用于通过I2C接口获取频率测试指令,并在获取到所述频率测试指令后当I2C接口输出信号处于上升沿时,时钟信号开始计数,在I2C接口输出信号处于第N个上升沿时,时钟信号停止计数,检测并输出时钟信号开始至停止计数时间段内检测到的时钟总计数,其中所述N为不小于2的正整数,依据公式芯片内部时钟频率=时钟总计数/(N*I2C接口输出信号周期T)计算得到芯片内部时钟频率。
2.根据权利要求1中的芯片时钟频率测试芯片,其特征在于,还包括:
地址确认单元,用于当获取到第一或第二START指令后返回确认指令,第一START指令为用于判断所述芯片的好坏的指令,第二START指令为判断芯片的设备地址是否正确的指令。
3.一种芯片时钟频率测试方法,其特征在于,包括:
通过目标芯片的I2C接口向目标芯片发送频率检测指令,用于控制目标芯片在I2C接口输出信号处于上升沿时,时钟信号开始计数,在I2C接口输出信号处于第N个上升沿时,时钟信号停止计数,检测并输出时钟信号开始至停止计数时间段内检测到的时钟总计数,其中所述N为不小于2的正整数;
通过目标芯片的I2C接口向所述目标芯片发送用于读取所述时钟总计数的读取指令;
依据公式芯片内部时钟频率=时钟总计数/(N*I2C接口输出信号周期T)计算得到芯片内部时钟频率。
4.根据权利要求3中的方法,其特征在于,通过目标芯片的I2C接口向目标芯片发送频率检测指令之前,还包括:
获取所述目标芯片的设备地址;
依据所述设备地址向目标芯片发送第一START指令;
判断是否获取到确认信号,如果是,继续执行。
5.根据权利要求3中的方法,其特征在于,所述向目标芯片发送读取指令之后和计算目标芯片内部时钟频率之间,还包括:
判断是否获取到所述时钟总计数,如果是,向目标芯片发送不确认信号,继续执行,否则,向所述目标芯片发送确认信号,继续读取下一个数据。
6.根据权利要求4中的方法,其特征在于,在向目标芯片发送频率检测指令和读取指令之间,还包括:
向所述目标芯片发送用于表征频率检测指令发送完毕第一STOP指令。
7.根据权利要求6中的方法,其特征在于,在向所述目标芯片发送第一STOP指令之后和向目标芯片发送读取指令之前,还包括:
依据设备地址向目标芯片发送第二START指令;
判断是否获取到确认信号,如果是,继续执行。
8.根据权利要求7中的方法,其特征在于,向所述目标芯片发送不确认信号之后在计算目标芯片内部时钟频率之前,还包括:
向所述目标芯片发送用于表征读取指令发送完毕的第二STOP指令。
9.一种芯片时钟频率测试系统,其特征在于,包括:指令发送单元和M个芯片时钟频率测试芯片,其中M为不小于1的整数;
所述指令发送单元,用于选取一个或多个芯片时钟频率测试芯片作为目标芯片,依据目标芯片的设备地址向目标芯片发送频率检测指令,并依据依据公式芯片内部时钟频率=时钟总计数/(N*I2C接口输出信号周期T)计算得到芯片内部时钟频率;
所述目标芯片,通过I2C接口与指令发送单元相连,用于当通过I2C接口获取到所述频率检测指令后,当I2C接口输出信号处于上升沿时,时钟信号开始计数,在I2C接口输出信号处于第N个上升沿时,时钟信号停止计数,检测并输出时钟信号开始至停止计数时间段内检测到的时钟总计数,其中所述N为不小于2的正整数。
10.根据权利要求9中的测试系统,其特征在于,所述指令发送单元还包括:
芯片状态确认单元,用于依据目标芯片确认地址向所述目标芯片发送第一和第二START指令;
所述芯片时钟频率测试芯片还包括:确认单元,用于当获取到所述第一或第二START指令后向芯片状态确认单元返回确认信息。
CN201310739717.3A 2013-12-27 2013-12-27 一种芯片和其时钟测试方法以及芯片时钟测试系统 Active CN103698603B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310739717.3A CN103698603B (zh) 2013-12-27 2013-12-27 一种芯片和其时钟测试方法以及芯片时钟测试系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310739717.3A CN103698603B (zh) 2013-12-27 2013-12-27 一种芯片和其时钟测试方法以及芯片时钟测试系统

Publications (2)

Publication Number Publication Date
CN103698603A CN103698603A (zh) 2014-04-02
CN103698603B true CN103698603B (zh) 2017-03-15

Family

ID=50360200

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310739717.3A Active CN103698603B (zh) 2013-12-27 2013-12-27 一种芯片和其时钟测试方法以及芯片时钟测试系统

Country Status (1)

Country Link
CN (1) CN103698603B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112015228B (zh) * 2020-07-14 2021-11-30 海速芯(无锡)科技有限公司 透过标准i2c接口调整内部震荡频率准度之方法
CN114924119B (zh) * 2022-07-21 2022-10-04 深圳市英特瑞半导体科技有限公司 时钟芯片及频率测量方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201477155U (zh) * 2009-09-25 2010-05-19 惠州市九联科技有限公司 一种晶振频率测试装置
CN102466760A (zh) * 2010-11-08 2012-05-23 亚旭电脑股份有限公司 频率测量装置
CN102608522A (zh) * 2012-01-13 2012-07-25 平湖市电子有限公司 恒温晶体振荡器老化参数自动化测量仪
CN102692563A (zh) * 2012-05-18 2012-09-26 大唐微电子技术有限公司 时钟频率检测器
CN102830748A (zh) * 2012-08-10 2012-12-19 深圳芯邦科技股份有限公司 芯片的内部时钟偏差的校准方法及系统
CN102857197A (zh) * 2012-09-22 2013-01-02 福州大学 一种提高内置rc振荡器频率精度的校准方法
CN103197139A (zh) * 2012-01-06 2013-07-10 上海华虹集成电路有限责任公司 时钟频率测试方法和时钟频率测试电路
CN103365757A (zh) * 2013-07-29 2013-10-23 浙江中控技术股份有限公司 时钟检测方法及装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103051736B (zh) * 2012-09-25 2015-08-26 深圳芯邦科技股份有限公司 一种控制信息的处理方法和i2c总线设备

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201477155U (zh) * 2009-09-25 2010-05-19 惠州市九联科技有限公司 一种晶振频率测试装置
CN102466760A (zh) * 2010-11-08 2012-05-23 亚旭电脑股份有限公司 频率测量装置
CN103197139A (zh) * 2012-01-06 2013-07-10 上海华虹集成电路有限责任公司 时钟频率测试方法和时钟频率测试电路
CN102608522A (zh) * 2012-01-13 2012-07-25 平湖市电子有限公司 恒温晶体振荡器老化参数自动化测量仪
CN102692563A (zh) * 2012-05-18 2012-09-26 大唐微电子技术有限公司 时钟频率检测器
CN102830748A (zh) * 2012-08-10 2012-12-19 深圳芯邦科技股份有限公司 芯片的内部时钟偏差的校准方法及系统
CN102857197A (zh) * 2012-09-22 2013-01-02 福州大学 一种提高内置rc振荡器频率精度的校准方法
CN103365757A (zh) * 2013-07-29 2013-10-23 浙江中控技术股份有限公司 时钟检测方法及装置

Also Published As

Publication number Publication date
CN103698603A (zh) 2014-04-02

Similar Documents

Publication Publication Date Title
CN100541442C (zh) 高性能串行总线测试方法
JP6841828B2 (ja) 単一回線pmicホスト低レベル制御インターフェース
CN102447477B (zh) 跨异步时钟域的并串数据流实时转换传输方法和装置
CN101808460B (zh) 用于pcb的布线方法及pcb
JPS5827541B2 (ja) ジキテ−プシユウヘンソウチヨウセイギヨキ オヨビ ソノソウチニヨルシレイノサイトライホウホウ ナラビニ デ−タシヨリシステム
CN104272271B (zh) 具有指令跟踪能力的处理器装置
CN107037311A (zh) 一种变压器绕组匝间绝缘故障诊断方法与装置
US10564773B2 (en) Touch display device, touch system, touch master, and communication method
US10732669B2 (en) Serial peripheral interface and methods of operating same
CN203260029U (zh) 基于fpga的系统芯片原型验证调试装置
US8713235B2 (en) Low latency interrupt collector
CN103698603B (zh) 一种芯片和其时钟测试方法以及芯片时钟测试系统
TWI460728B (zh) 記憶體控制器、記憶裝置以及判斷記憶裝置之型式的方法
CN103077144A (zh) 一种确保数据完整的spi通讯接口及其通讯方法
CN104657294A (zh) 用于检测相位的方法和相位检测系统
JPWO2017104437A1 (ja) 通信装置、通信方法、プログラム、および通信システム
CN104461796B (zh) 用于嵌入式8051cpu的jtag调试模块及调试方法
CN106297889A (zh) 存储器测试系统及其测试方法
CN203117968U (zh) 一种spi通讯接口
CN102455946A (zh) Usb装置异常的检测与恢复电路及其方法
CN103631314A (zh) 去除电平信号中毛刺的方法
CN201247150Y (zh) 一种便携式水轮机调速器测试装置
CN104422883B (zh) 一种电机失步的检测方法和检测设备
CN102981781B (zh) 数据储存装置、储存介质控制器与控制方法
KR101366034B1 (ko) 터치센서 ic

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20241012

Address after: 601, Building 12, Shenzhen Software Park (Phase 2), No.1 Keji Middle Road, High tech Zone, Maling Community, Yuehai Street, Nanshan District, Shenzhen City, Guangdong Province 518000

Patentee after: Shenzhen Xinbang Zhixin Microelectronics Co.,Ltd.

Country or region after: China

Address before: Room 701 and 702, building 12, Shenzhen Software Park, Keji Zhonger Road, Nanshan District, Shenzhen City, Guangdong Province

Patentee before: CHIPSBANK TECHNOLOGIES (SHENZHEN) Co.,Ltd.

Country or region before: China