CN104657294A - 用于检测相位的方法和相位检测系统 - Google Patents
用于检测相位的方法和相位检测系统 Download PDFInfo
- Publication number
- CN104657294A CN104657294A CN201410155552.XA CN201410155552A CN104657294A CN 104657294 A CN104657294 A CN 104657294A CN 201410155552 A CN201410155552 A CN 201410155552A CN 104657294 A CN104657294 A CN 104657294A
- Authority
- CN
- China
- Prior art keywords
- control signal
- phase detection
- detection result
- con2
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R25/00—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
- G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manipulation Of Pulses (AREA)
- Power Engineering (AREA)
Abstract
一种相位检测方法包括以下步骤:当第二控制信号的状态保持的时间是预定时间或更长时,通过控制器来提供具有两个或更多个相邻脉冲的第二控制信号;响应于第二控制信号,通过所述控制器来接收与第二控制信号不同的第一控制信号的相位的相位检测结果;以及通过控制器来判断相位检测结果中的基于第二控制信号的两个相邻脉冲中的第一脉冲的相位检测结果。
Description
相关申请的交叉引用
本申请要求2013年11月19日向韩国知识产权局提交的申请号为10-2013-0140378的韩国专利申请的优先权,其全部内容通过引用合并于此。
技术领域
各种实施例涉及用于检测相位的方法和系统,更具体而言,涉及用于在满足特定条件时检测相位以确定保证的相位检测结果的方法和系统。
背景技术
电子设备配备有多个操作单元,用于执行各种操作。
随着电子设备的操作速度变快,共同地供应至所述多个操作单元的操作信号可能不能在同一时刻被供应至所述多个操作单元。这是由于操作单元被布置的位置或者与操作单元耦接的信号耦接线的特性所导致的。
发明内容
在一个实施例中,一种相位检测方法包括以下步骤:在第二控制信号在预定时间或更长时间期间保持状态的情况下,通过控制器来提供具有两个或更多个相邻脉冲的第二控制信号。另外,相位检测方法还包括以下步骤:响应于第二控制信号,通过控制器来接收与第二控制信号不同的第一控制信号的相位的相位检测结果。相位检测方法还可以包括以下步骤:通过控制器来判断相位检测结果中的基于第二控制信号的两个相邻脉冲中的第一脉冲的相位检测结果。
在一个实施例中,一种相位检测系统包括控制器,所述控制器被配置成:当第二控制信号所保持的第一状态为预定时间或更长时,产生具有两个或更多个相邻脉冲的第二控制信号。控制器还可以被配置成:当第二控制信号所保持的第一状态小于预定时间时,产生具有一个或更多个脉冲的第二控制信号,在所述一个或更多个脉冲期间保持第二控制信号的第一状态。另外,操作单元可以被配置成包括相位检测单元,所述相位检测单元用于响应于第二控制信号而产生与第二控制信号不同的第一控制信号的相位的相位检测结果。
在一个实施例中,一种相位检测系统包括控制器,所述控制器被配置成:当第二控制信号所保持的第一状态为预定时间或更长时,产生具有两个或更多个相邻脉冲的第二控制信号。控制器还可以在第二控制信号所保持的第一状态小于预定时间期间,产生具有一个或更多个脉冲的第二控制信号,所述一个或更多个脉冲保持第二控制信号的第一状态。操作单元可以被配置成包括相位检测单元,所述相位检测单元用于接收第二控制信号;在第二控制信号所保持的第一状态为预定时间或更长时,去除所述两个或更多个相邻脉冲中的第一脉冲;在第二控制信号所保持的第一状态小于预定时间时,去除所述一个或更多个脉冲中的第一脉冲;以及通过响应于滤波的第二控制信号而检测与第二控制信号不同的第一控制信号的相位来产生相位检测结果。
例如,控制器可以在准确的相位检测结果不准确时产生具有两个或更多个相邻脉冲的第二控制信号至存储器件。
控制器可以判断响应于第二控制信号的第一脉冲的相位检测结果是否是不确定的,以及响应于在第二控制信号的第二脉冲之后的所有脉冲的相位检测结果是否是准确的。
在一个实施例中,一种计算系统包括与存储器件电耦接的处理器。另外,计算系统还包括控制器,所述控制器被配置成:当第二控制信号所保持的第一状态为预定时间或更长时,产生具有两个或更多个相邻脉冲的第二控制信号。控制器还可以被配置成:当第二控制信号所保持的第一状态小于预定时间时,产生具有一个或更多个脉冲的第二控制信号,在所述一个或更多个脉冲期间保持第二控制信号的第一状态。另外,操作单元可以被配置成包括相位检测单元,所述相位检测单元用于响应于第二控制信号而产生与第二控制信号不同的第一控制信号的相位的相位检测结果。
附图说明
图1是示出根据一个实施例的相位检测系统的框图;
图2说明从控制器提供至操作单元的控制信号的路径的示意图;
图3和图4是说明根据一个实施例的相位检测方法的时序图;
图5和图6是说明根据实施例的相位检测方法的流程图;
图7是示出图1中的控制器的一个实施例的框图;
图8是示出图7中的滤波单元的一个实施例的图;
图9是示出根据一个实施例的相位检测系统的框图;
图10和图11是说明图9的相位检测系统执行的相位检测方法的时序图;
图12和图13是说明参照图10和图11所述的相位检测方法的流程图;
图14是示出根据一个实施例的半导体器件中包括的相位检测装置的图;
图15是示出根据一个实施例的包括相位检测系统和主机的电子设备的框图;
图16是示出根据实施例的包括相位检测系统的计算设备的图。
具体实施方式
在下文中,以下将参照附图通过各种实施例来描述用于检测相位的方法和系统。
参照附图更详细地描述一些实施例。相同的附图标记在附图中用于表示相同的元件,且不再赘述相同的元件。
本说明书中所述的实施例的特定结构和功能描述仅用以说明实施例。实施例可以采用各种形式来实施,不应解释为局限于本说明书或应用中所述的实施例。
图1是示出根据一个实施例的相位检测系统的框图。
参见图1,根据一个实施例的相位检测系统10可以包括控制器100和存储器件200。
控制器100产生用于控制存储器件200的各种类型的信号并且传送信号。控制器100可以将各种类型的控制信号(即,命令/地址信号CA和操作模式信号MPW和MRW)提供至存储器件200。相位检测系统10可以基于由外部设备、诸如主机(未示出)(参见图15)提供的信号来进入特定的操作模式。控制器100可以根据操作模式来产生不同的控制信号,并且将不同的控制信号提供至不同的元件。
例如,基于由控制器100提供的第一控制信号CON1和第二控制信号CON2来执行相位的检测。更具体地,响应于第二控制信号CON2的脉冲(具体而言,上升沿)而在相应的时间点检测第一控制信号CON1的相位。
第二控制信号CON2的信号特性可以被包含在由控制器100从外部接收的信号中。所述信号特性可以包括与第二控制信号CON2保持逻辑状态“低”的区域有关的信息。更具体地,第二控制信号CON2可以是交替地具有两个逻辑状态、诸如逻辑状态“高”和逻辑状态“低”的信号。
控制器100可以被提供有第二控制信号CON2保持逻辑状态“低”作为低状态保持时间的时间,并且控制器100可以基于该低状态保持时间来产生第二控制信号CON2。在各种实施例中,控制器100可以被提供有第二控制信号CON2保持逻辑状态“高”作为高状态保持时间的时间。第一状态可以是逻辑状态“低”,第二状态可以是逻辑状态“高”。第二控制信号CON2的第二状态也可以对应于第二控制信号CON2的脉冲保持的时间。
在相位检测系统10进入相位检测模式之后,因为第二控制信号CON2保持逻辑状态“低”的时间相对较长,在供应至存储器件200的第二控制信号CON2的第一脉冲中产生严重的失真。结果,难以基于产生失真的第二控制信号CON2来保证相位检测结果的准确性。
出于此原因,在进入相位检测模式之后,控制器100基于低状态保持时间而以不同的方式将第二控制信号CON2提供至存储器件200。
例如,当第二控制信号CON2的低状态保持时间等于或大于预定时间时,控制器100产生具有两个或更多个相邻脉冲的第二控制信号CON2,并且将产生的第二控制信号CON2提供至存储器件200。这是为了采用响应于与第二控制信号CON2的第一脉冲相邻的、在第一脉冲之后的第二脉冲而获得的相位检测结果PD,因为响应于第二控制信号CON2的第一脉冲而获得的相位检测结果PD是不确定的。
假设这样的情况:当仅基于低状态保持时间来产生第二控制信号CON2时,第二控制信号CON2的低状态保持时间等于或大于预定时间,则所有的相位检测结果可能都是不确定的,因为在低状态保持时间的极长时段中有一个脉冲被供应至存储器件200。因此,为了解决这样的问题,当第二控制信号CON2的低状态保持时间为预定时间或更长时,控制器100可以在特定的时间内产生具有两个或更多个相邻脉冲的第二控制信号CON2,并且将产生的第二控制信号CON2提供至存储器件200。此后,在经过低状态保持时间之后,控制器100可以再次产生具有两个相邻脉冲的第二控制信号CON2,并且可以将产生的第二控制信号CON2提供至存储器件200。
在各种实施例中,第二控制信号CON2的相邻脉冲之间的时段可以与第一控制信号CON1的所述时段相关。例如,控制器100可以产生第二控制信号CON2,使得第二控制信号CON2的脉冲之间的时段、具体而言为脉冲的上升沿之间的时段,与第一控制信号CON1的所述时段相同,并且控制器100可以将所述第二控制信号CON2提供至存储器件200。
在一个实施例中,当第二控制信号CON2的低状态保持时间小于预定时间时,虽然控制器100仅基于低状态保持时间来产生第二控制信号CON2并且将所述第二控制信号CON2提供至存储器件200,但是可以将响应于第二控制信号CON2的除了第一脉冲之外的后续脉冲而获得的相位检测结果判断成准确。因此,当第二控制信号CON2的低状态保持时间小于预定时间时,根据一个实施例的控制器100产生包括一个或更多个脉冲的第二控制信号CON2,所述一个或更多个脉冲具有低状态保持时间的时段,并且控制器100将所述第二控制信号CON2提供至存储器件200。
当第二控制信号CON2的低状态保持时间小于预定时间时,控制器100可以仅将在进入相位检测模式之后响应于第二控制信号CON2的第一脉冲而获得的相位检测结果PD判断成不确定,而将响应于其余脉冲而获得的相位检测结果PD判断成准确。
存储器件200包括至少一个操作单元210,并且响应于第二控制信号CON2的脉冲而检测与第二控制信号CON2不同的第一控制信号CON1的相位。当存储器件200包括多个操作单元210时,操作单元210可以作为各个独立的单元而执行相同的操作或不同的操作。存储器件200将第一控制信号CON1在第二控制信号CON2的特定时间点的相位提供至控制器100作为相位检测结果PD。
控制器100可以基于第二控制信号CON2的低状态保持时间而将属于从存储器件200接收的相位检测结果PD的特定相位检测结果PD判断成不确定。参照图3至图6来详细地描述基于第二控制信号CON2的低状态保持时间的相位检测结果PD的准确性判断。可以基于第二控制信号CON2的相邻脉冲中的第一脉冲来判断相位检测结果PD。
在各种实施例中,当被判断成准确的相位检测结果PD经过一段时间时,控制器100可以终止相位检测模式。在终止相位检测模式之后的正常操作中,控制器100可以基于被判断成准确的相位检测结果PD来控制产生第二控制信号CON2的时间点。控制器100可以基于相位检测结果PD的准确性的判断来控制第二控制信号CON2的脉冲的产生时间。
在各种实施例中,存储器件200的操作单元210可以利用用于储存数据的存储器模块(未示出)来实施。存储器模块可以响应于从控制器100接收的控制信号而独立地操作。存储器模块可以包括易失性存储器单元或非易失性存储器单元以写入/读取数据。
例如,操作单元210可以经由存储器件200的多个信号耦接线来接收控制器100提供的控制信号,或者经由信号耦接线将信号传送至控制器100。
例如,在存储器件200包括多个操作单元210的情况下,控制器100可以将控制信号提供至所述多个操作单元210,因为所述操作单元210独立地操作。控制信号可以包括:时钟信号、命令/地址信号和数据选通信号。
在各种实施例中,控制信号可以被共同地或单独地供应至操作单元210。例如,控制器100和存储器件200可以被实施为额外的芯片,并且经由信号耦接线(诸如,引脚)来发送和接收信号。共同地提供控制信号的意思是控制信号经由一个信号耦接线供应至存储器件200,并且所述控制信号经由存储器件200内的额外的信号路径而供应至每个操作单元。这被称作为例如飞越式(fly-by)设计。
在一个实施例中,单独地提供控制信号的意思是控制信号经由每个信号耦接线从控制器100提供至每个操作单元210。
参照图2详细地描述控制信号的提供。
图2是说明从控制器提供至操作单元的控制信号的路径的示意图。
参见图2,两种类型的控制信号被供应至多个操作单元210a、210b、210c和210d。
在各种实施例中,这两种类型的控制信号可以包括:第一控制信号CON1,其经由一个路径被顺序地供应至操作单元210a、210b、210c和210d;以及第二控制信号CON2,其被单独地供应至各个操作单元210a、210b、210c和210d。
在各种实施例中,第二控制信号CON2可以经由端子或信号耦接器(诸如,引脚)而从控制器100单独地供应至各个操作单元210a、210b、210c和210d。通过存储器件200经由一个信号耦接线(诸如,端子或引脚)来接收第一控制信号CON1。在接收到第一控制信号CON1之后,第一控制信号CON1可以在存储器件200内被分成各种信号路径,因而第一控制信号CON1可以到达操作单元210a、210b、210c和210d。
理想地,第一控制信号CON1到达各个操作单元210a、210b、210c和210d所花费的时间与第二控制信号CON2到达各个操作单元210a、210b、210c和210d所花费的时间相同。因此,第一控制信号CON1和第二控制信号CON2在操作单元210a、210b、210c和210d内的相位之间没有差异,或者即使在相位上存在差异,第一控制信号CON1和第二控制信号CON2在操作单元210a、210b、210c和210d中也可以具有相同的相位差。
然而,可预料到供应至第四操作单元210d的第一控制信号CON1的延迟量比供应至第一操作单元210a的第一控制信号CON1的延迟量大,因为供应第一控制信号CON1所沿的路径不同。相比之下,通过各个操作单元210a、210b、210c和210d接收第二控制信号CON2的时间点将大体相同。
必需将第一控制信号CON1和第二控制信号CON2的相位同步,因为仅在第一控制信号CON1和第二控制信号CON2利用相同的相位来操作时才可以改善操作单元210a、210b、210c和210d的可靠性。
然而,必需对每个操作单元210a、210b、210c和210d执行相位检测操作,因为第一控制信号CON1和第二控制信号CON2在操作单元210a、210b、210c和210d中的相位之间的差如上所述将是不同的。
第一控制信号CON1和第二控制信号CON2的相位之间的差可能是由于前述的信号路径之外的各种因素而产生的。例如,由于信号完整性或在操作单元210a、210b、210c和210d内接收第一控制信号CON1和第二控制信号CON2的接收缓冲器的特性,可能产生相位差,或者检测相位的时间点可能不同。
决定信号完整性的因素可以包括:噪声、传送信号的时间点、以及电磁干扰(EMI)。信号完整性特性可以根据响应于第二控制信号CON2而提供的信号线的路径或外围电路的形状而不同。此外,检测具有特定电平的第二控制信号CON2的能力可以根据接收缓冲器的特性而不同。
在各种实施例中,第一控制信号CON1可以与时钟信号CLK相对应,第二控制信号CON2可以与数据选通信号DQS相对应。数据选通信号DQS可以是在特定时间点产生脉冲的信号,时钟信号CLK可以是以恒定的时段振荡的信号。在各种实施例中,第一控制信号CON1和第二控制信号CON2可以不同,但是本公开不局限于此。
图3和图4是说明根据一个实施例的相位检测方法的时序图。图3和图4说明基于第二控制信号CON2的低状态保持的时间(在下文中,被称作为“第二控制信号CON2的低状态保持时间”)来执行不同操作的情况。例如,当第二控制信号CON2与数据选通信号DQS相对应时,第二控制信号CON2的低状态保持的时间(在下文中,被称作为“第二控制信号CON2的低状态保持时间”)可以通过“tDQSL”来表示,而第二控制信号CON2的高状态保持的时间(在下文中,被称作为“第二控制信号CON2的高状态保持时间”)可以通过“tDQSH”来表示。
图3示出第二控制信号CON2的低状态保持时间tDQSL被设置成最大值的情况,图4示出第二控制信号CON2的低状态保持时间tDQSL被设置成最小值的情况。低状态保持时间tDQSL的设置可以通过外部设备、诸如主机来执行。
在各种实施例中,控制器100可以基于低状态保持时间tDQSL来产生第二控制信号CON2、将与从存储器件200接收的相位检测结果PD的特定区域有关的信息判断成准确、将与相位检测结果PD的其余区域有关的信息判断成不确定、以及忽略与其余区域有关的信息(即,无效)。
参见图3,第一控制信号CON1可以是以恒定的时段振荡的信号。在各种实施例中,第一控制信号CON1与其互补信号一起可以被差分地提供。第一控制信号CON1的相位检测的准确性可以通过执行差分操作来改善。例如,存储器件200可以对第一控制信号CON1的差分信号中的每个和第二控制信号CON2的差分信号中的每个执行相位检测。
在第一时刻t1,控制器100产生命令信号CMD。命令信号CMD被供应至存储器件200直到第二时刻t2。在第二时刻t2,相位检测系统10进入相位检测模式。命令信号CMD可以包括与第二控制信号CON2的第一状态保持的时间有关的信息。
在各种实施例中,相位检测模式可以包括写入均衡。写入均衡是如下操作,即在检测时钟信号CLK和数据选通信号DQS的相位之后,通过控制产生数据选通信号DQS的时间点,来将时钟信号CLK的相位与数据选通信号DQS的相位同步。例如,写入均衡可以在训练操作之前执行。
图3示出低状态保持时间被设置成最大值的情况。控制器100可以通过将外部信号译码来检查低状态保持时间,并且确定产生第二控制信号CON2的方法。在图3中,第二控制信号CON2的低状态保持时间是从第五时刻t5至第八时刻t8。
在进入相位检测模式之后,控制器100确定第二控制信号CON2的低状态保持时间等于预定时间或大于预定时间、产生具有两个或更多个相邻脉冲的第二控制信号CON2、以及将产生的第二控制信号CON2提供至存储器件200。
参见图3,在第三时刻t3和第四时刻t4,具有相邻脉冲的第二控制信号CON2被供应至存储器件200。在各种实施例中,第二控制信号CON2的第一上升沿和第二上升沿之间的时段(即,图3中第三时刻t3和第四时刻t4之间的时段)可以与第一控制信号CON1的所述时段相同,或者可以在第一控制信号CON1的所述时段内。
如上所述,存储器件200响应于在第三时刻t3提供的第二控制信号CON2的第一脉冲而执行相位检测,但是难以保证第一脉冲的相位检测结果PD的准确性。因此,在第三时刻t3响应于第二控制信号CON2的第一脉冲而获得的相位检测结果PD可以在第六时刻t6提供,但是控制器100将第六时刻t6的相位检测结果PD判断成不确定。图3和图4说明利用操作模式信号MRW-1和MRW-2的写入WR均衡和利用操作模式信号MRW-1和MRW-2的写入WR均衡退出。
此后,控制器100在第四时刻t4响应于第二控制信号CON2的第二脉冲而检测第一控制信号CON1的相位,并且将第七时刻t7输出的相位检测结果PD判断成准确。在第四时刻t4,基于第一控制信号CON1的检测的相位,存储器件200在第七时刻t7将响应于逻辑状态“高”而获得的相位检测结果PD提供至控制器100。
在第五时刻t5之后,在经过低状态保持时间之后的第八时刻t8,第二控制信号CON2被再次供应至存储器件200。同样地,由于第二控制信号CON2的低状态保持时间为预定时间或更长,所以控制器100在第八时刻t8和第九时刻t9产生具有彼此相邻的两个脉冲的第二控制信号CON2,并且将产生的第二控制信号CON2提供至存储器件200。
同样地,存储器件200响应于第二控制信号CON2而检测第一控制信号CON1在第八时刻t8的相位和第一控制信号CON1在第九时刻t9的相位、产生相位检测结果PD、以及在第十时刻t10和第十一时刻t11将相位检测结果PD提供至控制器100。
控制器100将在第十时刻t10提供的相位检测结果PD判断成不确定,而将在第十一时刻t11提供的相位检测结果PD判断成准确。
相位检测结果PD的准确性可以通过计算控制器100内的定时来判断。例如,控制器100可以从控制器100提供第一脉冲的第八时刻t8起经过一些潜伏时间(图3中的tWLO)之后接收相位检测结果PD。因此,控制器100将从判断成准确的脉冲起经过一些潜伏时间之后的相位检测结果PD判断成准确。在图3中,“t8+tWLO=t10”可以被判断成不确定的相位检测结果PD,而“t9+tWLO=t11”可以被判断成准确的相位检测结果PD。
被判断成准确的相位检测结果的在时间点t7和t11的相位检测结果PD被认为具有相反的逻辑状态。在这种情况下,控制器100认为相位检测结果PD已经被集中,并且在第十二时刻t12终止相位检测模式。
当未终止相位检测模式时,从在第九时刻t9提供第二控制信号CON2的脉冲起,在经过低状态保持时间之后的时间点,可以将具有彼此相邻的两个脉冲的第二控制信号CON2供应至存储器件200。
根据一个实施例的相位检测方法可以改善如下的问题:即由于信号完整性和器件(诸如,存储器件200中的接收缓冲器)的特性而难以准确地检测第二控制信号CON2第一次提供的相位。
图4示出说明第二控制信号CON2的低状态保持时间小于预定时间的情况的时序图。
参见图4,在第一时刻t1施加命令信号CMD和在第二时刻t2进入相位检测模式的过程与图3中相同。在图4中,控制器100可以基于低状态保持时间而利用与图3中的方法不同的方法来产生第二控制信号CON2。
图4中的低状态保持时间tDQSL是从第八时刻t8至第九时刻t9。当低状态保持时间tDQSL小于预定时间时,可以保证响应于第二控制信号CON2在刚好经过低状态保持时间之后的脉冲而获得的相位检测结果PD的准确性。因此,当低状态保持时间小于预定时间时,第二控制信号CON2仅基于低状态保持时间来产生。
在进入相位检测模式之后,控制器100可以在经过预定时间之后在第三时刻t3提供第二控制信号CON2的第一脉冲、从供应第一脉冲起在经过低状态保持时间tDQSL之后在第四时刻t4提供第二控制信号CON2的第二脉冲、从供应第二脉冲起在低状态保持时间tDQSL之后的时间点产生具有脉冲的第二控制信号CON2、以及将产生的第二控制信号CON2提供至存储器件200。
也可以在第二控制信号CON2中设置高状态保持时间tDQSH。在图4中,高状态保持时间被示出为从第四时刻t4至第五时刻t5,并且其也可以被表示为脉冲保持时间。
在进入相位检测模式之后在第三时刻t3第一次提供的脉冲是之前的状态保持了一些时间之后的第一脉冲。因此,可能不能保证脉冲的准确性。
因此,控制器100将从第三时刻t3起经过一些潜伏时间之后在第六时刻t6获得的相位检测结果PD判断成不确定。
此外,控制器100将响应于第四时刻t4的第二脉冲的、第一控制信号CON1的相位在第七时刻t7的相位检测结果PD判断成准确。控制器100产生包括具有低状态保持时间的时段(准确而言,脉冲的上升沿之间的时段可以对应于低状态保持时间和高状态保持时间之和)的脉冲的第二控制信号CON2,直到被判断成准确的在第七时刻t7的相位检测结果PD之后的相位检测结果的逻辑状态被反相,并且将产生的第二控制信号CON2提供至存储器件200。
响应于第二控制信号CON2在第十一时刻t11的脉冲而获得的在第十二时刻t12的相位检测结果PD被判断成准确,但是该相位检测结果PD具有与在第七时刻t7的相位检测结果PD相同的逻辑状态。因此,在第十一时刻t11,具有其它脉冲的第二控制信号CON2被供应至存储器件200。
存储器件200检测第一控制信号CON1在第十一时刻t11的相位,并且将相位检测的结果提供给控制器100作为在第十三时刻t13的相位检测结果PD。在第十三时刻t13的相位检测结果PD也被判断成准确,并且被确定具有与在第七时刻t7的相位检测结果PD的逻辑状态相反的逻辑状态。结果,确定在第十三时刻t13的相位检测结果PD已经被集中。
因此,在第十四时刻t14终止相位检测模式之后,控制器100可以控制在相位检测模式期间基于相位检测结果PD来产生第二控制信号CON2的时间点。
如果第二控制信号CON2的低状态保持时间小于预定时间,如图4,则响应于第二控制信号CON2的在第一脉冲之后的脉冲而获得的所有的相位检测结果都可以被判断成准确。
这是因为当在第二控制信号CON2的第一脉冲之后提供具有小于预定时间的下一脉冲时,第二控制信号CON2的相位不可能由于信号完整性或接收缓冲器的特性而失真。
图5和图6是说明根据实施例的相位检测方法的流程图。图5是说明如以上参照图3所述的当第二控制信号CON2的低状态保持时间等于或大于预定时间时的相位检测方法的图,图6是说明如以上参照图4所述的当第二控制信号CON2的低状态保持时间小于预定时间时的相位检测方法的图。
参见图5,在步骤S510,控制器100响应于外部设置信号而产生命令信号CMD使得存储器件200进入相位检测模式,并且检查出第二控制信号CON2的低状态保持时间是预定时间或更长。
在步骤S520中,控制器100产生具有两个或更多个相邻脉冲的第二控制信号CON2,并且将产生的第二控制信号CON2提供至存储器件200。
在步骤S530中,存储器件200从控制器100接收第一控制信号CON1和第二控制信号CON2,并且响应于第二控制信号CON2的两个或更多个相邻脉冲来检测第一控制信号CON1的相位。在步骤S540中,将检测的相位供应至控制器100作为相位检测结果PD。
控制器100从存储器件200接收相位检测结果PD,并且将响应于属于两个或更多个相邻脉冲中的第一脉冲而获得的相位检测结果PD判断成不确定。在步骤S550中,控制器100可以将响应于在步骤S520中产生的第二控制信号CON2的两个或更多个相邻脉冲中的第二脉冲而获得的并且供应至存储器件200的相位检测结果PD判断成准确。
当被判断成准确的相位检测结果PD未被集中时,即,当未接收到具有与第一次被判断成准确的相位检测结果PD不同的逻辑状态的相位检测结果PD时(“否”,S560),重复步骤S520至S550。
然而,当被判断成准确的相位检测结果PD已经被集中时(“是”,S560),在步骤S570终止相位检测模式。
在步骤S580中,控制器100可以基于相位检测结果PD来控制产生第二控制信号CON2的时间点。
参见图6,在步骤S610中,控制器100产生命令信号CMD使得存储器件200响应于外部设置信号而进入相位检测模式,并且检查出第二控制信号CON2的低状态保持时间小于预定时间。
在步骤S620中,控制器100产生包括一个或更多个脉冲的第二控制信号CON2,所述一个或更多个脉冲具有低状态保持时间的时段,并且控制器100将产生的第二控制信号CON2提供至存储器件200。
在步骤S530中,存储器件200从控制器100接收第一控制信号CON1和第二控制信号CON2,并且响应于第二控制信号CON2的一个或更多个脉冲而检测第一控制信号CON1的一个或更多个相位。在步骤S540中,一个或更多个检测的相位被供应至控制器100作为相位检测结果PD。
在步骤S630中,控制器100将进入相位检测模式之后响应于第二控制信号CON2的第一脉冲而获得的相位检测结果判断成不确定,以及将响应于第二控制信号CON2的第二脉冲之后所有的脉冲而获得的相位检测结果PD判断成准确。
当被判断成准确的相位检测结果PD未被集中时,即,当未接收到具有与第一次被判断成准确的相位检测结果PD不同的逻辑状态的相位检测结果PD时(“否”,S560),重复步骤S620、S530、S540和S630。
如果被判断成准确的相位检测结果PD已经被集中(“是”,S560),则在步骤S570终止相位检测模式。
在步骤S580中,控制器100可以基于相位检测结果PD来控制产生第二控制信号CON2的时间点。
图7是示出可以执行参照图2至图6所述的相位检测方法的图1中的控制器100的实施例的框图。
参见图7,控制器100可以包括:信号发生单元110、滤波单元120、以及发送/接收单元130。
信号发生单元100可以产生包括第一控制信号CON1和第二控制信号CON2的各种类型的控制信号。信号发生单元110响应于外部输入信号而检查第二控制信号CON2的低状态保持时间;如果检查的结果是低状态保持时间是预定时间或更长,则产生具有两个或更多个相邻脉冲的第二控制信号CON2;以及如果检查的结果是低状态保持时间小于预定时间,则产生具有一个或更多个脉冲的第二控制信号CON2,在所述一个或更多个脉冲之间插入有所述低状态保持时间。
从信号发生单元110产生的控制信号CON1和CON2可以被供应至发送/接收单元130,并且被传送至存储器件200。发送/接收单元130可以从存储器件200接收相位检测结果PD,并且将接收的相位检测结果PD提供至滤波单元120。
滤波单元120可以基于第二控制信号CON2的低状态保持时间而从接收的相位检测结果PD中仅将被判断成准确的相位检测结果滤波,并且将滤波的相位检测结果提供至信号发生单元作为保证的相位检测结果g_PD。相位检测结果可以基于与第二控制信号CON2的第一状态保持的时间有关的信息。
可以通过去除被判断成不确定的相位检测结果PD来执行通过滤波单元120对保证的相位检测结果g_PD的滤波。可以通过如上所述的方法来判断相位检测结果PD的准确性,即基于第二控制信号CON2的低状态保持时间,判断响应于在特定时间点提供的第二控制信号CON2的脉冲而获得的相位检测结果PD是确定的或不确定的。
信号发生单元110可以基于保证的相位检测结果g_PD而确定第二控制信号CON2已经被集中,并且可以在不产生第二控制信号CON2的情况下终止相位检测模式,或者控制产生第二控制信号CON2的时间点。
图8是示出图7中的滤波单元120的实施例的图。
参见图8,滤波单元120可以包括选择器121和验证判断单元123。
验证判断单元123可以响应于基于第二控制信号CON2的低状态保持时间而产生的操作模式信号mSet来产生标志信号Flag并且将标志信号提供给选择器121。无论根据第二控制信号CON2的特定脉冲的相位检测信号PD是否被判断成准确,标志信号Flag都可以被激活或去激活。
例如,当第二控制信号CON2的低状态保持时间为预定时间或更长时,在具有两个相邻脉冲的第二控制信号CON2的第二脉冲被供应至存储器件200之后,验证判断单元123可以从第二脉冲被提供起经过一些潜伏时间(例如,图3和图4中的tWLO)之后将标志信号Flag激活。
再例如,当第二控制信号CON2的低状态保持时间小于预定时间时,在相位检测模式之后提供第二控制信号CON2的第二脉冲之后,验证判断单元123可以从第二脉冲被提供起在经过一些潜伏时间之后继续激活标志信号Flag。
在提供相位检测信号PD作为保证的相位检测信号g_PD时,选择器121可以仅在标志信号Flag被激活时将相位检测信号PD提供给信号发生单元110作为有效的相位检测信号g_PD。
在图1至图8中,描述了用于检测相位的方法和系统,其中控制器100基于第二控制信号CON2的低状态保持时间而利用不同的方法来产生第二控制信号CON2,并且判断因此接收的相位检测结果PD的准确性。因此,在图1至图8的实施例中,存储器件200仅必须响应于控制器100提供的第一控制信号CON1和第二控制信号CON2而输出相位检测结果PD,而操作方法不根据第二控制信号CON2的低状态保持时间而改变。
在一个实施例中,控制器100可以基于第二控制信号CON2的低状态保持时间而利用不同的方法来产生第二控制信号CON2,但是可以不判断相位检测结果PD的准确性。取而代之,存储器件200可以从控制器100接收与第二控制信号CON2的低状态保持时间有关的信息,并且通过排除第二控制信号CON2的不准确的脉冲来检测相位。
图9是示出根据一个实施例的相位检测系统的框图。
图9中的相位检测系统10a与图1中的相位检测系统10的不同之处在于,控制器100a将包括与第二控制信号CON2的低状态保持时间有关的信息的操作模式信息mSet提供至存储器件200a。存储器件200a将通过滤波第二控制信号CON2而经由相位检测获得的保证的相位检测结果g_PD提供给控制器100a。
未在本文中描述的其它内容与图1中的相同,因而不再赘述。
控制器100a可以基于通过外部设备、诸如主机(参见图15)提供的信号来检查第二控制信号CON2的低状态保持时间并且进入相位检测模式。此外,与低状态保持时间有关的信息可以被供应至存储器件200a的操作单元210a作为操作模式信息mSet。
控制器100a基于第二控制信号CON2的低状态保持时间来产生不同的第二控制信号CON2。更具体地,当第二控制信号CON2的低状态保持时间为预定时间或更长时,控制器100a可以产生具有两个或更多个相邻脉冲的第二控制信号CON2,并且将产生的第二控制信号CON2提供至存储器件200a。当低状态保持时间小于预定时间时,控制器100a可以产生包括一个或更多个脉冲的第二控制信号CON2,所述一个或更多个脉冲具有低状态保持时间的时段,并且控制器100a将产生的第二控制信号CON2提供至存储器件200a。
存储器件200a可以基于从控制器100a接收的操作模式信息mSet而将第二控制信号CON2滤波。
当低状态保持时间为预定时间或更长时,存储器件200a去除第二控制信号CON2的两个或更多个相邻脉冲中的第一脉冲。因此,滤波的第二控制信号f_CON2仅具有第二脉冲,并且存储器件200a响应于滤波的第二控制信号f_CON2而检测第一控制信号CON1的相位。
如果低状态保持时间小于预定时间,则存储器件200a从在低状态保持时间的时段提供的一个或更多个脉冲中去除第一脉冲。因此,滤波的第二控制信号f_CON2可以包括除了第一脉冲之外的所有的后续信号,并且存储器件200a响应于滤波的第二控制信号f_CON2而检测第一控制信号CON1的相位。
基于滤波的第二控制信号f_CON2的相位检测结果被供应至控制器100a作为保证的相位检测结果g_PD。已被判断成准确的相位检测值被供应至控制器100a,因而控制器100a不需要额外地判断相位检测的准确性。
图10和图11是说明图9中的相位检测系统10a执行的相位检测方法的时序图。图10和图11也包含如图3和图4中所示的一些相同的特征,将省略部分重复描述。图10是当第二控制信号CON2的低状态保持时间tDQSL被设置成最大值时的时序图,图11是当第二控制信号CON2的低状态保持时间tDQSL被设置成最小值时的时序图。低状态保持时间tDQSL可以通过外部设备、诸如主机来设置。
第一控制信号CON1可以是以恒定的时段振荡的信号。在各种实施例中,第一控制信号CON1与其互补信号一起可以被差分地提供。第一控制信号CON1的相位检测的准确性可以通过执行差分操作来改善。例如,存储器件200a可以对第一控制信号CON1的差分信号和第二控制信号CON2的差分信号中的每个执行相位检测。
在第一时刻t1,控制器100a产生命令信号CMD并且将命令信号CMD提供至存储器件200a。提供命令信号CMD直到第二时刻t2。在第二时刻t2,存储器件200a进入相位检测模式。
在各种实施例中,外部输入信号可以包括与低状态保持时间tDQSL有关的信息。控制器100a可以检查低状态保持时间tDQSL,并且将检查的低状态保持时间tDQSL提供至存储器件200a作为操作模式信息mSet。
图10是当低状态保持时间tDQSL被设置成最大值时的时序图。存储器件100a可以通过检查低状态保持时间tDQSL来确定产生第二控制信号CON2的方法。在图10中,第二控制信号CON2的低状态保持时间是从第六时刻t6至第八时刻t8。
在进入相位检测模式之后,控制器100a确定第二控制信号CON2的低状态保持时间为预定时间或更长、产生具有两个或更多个相邻脉冲的第二控制信号CON2、以及将产生的第二控制信号CON2提供至存储器件200a。
因此,具有两个相邻脉冲的第二控制信号CON2被供应至存储器件200a。在各种实施例中,第二控制信号CON2的第一上升沿和第二上升沿之间的时段可以与第一控制信号CON1的所述时段相同或在第一控制信号CON1的所述时段内。
然而,如果响应于第二控制信号CON2的两个相邻脉冲中的第一脉冲而检测相位,则不能保证相位检测结果的准确性。因此,存储器件200a通过从第三时刻t3至第四时刻t4掩蔽第二控制信号CON2、即在进入第二控制信号CON2的第一脉冲之前和之后掩蔽第二控制信号CON2来去除第二控制信号CON2的第一脉冲,并且产生滤波的第二控制信号f_CON2。存储器件200a从第五时刻t5至第六时刻t6传送第二脉冲而不需改变。
存储器件200a响应于滤波的第二控制信号f_CON2而检测第一控制信号CON1在第五时刻t5的相位,并且在第七时刻t7将检测的相位提供至控制器100a作为保证的相位检测结果g_PD。
在时间点t6之后,控制器100a在第二控制信号CON2的低状态保持时间之后的第八时刻t8和第十时刻t10将具有彼此相邻的两个脉冲的第二控制信号CON2提供给存储器件200a。
存储器件200a产生通过去除过程而滤波的第二控制信号CON2,所述去除过程诸如通过从第七时刻t7至第九时刻t9掩蔽第二控制信号CON2以去除第二控制信号CON2的两个相邻脉冲中的第一脉冲。
存储器件200a基于滤波的第二控制信号CON2来检测第一控制信号CON1的相位。因而,响应于第二控制信号CON2在第十时刻t10的第二脉冲,在第十一时刻t11的保证的相位检测结果g_PD被供应至存储器件100a。
在第七时刻t7的保证的相位检测结果g_PD和在第十一时刻t11的保证的相位检测结果g_PD具有不同的逻辑状态。在这种情况下,确定相位检测结果已经被集中,因而在第十二时刻t12终止相位检测模式。
图10中的相位检测方法与图3中的相位检测方法的相同之处在于,控制器100a产生并提供第二控制信号CON2。在图3的相位检测方法中,控制器100判断从存储器件200接收的相位检测结果PD的准确性以及执行滤波。相比之下,在图10中的相位检测方法中,存储器件200a产生滤波的第二控制信号CON2,使得在从控制器100a接收的第二控制信号CON2中仅采用能够保证准确性的脉冲、通过基于滤波的第二控制信号CON2来检测第一控制信号CON1的相位而产生保证的相位检测结果g_PD、以及将产生的保证的相位检测结果g_PD提供至控制器100a。
图11是说明当第二控制信号CON2的低状态保持时间小于预定时间时的相位检测方法的时序图。
图11中的相位检测方法与图4中的相位检测方法的相同之处在于,控制器100a基于第二控制信号CON2的低状态保持时间来产生包括一个或更多个脉冲的第二控制信号CON2,所述一个或更多个脉冲具有第二控制信号CON2的低状态保持时间的时段,并且控制器100a将第二控制信号CON2提供至存储器件200a。
参见图11,控制器100a在第一时刻t1将命令信号CMD施加至存储器件200a,使得存储器件200a在第二时刻t2进入相位检测模式。存储器件200a从控制器100a接收操作模式信号mSet。可以看出具有从第八时刻t8至第九时刻t9的低状态保持时间tDQSL的多个脉冲从控制器100a提供至存储器件200a。
如果低状态保持时间tDQSL小于预定时间,则可以保证基于第二控制信号CON2在刚好经过低状态保持时间之后的脉冲的相位检测结果PD的准确性。
然而,如以上参照图4所述,不能保证在进入相位检测模式之后第一次提供的脉冲的相位检测的准确性。因此,存储器件200a通过去除在进入相位检测模式之后的第二控制信号CON2的第一脉冲、诸如通过从第三时刻t3至第四时刻t4掩蔽第二控制信号CON2,来产生滤波的第二控制信号f_CON2。
当第二控制信号CON2的第一脉冲被去除时,后续产生的所有脉冲都可以被用来检测相位。每个脉冲可以具有从第五时刻t5至第六时刻t6的高状态保持时间tDQSH。
响应于第五时刻t5的滤波的第二控制信号f_CON2,具有逻辑状态“低”的保证的相位检测结果g_PD在第七时刻t7被供应至控制器100a。
响应于第十时刻t10的滤波的第二控制信号f_CON2,在第十二时刻t12提供保证的相位检测结果g_PD,但是所述保证的相位检测结果g_PD与在第七时刻t7的一样具有逻辑状态“低”,并且未被集中。
因此,在第十一时刻t11,提供第二控制信号CON2的下一个脉冲。基于第二控制信号CON2的下一个脉冲的第一控制信号CON1的相位检测结果在第十三时刻t13被提供作为保证的相位检测结果g_PD。所述保证的相位检测结果g_PD在第十三时刻t13具有逻辑状态“高”,因而具有与第一个保证的相位检测结果g_PD不同的逻辑状态。因此,确定相位检测结果已经被集中。此后,在第十四时刻t14终止相位检测模式。
图12和图13是说明参照图10和图11所述的相位检测方法的流程图。
图12示出如以上参照图10所述的,当第二控制信号CON2的低状态保持时间是预定时间或更长时,通过存储器件200a从控制器100a所提供的两个相邻脉冲中去除第一脉冲并且执行相位检测的方法。
图12中所示的流程图中的一些步骤与参照图5所述的相位检测方法类似,因而不再赘述。具有相同附图标记的步骤具有相同的特点。
参见图12,在步骤S1210中,存储器件200a从控制器100a接收操作模式信息mSet。操作模式信息mSet包括与第二控制信号CON2的低状态保持时间有关的信息。存储器件200a可以期望自其基于操作模式信息mSet而进入相位检测模式起经过预定时间之后,将由控制器100a供应具有两个或更多个相邻脉冲的第二控制信号CON2。
在步骤S1220,存储器件200a基于操作模式信息mSet而通过从第二控制信号CON2的两个或更多个相邻脉冲中去除第一脉冲来产生滤波的第二控制信号f_CON2。
在步骤S1230中,存储器件200a响应于滤波的第二控制信号f_CON2而检测第一控制信号CON1的相位。在步骤S1240中,将检测的相位供应至控制器100a作为保证的相位检测结果g_PD。
从存储器件200a接收了响应于滤波的第二控制信号CON2而获得的保证的相位检测结果g_PD,其相位检测的准确性是被保证的。因而,控制器100a不需要额外地判断相位检测的准确性。
当保证的相位检测结果g_PD未被集中时,即,当未接收到具有与第一个保证的相位检测结果g_PD不同的逻辑状态的保证的相位检测结果g_PD时(“否”,S1250),重复步骤S520、S1220、S1230和S1240。
在保证的相位检测结果g_PD被集中之后(“是”,S1250),在步骤S570终止相位检测模式。
在步骤S580中,控制器100a可以基于保证的相位检测结果g_PD来控制产生第二控制信号CON2的时间点。
图13示出如以上参照图11所述的,当第二控制信号CON2的低状态保持时间小于预定时间时,通过存储器件200a从控制器100a所提供的第二控制信号CON2的一个或更多个脉冲中去除进入相位检测模式之后的第一脉冲并且执行相位检测的方法。
图13中所示的流程图中的一些步骤与参照图5、图6和图12所述的相位检测方法的类似,因而不再赘述。具有相同附图标记的步骤具有相同的特点。
在步骤S1210中,存储器件200a从控制器100a接收操作模式信息mSet,并且可以期望将由控制器100a供应具有一个或更多个脉冲的第二控制信号CON2,所述一个或更多个脉冲具有低状态保持时间的时段。
在步骤S1310中,存储器件200a基于操作模式信息mSet来去除第二控制信号CON2的在进入相位检测模式之后提供的第一脉冲,并且提供滤波的第二控制信号f_CON2。假设准确的相位检测将在相位检测模式之后从第二控制信号CON2的第二脉冲起执行。
在步骤S1230中,存储器件200a响应于滤波的第二控制信号f_CON2而检测第一控制信号CON1的相位。在步骤S1240中,检测的相位被供应至控制器100a作为保证的相位检测结果g_PD。
从存储器件200a接收了响应于滤波的第二控制信号CON2而获得的保证的相位检测结果g_PD,其相位检测的准确性是被保证的。因而,控制器100a不需要额外地判断相位检测的准确性。
如果保证的相位检测结果g_PD未被集中,即,当未接收到具有与第一个保证的相位检测结果g_PD不同的逻辑状态的保证的相位检测结果g_PD时(“否”,S1250),重复执行步骤S620、S1230和S1240。
如果保证的相位检测结果g_PD已被集中(“是”,S1250),则在步骤S570中终止相位检测模式。
在步骤S580中,控制器100a可以基于保证的相位检测结果g_PD来控制产生第二控制信号CON2的时间点。
在参照图9至图13所述的相位检测方法和系统的情况下,存储器件200a基于能够知晓第二控制信号CON2的低状态保持时间的操作模式信息mSet来滤波第二控制信号CON2。能够确定地检测出滤波的第二控制信号CON2的相位。因此,能够改善保证的相位检测结果g_PD的准确性,并且控制器100a可以在不用判断保证的相位检测结果g_PD的准确性的情况下认为所有接收的保证的相位检测结果g_PD都是有效的。
根据各种实施例的存储器件200中的操作单元210可以包括相位检测装置250,诸如图14中所示的。
相位检测装置250可以包括:用于接收第一控制信号CON1的第一缓冲器251、用于基于操作模式信息mSet来接收第二控制信号CON2的滤波单元253、以及相位检测单元257。
第一缓冲器251可以从控制器100a接收第一控制信号CON1,并且将第一控制信号CON1提供至相位检测单元257。
滤波单元253可以基于操作模式信号mSet来去除从控制器100a接收的第二控制信号CON2的特定脉冲,并且提供滤波的第二控制信号f_CON2。
如上所述,当第二控制信号CON2的低状态保持时间为预定时间或更长时,滤波单元253从第二控制信号CON2的两个或更多个相邻脉冲中去除第一脉冲。当第二控制信号CON2的低状态保持时间小于预定时间时,滤波单元253从第二控制信号CON2的一个或更多个脉冲中去除第一脉冲。
相位检测单元257可以响应于滤波的第二控制信号CON2而检测第一控制信号CON1的相位、产生保证的相位检测结果g_PD、以及将所述保证的相位检测结果g_PD提供至存储器件100a。
在各种实施例中,相位检测装置250还可以包括第二缓冲器255,所述第二缓冲器255用于接收滤波的第二控制信号f_CON2,并且将滤波的第二控制信号f_CON2提供至相位检测单元257。
图15是示出根据实施例的包括相位检测系统10或10a和主机的电子设备1的框图。
参见图15,电子设备1可以包括主机20和相位检测系统10或10a。
相位检测系统10可以具有如参照图1至图8所述的相同的结构和操作特性,相位检测系统10a可以具有如参照图9至图14所述的相同的结构和操作特性,因而不再赘述。
电子设备1可以从主机20接收与操作模式相关的信号,控制器100或100a可以产生命令信号CMD并将命令信号CMD提供至存储器件200或200a。存储器件200或200a中包括的操作单元210或210a可以基于命令信号CMD来操作。
在各种实施例中,操作单元210或210a可以执行除了相位检测操作之外的用于写入和读取数据的操作。用于写入和读取数据的操作可以在每个操作单元210或210a额外地包括用于储存数据的存储器时执行。存储器可以包括易失性存储器和非易失性存储器中的至少一种。
数据的写入和读取可以响应于来自主机20的命令来执行,或者控制器110或100a可以控制存储器件200或200a的操作。
在实施例中,为了第一控制信号CON1和第二控制信号CON2之间的准确相位检测,相位检测系统10可以判断响应于第二控制信号CON2的脉冲而获得的相位检测结果PD的准确性、将基于特定脉冲的相位检测结果PD判断成不确定、以及在相位校正时不使用不确定的相位检测结果PD。
此外,相位检测系统10或10a可以通过去除第二控制信号CON2的特定脉冲并且执行相位检测来产生保证的相位检测结果g_PD,由此能够增加相位检测的准确性。
因此,可以改善相位检测特性,并且可以减少电子设备1的整体操作中的相位错误。
当电子设备1的相位上的错误减少时,可以改善整体操作的可靠性。具体地,当电子设备1的操作速度增加时,由改善的相位检测准确性所带来的效果可以加倍。
在各种实施例中,存储器件200或200a可以包括多个操作单元210或210a。所述多个操作单元210或210a可以采用层叠在控制器110或100a之上的方式来实施。
图16是示出根据实施例的包括相位检测系统的计算设备的图。
根据实施例的相位检测系统10或10a可以被包括在计算设备1600中。计算设备可以包括各种类型的数字计算机,诸如膝上型电脑、台式机、工作站、PDA、服务器、刀片式服务器、或者主机架构。
计算设备可以包括:处理器1602、存储器件1604、储存设备1606、与存储器件1604耦接的高速接口1608和高速扩展端口1610、以及与低速扩展端口1614和储存设备1606耦接的低速接口1612。
处理器1602、存储器件1604、储存设备1606、高速接口1608、高速扩展端口1610、低速扩展端口1614以及低速接口1612可以利用各种类型的总线来互连。
处理器1602可以处理在计算设备1600中执行的指令。通过处理器1602处理的指令可以包括:用于显示与高速接口1608耦接的外部输入/输出设备的图形信息的指令、或者储存在用于高速数据输入/输出的存储器件1604或储存设备1606中的指令。在一个实施例中,多处理器或多总线或者这二者可以与多存储器或存储器类型一起使用。
处理器1602可以对应于图1和图9中所示的控制器100或100a。在一个实施例中,处理器1602可以将具有根据第二控制信号CON2的低状态保持时间的两个相邻脉冲的第二控制信号CON2、或者具有根据指令而经由控制器100或100a提供的低状态保持时间的时段的脉冲的第二控制信号CON2提供给存储器件1604或储存设备1606或这二者。
此外,存储器件1604或储存设备1606或者这二者可以响应于第二控制信号CON2而检测相位。在各种实施例中,存储器件1604或储存设备1604或者这二者可以从处理器1602接收与第二控制信号CON2的低状态保持时间有关的信息、去除第二控制信号CON2的特定脉冲、以及执行相位检测。
此外,处理器1602可以判断从存储器件1604或储存设备1604或者这二者接收的相位检测结果的准确性、选择性地采用相位检测结果、以及基于所采用的相位检测结果来控制产生第二控制信号CON2的时间点。
存储器件1604可以储存计算设备1600中的各种类型的信息。在一个实施例中,存储器件1604可以是易失性存储单元或者非易失性存储单元。易失性存储单元或非易失性存储单元可以包括除了易失性存储器或非易失性存储器之外的用于存储器写入或读取的各种电路。在各种实施例中,存储器件1604可以是能够储存数据的计算机可读媒介,诸如磁性媒介或光盘。
如图16中所示,存储器件1604可以由多个存储器芯片组成。存储器芯片的操作通过处理器1602来控制。在本公开的实施例中,为了校正存储器件1604中的多个芯片的相位,可以在存储器件1604的每个存储器芯片中包括相位检测装置250。相位检测方法可以由处理器1602来控制,或者可以通过存储器件1604来执行。
储存设备1606可以提供用于计算设备1600的大容量存储。在一个实施例中,储存设备1606可以是软盘设备、硬盘设备、光盘设备、磁带设备、快闪存储器或类似的固态存储器件、或者包括存在于存储区域网络或其它元件中的设备的设备阵列。
计算机程序产品可以已经实现在能够以模式形式来储存信息的各种类型的装置中。当执行计算机程序产品时,计算机程序产品可以包括前述的指令和用于执行相位检测方法的指令。能够储存信息的各种类型的装置可以是计算机可读或机器可读媒介,诸如存储器件1604,储存设备1606或处理器1602上的存储器。
低速接口1602和高速接口1608可以执行计算设备1600内的具有不同操作速度的元件之间的接口。然而,所示元件的布置仅是说明性的。
在一个实施例中,高速接口1608可以与存储器件1604和输入/输出设备1616耦接,以及可以与能够接收各种类型的扩展卡的高速扩展端口1610耦接。在各种实施例中,低速接口1612与储存设备1606和低速扩展端口1614耦接。能够包括各种通信端口(例如,USB、蓝牙、以太网和无线以太网)的低速扩展端口1614可以与一个或更多个输入/输出设备1618诸如键盘、鼠标、定位设备和扫描仪耦接,或者可以经由网络适配器与网络设备耦接。
计算设备1600可以利用标准的服务器来实施,可以在服务器群中包括多个计算设备,或者计算设备1600可以被实施为机架式服务器系统的一部分。此外,计算设备1600可以被实施成个人计算机,诸如膝上型计算机。
本说明书中所述的相位检测系统和相位检测方法可以利用数字电子电路、集成电路、设计用于特定目的的专用集成电路(ASIC)、计算机硬件、固件、软件和/或它们的组合来实现。
计算系统的这种实施可以通过一个或更多个计算机程序来执行。计算机程序(或程序、软件、软件应用或代码)可以包括用于可编程处理器的机器指令,以及可以利用高级程序和/或面向对象的程序语言和/或汇编/机器语言来实施。
计算机程序可以在可编程系统上执行。可编程系统可以包括与储存系统耦接并且被配置成发送和接收数据和指令的至少一个专用或通用可编程处理器、至少一个专用或通用输入设备、以及至少一个专用或通用输出设备。
本说明书中所述的各种相位检测系统和相位检测方法可以利用计算系统来实施,所述计算系统包括:后端元件、中间件元件,前端元件(例如,包括图形用户界面(GUI)的客户端计算机、或能够由用户使用的网页浏览器),或后端、中间件和/或前端元件的特定组合。
系统的元件可以采用特定的形式互连,或者通过数字数据通信媒介(例如,通信网络)来互连。例如,通信网络可以包括:局域网(LAN)、广域网(WAN)或者因特网。
计算系统可以包括客户端和服务器。通常,客户端和服务器彼此分开,它们在通信网络上彼此交互。客户端和服务器之间的关系通过计算机程序来产生,所述计算机程序通过每个计算机来执行并且被配置成具有客户端-服务器关系。
前述的根据实施例的相位检测方法和系统可以在进入相位检测模式之后提供具有两个连续脉冲的控制信号,并且响应于控制信号的这两个连续脉冲中的第一脉冲之后的脉冲而检测相位,以改善以特定时间保持低状态然后被供应的脉冲的不佳信号特性。
根据实施例的相位检测方法和系统可以改善相位检测的准确性、将由于移位的相位而产生的错误最小化、以及改善操作可靠性。
根据实施例的相位检测系统可以有用地用于执行高速操作的小尺寸电子设备中,因为其能够经由简单的结构来改善相位检测的准确性。
根据实施例的相位检测方法和系统可以增加相位检测的准确性,因为其将响应于具有不佳信号特性的控制信号而获得的相位检测结果判断成不确定。
根据实施例的相位检测方法和系统可以基于控制信号的特定状态保持时间而选择性地使用相位检测结果,以确定控制信号具有带良好信号特性的脉冲。
根据实施例的相位检测方法和系统可以基于控制信号的特定状态保持时间而利用不同的提供控制信号的方法来增加相位检测结果的准确性。
尽管以上已经描述了某些实施例,但对于本领域的技术人员将理解的是,描述的实施例仅仅是实例。因此,不应基于所描述的实施例来限制本文描述的方法和系统。更确切地说,应当仅根据所附权利要求并结合以上描述和附图来限制本文描述的装置。
通过以上实施例可以看出,本申请提供了以下的技术方案。
技术方案1.一种相位检测方法,包括以下步骤:
当第二控制信号的状态保持的时间为预定时间或更长时,通过控制器来提供具有两个或更多个相邻脉冲的第二控制信号;
响应于所述第二控制信号,通过所述控制器来接收与所述第二控制信号不同的第一控制信号的相位的相位检测结果;以及
通过所述控制器来判断所述相位检测结果中的基于所述第二控制信号的所述两个相邻脉冲中的第一脉冲的相位检测结果。
技术方案2.如技术方案1所述的相位检测方法,其中,所述第二控制信号的所述两个相邻脉冲在所述第一控制信号的时段内的间隔处产生。
技术方案3.如技术方案1所述的相位检测方法,其中,所述第二控制信号的状态对应于逻辑低状态。
技术方案4.如技术方案1所述的相位检测方法,其中,判断相位检测结果包括以下步骤:
将响应于所述第二控制信号的所述两个相邻脉冲中的第二脉冲而获得的相位检测结果判断成准确。
技术方案5.如技术方案1所述的相位检测方法,还包括以下步骤:
基于所述相位检测结果的准确性的判断来控制所述第二控制信号的脉冲的产生时间。
技术方案6.如技术方案1所述的相位检测方法,还包括以下步骤:
在保持所述第二控制信号的状态小于所述预定时间期间,提供具有一个或更多个脉冲的所述第二控制信号,所述一个或更多个脉冲具有保持所述第二控制信号的状态的时段。
技术方案7.如技术方案6所述的相位检测方法,其中,判断相位检测结果包括以下步骤:
仅将响应于所述第二控制信号的所述第一脉冲而获得的所述相位检测结果判断成不确定。
技术方案8.如技术方案1所述的相位检测方法,还包括以下步骤:
将不确定的相位检测结果滤波。
技术方案9.如技术方案1所述的相位检测方法,其中:
所述第一控制信号对应于时钟信号,所述第二控制信号对应于数据选通信号。
技术方案10.如技术方案1所述的相位检测方法,其中:
所述相位检测方法响应于所述命令信号而被初始化,所述命令信号包括与所述第二控制信号的状态保持的时间有关的信息。
技术方案11.一种相位检测系统,包括:
控制器,被配置成:在第二控制信号所保持的第一状态为预定时间或更长时间期间,产生具有两个或更多个相邻脉冲的所述第二控制信号,以及当所述第二控制信号所保持的所述第一状态小于所述预定时间时,产生具有一个或更多个脉冲的所述第二控制信号,在所述一个或更多个脉冲期间保持所述第二控制信号的所述第一状态;以及
操作单元,被配置成包括相位检测单元,所述相位检测单元用于响应于所述第二控制信号而产生与所述第二控制信号不同的第一控制信号的相位的相位检测结果。
技术方案12.如技术方案11所述的相位检测系统,其中,当所述第二控制信号所保持的所述第一状态是预定时间或更长时,所述控制器仅将响应于所述两个或更多个相邻脉冲中的第二脉冲而获得的相位检测结果判断成准确,以及当所述第二控制信号所保持的所述第一状态小于所述预定时间时,所述控制器将响应于所述一个或更多个脉冲中的除了第一脉冲之外的所有脉冲而获得的相位检测结果判断成准确。
技术方案13.如技术方案12所述的相位检测系统,其中,所述控制器包括:
滤波单元,用于基于与所述第二控制信号的所述第一状态保持的时间有关的信息、通过仅将被判断成准确的所述相位检测结果滤波来产生保证的相位检测结果。
技术方案14.如技术方案13所述的相位检测系统,其中,所述控制器还包括:
信号发生单元,用于基于所述保证的相位检测结果来控制产生所述第二控制信号的时间点。
技术方案15.如技术方案11所述的相位检测系统,其中:
所述第二控制信号的所述第一状态对应于逻辑低状态,以及
所述第二控制信号的第二状态对应于所述第二控制信号的脉冲保持的时间。
技术方案16.如技术方案11所述的相位检测系统,其中,当所述相位检测结果的时段过去时,终止所述相位检测。
技术方案17.一种相位检测系统,包括:
控制器,被配置成:当第二控制信号所保持的第一状态是预定时间或更长时,产生具有两个或更多个相邻脉冲的第二控制信号,以及当所述第二控制信号所保持的所述第一状态小于所述预定时间时,产生具有一个或更多个脉冲的第二控制信号,所述一个或更多个脉冲保持所述第二控制信号的所述第一状态;以及
操作单元,被配置成包括相位检测单元,所述相位检测单元用于接收所述第二控制信号、当所述第二控制信号所保持的所述第一状态是所述预定时间或更长时去除所述两个或更多个相邻脉冲中的第一脉冲、当所述第二控制信号所保持的所述第一状态小于所述预定时间时去除所述一个或更多个脉冲中的第一脉冲,以及通过响应于滤波的第二控制信号而检测与所述第二控制信号不同的第一控制信号的相位来产生相位检测结果。
技术方案18.如技术方案17所述的相位检测系统,其中,所述相位检测单元包括:
滤波单元,用于从所述控制器接收与所述第二控制信号的所述第一状态保持的时间有关的信息,并且将所述第二控制信号滤波。
技术方案19.如技术方案17所述的相位检测系统,其中:
多个操作单元,被包括在存储器件中,以及
存储器件,其发送信号至所述控制器,以及从所述控制器接收信号。
技术方案20.如技术方案19所述的相位检测系统,其中:
所述第二控制信号被供应至所述多个操作单元,以及
所述第一控制信号经由信号耦接线被供应至所述存储器件,并且顺序地被供应至所述多个操作单元。
Claims (10)
1.一种相位检测方法,包括以下步骤:
当第二控制信号的状态保持的时间为预定时间或更长时,通过控制器来提供具有两个或更多个相邻脉冲的第二控制信号;
响应于所述第二控制信号,通过所述控制器来接收与所述第二控制信号不同的第一控制信号的相位的相位检测结果;以及
通过所述控制器来判断所述相位检测结果中的基于所述第二控制信号的所述两个相邻脉冲中的第一脉冲的相位检测结果。
2.如权利要求1所述的相位检测方法,其中,所述第二控制信号的所述两个相邻脉冲在所述第一控制信号的时段内的间隔处产生。
3.如权利要求1所述的相位检测方法,其中,所述第二控制信号的状态对应于逻辑低状态。
4.如权利要求1所述的相位检测方法,其中,判断相位检测结果包括以下步骤:
将响应于所述第二控制信号的所述两个相邻脉冲中的第二脉冲而获得的相位检测结果判断成准确。
5.如权利要求1所述的相位检测方法,还包括以下步骤:
基于所述相位检测结果的准确性的判断来控制所述第二控制信号的脉冲的产生时间。
6.如权利要求1所述的相位检测方法,还包括以下步骤:
在保持所述第二控制信号的状态小于所述预定时间期间,提供具有一个或更多个脉冲的所述第二控制信号,所述一个或更多个脉冲具有保持所述第二控制信号的状态的时段。
7.如权利要求6所述的相位检测方法,其中,判断相位检测结果包括以下步骤:
仅将响应于所述第二控制信号的所述第一脉冲而获得的所述相位检测结果判断成不确定。
8.如权利要求1所述的相位检测方法,还包括以下步骤:
将不确定的相位检测结果滤波。
9.如权利要求1所述的相位检测方法,其中:
所述第一控制信号对应于时钟信号,所述第二控制信号对应于数据选通信号。
10.如权利要求1所述的相位检测方法,其中:
所述相位检测方法响应于所述命令信号而被初始化,所述命令信号包括与所述第二控制信号的状态保持的时间有关的信息。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130140378A KR102100984B1 (ko) | 2013-11-19 | 2013-11-19 | 위상 감지 방법 및 위상 감지 시스템 |
KR10-2013-0140378 | 2013-11-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104657294A true CN104657294A (zh) | 2015-05-27 |
CN104657294B CN104657294B (zh) | 2018-12-14 |
Family
ID=53173296
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410155552.XA Active CN104657294B (zh) | 2013-11-19 | 2014-04-17 | 用于检测相位的方法和相位检测系统 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9106458B2 (zh) |
KR (1) | KR102100984B1 (zh) |
CN (1) | CN104657294B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170045058A (ko) * | 2015-10-16 | 2017-04-26 | 에스케이하이닉스 주식회사 | 수신회로 및 수신회로를 포함하는 전자 장치 |
US10923166B2 (en) * | 2018-02-27 | 2021-02-16 | SK Hynix Inc. | Semiconductor devices performing a write leveling training operation and semiconductor systems including the semiconductor devices |
KR20190102929A (ko) | 2018-02-27 | 2019-09-04 | 에스케이하이닉스 주식회사 | 반도체장치 및 반도체시스템 |
US10777243B2 (en) | 2018-02-27 | 2020-09-15 | SK Hynix Inc. | Semiconductor device and semiconductor system including the semiconductor device for aligning an internal data strobe signal using an offset code |
US11232820B2 (en) | 2018-02-27 | 2022-01-25 | SK Hynix Inc. | Semiconductor devices performing a write leveling training operation and semiconductor systems including the semiconductor devices |
KR20230039135A (ko) * | 2021-09-13 | 2023-03-21 | 삼성전자주식회사 | 패턴 생성기 및 이를 포함하는 내장 자체 시험 장치 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1601432A (zh) * | 2004-10-21 | 2005-03-30 | 威盛电子股份有限公司 | 存储器信号定时调校方法与相关装置 |
US20070025175A1 (en) * | 2005-07-29 | 2007-02-01 | Liu Jin S | Reducing read data strobe latency in a memory system |
US20110085387A1 (en) * | 2008-02-05 | 2011-04-14 | Hynix Semiconductor, Inc. | Semiconductor memory apparatus with clock and data strobe phase detection |
US20110243289A1 (en) * | 2010-04-02 | 2011-10-06 | Samsung Electronics Co., Ltd. | Semiconductor memory device and method of controlling the same |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100903365B1 (ko) * | 2007-11-02 | 2009-06-23 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
KR101765060B1 (ko) * | 2010-04-02 | 2017-08-07 | 삼성전자주식회사 | 온-다이 터미네이션 회로, 데이터 출력 버퍼 및 반도체 메모리 장치 |
KR20120110877A (ko) * | 2011-03-30 | 2012-10-10 | 삼성전자주식회사 | 반도체 메모리 장치에서의 라이트 타이밍 측정 가속 방법 및 그에 따른 측정 가속 회로 |
KR20130129785A (ko) * | 2012-05-21 | 2013-11-29 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 |
-
2013
- 2013-11-19 KR KR1020130140378A patent/KR102100984B1/ko active IP Right Grant
-
2014
- 2014-03-25 US US14/224,319 patent/US9106458B2/en active Active
- 2014-04-17 CN CN201410155552.XA patent/CN104657294B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1601432A (zh) * | 2004-10-21 | 2005-03-30 | 威盛电子股份有限公司 | 存储器信号定时调校方法与相关装置 |
US20070025175A1 (en) * | 2005-07-29 | 2007-02-01 | Liu Jin S | Reducing read data strobe latency in a memory system |
US20110085387A1 (en) * | 2008-02-05 | 2011-04-14 | Hynix Semiconductor, Inc. | Semiconductor memory apparatus with clock and data strobe phase detection |
US20110243289A1 (en) * | 2010-04-02 | 2011-10-06 | Samsung Electronics Co., Ltd. | Semiconductor memory device and method of controlling the same |
Also Published As
Publication number | Publication date |
---|---|
CN104657294B (zh) | 2018-12-14 |
KR102100984B1 (ko) | 2020-04-14 |
KR20150057264A (ko) | 2015-05-28 |
US20150139364A1 (en) | 2015-05-21 |
US9106458B2 (en) | 2015-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10311940B2 (en) | Nullifying incorrect sampled data contribution in decision feedback equalizer at restart of forwarded clock in memory system | |
CN104657294A (zh) | 用于检测相位的方法和相位检测系统 | |
EP1040404B1 (en) | Method and apparatus for coupling signals between two circuits operating in different clock domains | |
CN101031860B (zh) | 用于分配时钟信号的装置、系统和方法 | |
EP3625800B1 (en) | Systems and methods for frequency mode detection and implementation | |
US9971975B2 (en) | Optimal data eye for improved Vref margin | |
CN105723351A (zh) | 对存储器控制器进行读训练 | |
US9166625B2 (en) | Circuits, integrated circuits, and methods for interleaved parity computation | |
CN101937726A (zh) | 针对存储器的快速数据眼再训练 | |
US8131900B2 (en) | Bus signal control circuit for detecting bus signal abnormalities using separate bus diagnosis line | |
US9665289B1 (en) | Eye scan for memory channel | |
CN108091355A (zh) | 数据反相电路 | |
US8499187B2 (en) | Methods and apparatuses for master-slave detection | |
US20120296598A1 (en) | Compensating for jitter during ddr3 memory delay line training | |
CN114446363A (zh) | 存储装置和存储装置的操作方法 | |
US10671300B1 (en) | Command sequence response in a memory data buffer | |
US9378791B2 (en) | Apparatuses and methods for controlling a clock signal provided to a clock tree | |
US20170133082A1 (en) | System and Method of Transferring Data over Available Pins | |
KR0158489B1 (ko) | 반도체 메모리 디바이스의 구분방법 | |
EP2466414B1 (en) | Quad-data rate controller and realization method thereof | |
EP3610379B1 (en) | Transaction identification | |
CN107368440B (zh) | 一种同位控制猝发总线的控制方法 | |
KR20230143906A (ko) | 리드 트레이닝 없이 라이트 트레이닝을 수행할 수 있는 반도체 장치와 이를 포함하는 메모리 시스템 | |
US20200073589A1 (en) | Command-in-pipeline counter for a memory device | |
CN104184572A (zh) | 时钟嵌入式序列数据传输系统及时钟还原方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |