KR20190102929A - 반도체장치 및 반도체시스템 - Google Patents

반도체장치 및 반도체시스템 Download PDF

Info

Publication number
KR20190102929A
KR20190102929A KR1020180024048A KR20180024048A KR20190102929A KR 20190102929 A KR20190102929 A KR 20190102929A KR 1020180024048 A KR1020180024048 A KR 1020180024048A KR 20180024048 A KR20180024048 A KR 20180024048A KR 20190102929 A KR20190102929 A KR 20190102929A
Authority
KR
South Korea
Prior art keywords
internal
signal
generate
generation circuit
clock
Prior art date
Application number
KR1020180024048A
Other languages
English (en)
Inventor
박민수
김동균
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180024048A priority Critical patent/KR20190102929A/ko
Priority to US16/119,285 priority patent/US10777242B2/en
Priority to CN201811103218.4A priority patent/CN110197679B/zh
Priority to US16/373,345 priority patent/US10777243B2/en
Priority to US16/523,862 priority patent/US11232820B2/en
Publication of KR20190102929A publication Critical patent/KR20190102929A/ko
Priority to US16/663,158 priority patent/US10923166B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087—Data input latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements

Landscapes

  • Dram (AREA)

Abstract

반도체장치는 오프셋코드 및 내부클럭에 응답하여 라이트신호로부터 내부커맨드펄스를 생성하는 내부커맨드펄스생성회로; 및 상기 내부커맨드펄스에 응답하여 내부데이터스트로빙신호로부터 감지데이터를 생성하는 감지데이터생성회로를 포함한다. 상기 내부커맨드펄스는 상기 라이트신호를 상기 내부클럭에 의해 기설정된 시프팅구간만큼 지연시켜 발생되고, 상기 시프팅구간은 상기 오프셋코드에 의해 조절된다.

Description

반도체장치 및 반도체시스템{SEMICONDUCTOR DEVICE AND SEMICONDUCTOR SYSTEM}
본 발명은 내부데이터스트로빙신호를 내부커맨드펄스에 정렬시킬 수 있는 반도체장치 및 반도체시스템에 관한 것이다.
최근 반도체시스템은 반도체장치에 데이터를 기록하는 라이트동작이 수행될 때 컨트롤러에서 반도체장치로 클럭과 데이터스트로빙신호가 적절한 타이밍에 도달하는 것을 보장하기 위해 라이트레벨링 동작을 수행하고 있다. 라이트레벨링동작은 반도체장치가 컨트롤러에서 전송된 클럭과 데이트스트로빙신호 사이의 위상차를 감지하고, 감지된 위상차 정보를 컨트롤러에 전송하는 방식으로 진행된다. 컨트롤러는 클럭과 데이트스트로빙신호 사이의 위상차에 대한 정보를 토대로 데이터스트로빙신호를 지연시켜 출력하여 컨트롤러에서 반도체장치로 클럭과 데이터스트로빙신호가 적절한 타이밍에 도달할 수 있도록 조절한다.
본 발명은 내부데이터스트로빙신호를 내부커맨드펄스에 정렬시킬 수 있는 반도체장치 및 반도체시스템을 제공한다.
이를 위해 본 발명은 오프셋코드 및 내부클럭에 응답하여 라이트신호로부터 내부커맨드펄스를 생성하는 내부커맨드펄스생성회로; 및 상기 내부커맨드펄스에 응답하여 내부데이터스트로빙신호로부터 감지데이터를 생성하는 감지데이터생성회로를 포함하되, 상기 내부커맨드펄스는 상기 라이트신호를 상기 내부클럭에 의해 기설정된 시프팅구간만큼 지연시켜 발생되고, 상기 시프팅구간은 상기 오프셋코드에 의해 조절되는 반도체장치를 제공한다.
또한, 본 발명은 내부클럭 및 라이트신호에 응답하여 오프셋코드를 생성하는 오프셋코드생성회로; 상기 오프셋코드 및 상기 내부클럭에 응답하여 상기 라이트신호로부터 내부커맨드펄스를 생성하는 내부커맨드펄스생성회로; 및 상기 내부커맨드펄스에 응답하여 내부데이터스트로빙신호로부터 감지데이터를 생성하는 감지데이터생성회로를 포함하되, 상기 내부커맨드펄스의 발생시점은 상기 오프셋코드에 의해 조절되는 반도체장치를 제공한다.
또한, 본 발명은 클럭, 커맨드, 데이터스트로빙신호 및 오프셋코드를 출력하고, 감지데이터를 입력받아 상기 오프셋코드를 조절하는 컨트롤러; 및 상기 클럭으로부터 내부클럭을 생성하고, 상기 커맨드로부터 라이트신호를 생성하며, 상기 데이터스트로브신호로부터 내부데이터스트로브신호를 생성하고, 상기 오프셋코드 및 상기 내부클럭에 응답하여 상기 라이트신호로부터 내부커맨드펄스를 생성하며, 상기 내부커맨드펄스에 응답하여 내부데이터스트로빙신호로부터 감지데이터를 생성하는 반도체장치를 포함하는 반도체시스템을 제공한다.
본 발명에 의하면 라이트신호를 시프팅하여 내부데이터스트로빙신호를 정렬하기 위한 내부커맨드펄스를 생성함에 있어, 라이트신호를 시프팅하는 구간을 오프셋코드에 의해 조절함으로써 내부데이터스트로빙신호의 생성 타이밍이 변화하더라도 내부커맨드펄스에 안정적으로 정렬될 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 반도체장치의 구성을 도시한 블록도이다.
도 2는 도 1에 도시된 반도체장치에 포함된 내부커맨드생성회로의 일 실시예에 따른 구성을 도시한 블럭도이다.
도 3은 도 1에 도시된 반도체장치에 포함된 내부클럭생성회로의 일 실시예에 따른 구성을 도시한 블럭도이다.
도 4는 도 1에 도시된 반도체장치에 포함된 내부스트로빙신호생성회로의 일 실시예에 따른 구성을 도시한 블럭도이다.
도 5는 도 1에 도시된 반도체장치에 포함된 내부커맨드펄스생성회로의 일 실시예에 따른 구성을 도시한 블럭도이다.
도 6은 도 5에 도시된 내부커맨드펄스생성회로에 포함된 시프트레지스터의 일 실시예에 따른 도면이다.
도 7은 도 6에 도시된 시프트레지스터에 포함된 선택출력기의 동작을 설명하기 위한 표이다.
도 8은 도 1 내지 도 7에 도시된 반도체장치가 적용된 반도체시스템의 일 실시예에 따른 구성을 도시한 블럭도이다.
도 9는 도 8에 도시된 반도체시스템에서 오프셋코드가 설정되는 동작을 도시한 플로우차트이다.
도 10은 본 발명의 다른 실시예에 따른 반도체장치의 구성을 도시한 블록도이다.
도 11은 도 10에 도시된 반도체장치에 포함된 오프셋코드생성회로의 일 시예에 따른 구성을 도시한 블럭도이다.
도 12는 도 11에 도시된 오프셋코드생성회로의 동작을 설명하기 위한 타이밍도이다.
도 13은 도 10에 도시된 반도체장치의 동작을 설명하기 위한 타이밍도이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1에 도시된 바와 같이, 본 발명의 일 실시 예에 따른 반도체장치는 내부커맨드생성회로(1), 내부클럭생성회로(2), 내부스트로빙신호생성회로(3), 내부커맨드펄스생성회로(4) 및 감지데이터생성회로(5)를 포함할 수 있다.
내부커맨드생성회로(1)는 내부클럭(ICLK)에 응답하여 커맨드(CMD)로부터 라이트신호(WT)를 생성할 수 있다. 커맨드(CMD)는 컨트롤러(도 8의 61)에서 인가할 수 있다. 커맨드(CMD)는 다수의 비트들을 포함할 수 있다. 내부커맨드생성회로(1)는 내부클럭(ICLK)에 따라 커맨드(CMD)를 래치하고, 래치된 커맨드(CMD)를 디코딩하여 라이트신호(WT)를 생성할 수 있다. 라이트신호(WT)는 라이트동작을 수행하기 위해 인에이블될 수 있다. 내부커맨드생성회로(1)의 보다 구체적인 구성 및 동작에 대한 설명은 도 2를 참고하여 후술한다.
내부클럭생성회로(2)는 클럭(CLK)에 응답하여 내부클럭(ICLK)을 생성할 수 있다. 내부클럭생성회로(2)는 클럭(CLK)을 수신한 후 분주하여 내부클럭(ICLK)을 생성할 수 있다. 클럭(CLK)은 컨트롤러(도 8의 61)에서 인가할 수 있다. 클럭(CLK)의 분주신호로 생성된 내부클럭(ICLK)의 주기는 클럭(CLK)의 주기보다 N배 크게 설정될 수 있다. 내부클럭생성회로(2)의 보다 구체적인 구성 및 동작에 대한 설명은 도 3을 참고하여 후술한다.
내부스트로빙신호생성회로(3)는 데이터스트로빙신호(DQS)에 응답하여 내부데이터스트로빙신호(IDQS)을 생성할 수 있다. 내부스트로빙신호생성회로(3)는 데이터스트로빙신호(DQS)을 수신한 후 분주하여 내부데이터스트로빙신호(IDQS)를 생성할 수 있다. 데이터스트로빙신호(DQS)는 컨트롤러(도 8의 61)에서 인가할 수 있다. 내부스트로빙신호생성회로(3)의 보다 구체적인 구성 및 동작에 대한 설명은 도 4를 참고하여 후술한다.
내부커맨드펄스생성회로(4)는 내부클럭(ICLK) 및 오프셋코드(OFFSET<1:L>)에 응답하여 라이트신호(WT)를 시프팅하여 내부커맨드펄스(IWLP)를 생성할 수 있다. 라이트신호(WT)를 내부클럭(ICLK)에 따라 시프팅하는 구간은 오프셋코드(OFFSET<1:L>)의 논리레벨조합에 따라 조절될 수 있다. 오프셋코드(OFFSET<1:L>)에 포함된 비트 수(L)는 실시예에 따라서 다양하게 설정될 수 있다. 오프셋코드(OFFSET<1:L>)는 컨트롤러(도 8의 61)에서 인가할 수 있다. 오프셋코드(OFFSET<1:L>)는 실시예에 따라서 반도체장치 내부에서 생성될 수도 있다. 내부커맨드펄스생성회로(4)의 보다 구체적인 구성 및 동작에 대한 설명은 도 5를 참고하여 후술한다.
감지데이터생성회로(5)는 내부커맨드펄스(IWLP)에 응답하여 내부데이터스트로빙신호(IDQS)로부터 감지데이터(SDATA)를 생성할 수 있다. 감지데이터생성회로(5)는 내부커맨드펄스(IWLP)가 발생하는 시점에서 내부데이터스트로빙신호(IDQS)를 래치하여 감지데이터(SDATA)로 출력할 수 있다. 감지데이터(SDATA)는 데이터패드(도 8의 625)를 통해 출력될 수 있다.
도 2를 참고하면 내부커맨드생성회로(1)는 커맨드리시버(11), 셋업홀드래치(12) 및 커맨드디코더(13)를 포함할 수 있다. 커맨드리시버(11)는 커맨드(CMD)를 입력받아 수신커맨드(RCMD)를 생성할 수 있다. 커맨드리시버(11)는 버퍼회로(미도시)로 구현되어 커맨드(CMD)를 버퍼링하여 수신커맨드(RCMD)를 생성할 수 있다. 셋업홀드래치(12)는 내부클럭(ICLK)에 응답하여 수신커맨드(RCMD)로부터 래치커맨드(LCMD)를 생성할 수 있다. 셋업홀드래치(12)는 래치회로(미도시)로 구현되어 내부클럭(ICLK)에 동기하여 수신커맨드(RCMD)를 래치하고, 래치된 수신커맨드(RCMD)를 래치커맨드(LCMD)로 출력할 수 있다. 커맨드디코더(13)는 래치커맨드(LCMD)를 디코딩하여 라이트신호(WT)를 생성할 수 있다. 래치커맨드(LCMD)는 다수의 비트들을 포함할 수 있다. 커맨드디코더(13)는 래치커맨드(LCMD)에 포함된 비트들의 논리레벨조합이 기설정된 조합인 경우 인에이블되는 라이트신호(WT)를 생성할 수 있다. 라이트신호(WT)를 인에이블시키기 위한 래치커맨드(LCMD)에 포함된 비트들의 논리레벨조합은 실시예에 따라서 다양하게 설정될 수 있다.
도 3을 참고하면 내부클럭생성회로(2)는 클럭리시버(21) 및 클럭분주기(22)를 포함할 수 있다. 클럭리시버(21)는 클럭(CLK)을 입력받아 수신클럭(RCLK)을 생성할 수 있다. 클럭리시버(21)는 버퍼회로(미도시)로 구현되어 클럭(CLK)을 버퍼링하여 수신클럭(RCLK)을 생성할 수 있다. 클럭분주기(22)는 분주회로(미도시)로 구현되어 수신클럭(RCLK)을 분주하여 내부클럭(ICLK)을 생성할 수 있다. 내부클럭(ICLK)의 주기는 수신클럭(RCLK)의 주기보다 N배 크게 설정될 수 있다.
도 4를 참고하면 내부스트로빙신호생성회로(3)는 스트로빙신호리시버(31) 및 스트로빙신호분주기(32)를 포함할 수 있다. 스트로빙신호리시버(31)는 데이터스트로빙신호(DQS)를 입력받아 수신데이터스트로빙신호(RDQS)를 생성할 수 있다. 스트로빙신호리시버(31)는 버퍼회로(미도시)로 구현되어 데이터스트로빙신호(DQS)를 버퍼링하여 수신데이터스트로빙신호(RDQS)를 생성할 수 있다. 스트로빙신호분주기(32)는 분주회로(미도시)로 구현되어 수신데이터스트로빙신호(RDQS)를 분주하여 내부데이터스트로빙신호(IDQS)를 생성할 수 있다. 내부데이터스트로빙신호(IDQS)의 주기는 수신데이터스트로빙신호(RDQS)의 주기보다 N배 크게 설정될 수 있다.
도 5를 참고하면 내부커맨드펄스생성회로(4)는 지연기(41), 시프트레지스터(42) 및 리피터(43)를 포함할 수 있다. 지연기(41)는 내부클럭(ICLK)을 지연시켜 지연클럭(DCLK)을 생성할 수 있다. 지연기(41)는 인버터체인 등의 지연회로로 구현될 수 있다. 시프트레지스터(42)는 지연클럭(DCLK) 및 오프셋코드(OFFSET<1:L>)에 응답하여 라이트신호(WT)를 시프팅하여 시프팅라이트신호(SWT)를 생성할 수 있다. 라이트신호(WT)를 지연클럭(DCLK)에 따라 시프팅하는 구간은 오프셋코드(OFFSET<1:L>)의 논리레벨조합에 따라 조절될 수 있다. 리피터(43)는 시프팅라이트신호(SWT)를 증폭하여 내부커맨드펄스(IWLP)를 생성할 수 있다.
도 6을 참고하면 시프트레지스터(42)는 제1 내지 제M 플립플럽(51<1:M>)과 선택출력기(52)를 포함할 수 있다. 제1 플립플럽(51<1>)은 지연클럭(DCLK)의 라이징에지에 동기하여 라이트신호(WT)를 래치하고, 래치된 라이트신호(WT)를 제1 래치라이트신호(LWT1)로 출력할 수 있다. 제2 플립플럽(51<2>)은 지연클럭(DCLK)의 라이징에지에 동기하여 제1 래치라이트신호(LWT1)를 래치하고, 래치된 제1 래치라이트신호(LWT1)를 제2 래치라이트신호(LWT2)로 출력할 수 있다. 제3 플립플럽(51<3>)은 지연클럭(DCLK)의 라이징에지에 동기하여 제2 래치라이트신호(LWT2)를 래치하고, 래치된 제2 래치라이트신호(LWT2)를 제3 래치라이트신호(LWT3)로 출력할 수 있다. 제M 플립플럽(51<M>)은 지연클럭(DCLK)의 라이징에지에 동기하여 제M-1 래치라이트신호(LWTM-1)를 래치하고, 래치된 제M-1 래치라이트신호(LWTM-1)를 제M 래치라이트신호(LWTM)로 출력할 수 있다. 선택출력기(52)는 오프셋코드(OFFSET<1:L>)의 논리레벨조합에 따라 제1 내지 제M 래치라이트신호(LWT1~LWTM) 중 하나를 시프팅라이트신호(SWT)로 선택하여 출력할 수 있다.
도 7을 참고하면 오프셋코드(OFFSET<1:4>)의 논리레벨조합별로 시프팅라이트신호(SWT)로 선택되는 신호를 확인할 수 있다. 오프셋코드(OFFSET<1:4>)의 논리레벨조합이 'L,L,L,H'인 경우 제1 래치라이트신호(LWT1)가 시프팅라이트신호(SWT)로 선택되어 출력된다. 오프셋코드(OFFSET<1:4>)의 논리레벨조합이 'L,L,L,H'인 경우라 함은 오프셋코드의 제1 비트(OFFSET<1>)만 로직하이레벨이고, 오프셋코드의 제2 내지 제4 비트(OFFSET<2:4>)는 로직로우레벨인 경우를 의미한다. 오프셋코드(OFFSET<1:4>)의 논리레벨조합이 'L,L,H,L'인 경우 제2 래치라이트신호(LWT2)가 시프팅라이트신호(SWT)로 선택되어 출력된다. 오프셋코드(OFFSET<1:4>)의 논리레벨조합이 'L,L,H,L'인 경우라 함은 오프셋코드의 제2 비트(OFFSET<2>)만 로직하이레벨이고, 오프셋코드의 제1 비트(OFFSET<1>)와 오프셋코드의 제3 및 제4 비트(OFFSET<3:4>)는 로직로우레벨인 경우를 의미한다. 오프셋코드(OFFSET<1:4>)의 논리레벨조합이 'L,L,H,H'인 경우 제3 래치라이트신호(LWT3)가 시프팅라이트신호(SWT)로 선택되어 출력된다. 오프셋코드(OFFSET<1:4>)의 논리레벨조합이 'L,L,H,H'인 경우라 함은 오프셋코드의 제1 및 제2 비트(OFFSET<1:2>)만 로직하이레벨이고, 오프셋코드의 제3 및 제4 비트(OFFSET<3:4>)는 로직로우레벨인 경우를 의미한다. 오프셋코드(OFFSET<1:4>)의 논리레벨조합이 'H,H,H,H'인 경우 제16 래치라이트신호(LWT16)가 시프팅라이트신호(SWT)로 선택되어 출력된다. 오프셋코드(OFFSET<1:4>)의 논리레벨조합이 'H,H,H,H'인 경우라 함은 오프셋코드의 제1 내지 제4 비트(OFFSET<1:4>)가 모두 로직하이레벨인 경우를 의미한다.
도 8을 참고하면 도 1 내지 도 7에서 도시된 반도체장치가 적용된 반도체시스템을 확인할 수 있다. 본 발명의 일 실시예에 따른 반도체시스템은 컨트롤러(61) 및 반도체장치(62)를 포함할 수 있다.
컨트롤러(61)는 클럭(CLK), 커맨드(CMD), 데이터스트로빙신호(DQS), 오프셋코드(OFFSET<1:L>)를 반도체장치(62)에 인가할 수 있다. 컨트롤러(61)는 감지데이터(SDATA)를 반도체장치(62)로부터 수신하여 오프셋코드(OFFSET<1:L>)를 조절할 수 있다. 컨트롤러(61)는 감지데이터(SDATA)가 기설정된 논리레벨(예를 들어, 로직하이레벨)로 입력될 때까지 오프셋코드(OFFSET<1:L>)를 업카운팅하거나 다운카운팅하여 반도체장치(62)에 인가할 수 있다. 오프셋코드(OFFSET<1:L>)가 업카운팅되는 경우 오프셋코드(OFFSET<1:L>)에 의해 시프팅되는 구간은 증가하고 다운카운팅되는 경우 시프팅되는 구간이 감소되도록 설정될 수 있다. 예를 들어, 오프셋코드(OFFSET<1:2>)는 업카운팅되는 경우 '00', '01', '10', '11'의 순서로 논리레벨조합을 갖도록 설정될 수 있고, 다운카운팅되는 경우 '11', '10', '01', '00'의 순서로 논리레벨조합을 갖도록 설정될 수 있다. 오프셋코드(OFFSET<1:2>)가 '01'의 논리레벨조합을 갖는 경우라 함은 오프셋코드의 제1 비트(OFFSET<1>)가 로직하이레벨이고, 오프셋코드의 제2 비트(OFFSET<2>)가 로직로우레벨로 설정된 경우를 의미한다.
반도체장치(62)는 컨트롤러(61)로부터 클럭(CLK), 커맨드(CMD), 데이터스트로빙신호(DQS), 오프셋코드(OFFSET<1:L>)를 입력받아 감지데이터(SDATA)를 생성할 수 있다. 반도체장치(62)는 패드(625)를 통해 클럭(CLK)을 입력받을 수 있고, 패드(622)를 통해 커맨드(CMD)를 입력받을 수 있으며, 패드(623)을 통해 데이터스트로빙신호(DQS)를 입력받을 수 있고, 패드(624)를 통해 오프셋코드(OFFSET<1:L>)를 입력받을 수 있다. 반도체장치(62)는 패드(621)를 통해 감지데이터(SDATA)를 출력할 수 있다. 반도체장치(62)가 감지데이터(SDATA)를 생성하는데 필요한 구성 및 동작은 앞서 도 1 내지 도 7을 참고하여 확인할 수 있다. 반도체장치(62)는 감지데이터(SDATA)를 컨트롤러(61)에 인가할 수 있다.
이와 같이 구성된 반도체시스템의 오프셋코드(OFFSET<1:L>)를 생성하기 위한 동작을 도 9를 참고하여 살펴보면 다음과 같다.
우선, 컨트롤러(61)는 반도체장치(62)에 인가하기 위한 오프셋코드(OFFSET<1:L>)의 초기값을 설정할 수 있다.(S11) 예를 들어, 오프셋코드(OFFSET<1:L>)의 초기값은 오프셋코드(OFFSET<1:L>)에 모든 비트들이 모드 로직로우레벨을 갖도록 설정될 수 있다. 오프셋코드(OFFSET<1:L>)의 초기값은 실시예에 따라서 다양하게 설정될 수 있다.
다음으로, 반도체장치(62)는 오프셋코드(OFFSET<1:L>)에 의해 조절되는 시프킹구간만큼 라이트신호(WT)를 시프팅하여 내부커맨드펄스(IWLP)를 생성할 수 있다.(S12)
다음으로, 반도체장치(62)는 내부커맨드펄스(IWLP)에 의해 내부데이터스트로빙신호(IDQS)를 래치하여 감지데이터(SDATA)를 생성할 수 있다.(S13) 좀 더 구체적으로, 반도체장치(62)는 내부커맨드펄스(IWLP)가 발생하는 시점에서 내부데이터스트로빙신호(IDQS)를 래치하여 감지데이터(SDATA)로 출력할 수 있다.
다음으로, 컨트롤러(61)는 감지데이터(SDATA)를 입력받아 감지데이터(SDATA)의 로직레벨이 로직하이레벨인지 여부를 판단한다.(S14) 감지데이터(SDATA)가 로직로우레벨인 경우 컨트롤러(61)는 오프셋코드(OFFSET<1:L>)를 조절할 수 있다.(S15) 예를 들어, 컨트롤러(61)는 오프셋코드(OFFSET<1:L>)를 업카운팅할 수 있다. 오프셋코드(OFFSET<1:L>)를 조절한 후 내부커맨드펄스(IWLP)를 생성하는 동작(S12), 감지데이터(SDATA)를 생성하는 동작(S13) 및 감지데이터(SDATA)를 판단하는 동작(S14)을 반복한다. 감지데이터(SDATA)가 로직하이레벨인 경우 오프셋코드(OFFSET<1:L>)를 설정하는 동작을 종료한다.
도 10을 참고하면 본 발명의 다른 실시 예에 따른 반도체장치는 내부커맨드생성회로(71), 내부클럭생성회로(72), 오프셋코드생성회로(73), 내부스트로빙신호생성회로(74), 내부커맨드펄스생성회로(75) 및 감지데이터생성회로(76)를 포함할 수 있다.
내부커맨드생성회로(71)는 내부클럭(ICLK)에 응답하여 커맨드(CMD)로부터 라이트신호(WT)를 생성할 수 있다. 커맨드(CMD)는 다수의 비트들을 포함할 수 있다. 내부커맨드생성회로(71)는 내부클럭(ICLK)에 따라 커맨드(CMD)를 래치하고, 래치된 커맨드(CMD)를 디코딩하여 라이트신호(WT)를 생성할 수 있다. 라이트신호(WT)는 라이트동작을 수행하기 위해 인에이블될 수 있다.
내부클럭생성회로(72)는 클럭(CLK)에 응답하여 내부클럭(ICLK)을 생성할 수 있다. 내부클럭생성회로(72)는 클럭(CLK)을 수신한 후 분주하여 내부클럭(ICLK)을 생성할 수 있다. 내부클럭(ICLK)은 클럭(CLK)의 분주신호로 생성되어 클럭(CLK)의 주기보다 N배의 주기를 갖도록 설정될 수 있다.
오프셋코드생성회로(73)는 내부클럭(ICLK) 및 라이트신호(WT)에 응답하여 오프셋코드(OFFSET<1:L>)를 생성할 수 있다. 오프셋코드생성회로(74)는 라이트신호(WT)가 발생한 시점부터 기설정된 구간동안 샘플링된 내부클럭(ICLK)에 의해 카운팅되는 오프셋코드(OFFSET<1:L>)를 생성할 수 있다. 오프셋코드생성회로(73)의 보다 구체적인 구성 및 동작에 대한 설명은 도 11 및 도 12를 참고하여 후술한다.
내부스트로빙신호생성회로(74)는 데이터스트로빙신호(DQS)에 응답하여 내부데이터스트로빙신호(IDQS)을 생성할 수 있다. 내부스트로빙신호생성회로(74)는 데이터스트로빙신호(DQS)을 수신한 후 분주하여 내부데이터스트로빙신호(IDQS)를 생성할 수 있다.
내부커맨드펄스생성회로(75)는 내부클럭(ICLK) 및 오프셋코드(OFFSET<1:L>)에 응답하여 라이트신호(WT)를 시프팅하여 내부커맨드펄스(IWLP)를 생성할 수 있다. 라이트신호(WT)를 내부클럭(ICLK)에 따라 시프팅하는 구간은 오프셋코드(OFFSET<1:L>)의 논리레벨조합에 따라 조절될 수 있다. 오프셋코드(OFFSET<1:L>)에 포함된 비트 수(L)는 실시예에 따라서 다양하게 설정될 수 있다.
감지데이터생성회로(76)는 내부커맨드펄스(IWLP)에 응답하여 내부데이터스트로빙신호(IDQS)로부터 감지데이터(SDATA)를 생성할 수 있다. 감지데이터생성회로(76)는 내부커맨드펄스(IWLP)가 발생하는 시점에서 내부데이터스트로빙신호(IDQS)를 래치하여 감지데이터(SDATA)로 출력할 수 있다.
도 11을 참고하면 오프셋코드생성회로(73)는 개시신호생성회로(731), 복제지연기(732), 구간신호생성회로(733), 선택클럭생성회로(734) 및 카운터(735)를 포함할 수 있다.
개시신호생성회로(731)는 내부클럭(ICLK)에 응답하여 라이트신호(WT)로부터 개시신호(STR)를 생성할 수 있다. 개시신호생성회로(731)는 내부클럭(ICLK)에 동기하여 라이트신호(WT)를 래치하여 개시신호(STR)를 생성할 수 있다. 개시신호생성회로(731)는 내부클럭(ICLK)의 라이징에지에 동기하여 라이트신호(WT)가 발생하는 경우 개시신호(STR)를 발생시킬 수 있다. 개시신호생성회로(731)는 플립플롭으로 구현할 수 있다.
복제지연기(732)는 개시신호(STR)를 기설정된 지연구간만큼 지연시켜 종료신호(END)를 생성할 수 있다. 복제지연기(732)가 개시신호(STR)를 지연시키는 지연구간은 내부클럭(ICLK)과 내부스트로빙신호(IDQS) 간의 타이밍 차이를 포함할 수 있다. 복제지연기(732)가 개시신호(STR)를 지연시키는 지연구간은 실시예에 따라서 다양하게 설정될 수 있다.
구간신호생성회로(733)는 개시신호(STR) 및 종료신호(END)에 응답하여 구간신호(PD)를 생성할 수 있다. 구간신호생성회로(733)는 개시신호(STR)가 발생하는 시점에서 인에이블되는 구간신호(PD)를 생성할 수 있다. 구간신호생성회로(733)는 종료신호(END)가 발생하는 시점에서 디스에이블되는 구간신호(PD)를 생성할 수 있다.
선택클럭생성회로(734)는 구간신호(PD)에 응답하여 내부클럭(ICLK)으로부터 선택클럭(SCLK)을 생성할 수 있다. 선택클럭생성회로(734)는 구간신호(PD)가 인에이블되는 구간동안 내부클럭(ICLK)을 선택클럭(SCLK)으로 출력할 수 있다.
카운터(735)는 선택클럭(SCLK)에 응답하여 오프셋코드(OFFSET<1:L>)를 생성할 수 있다. 카운터(735)는 선택클럭(SCLK)이 토글링할 때마다 오프셋코드(OFFSET<1:L>)를 카운팅할 수 있다. 예를 들어, 카운터(735)는 선택클럭(SCLK)의 라이징에지에 동기하여 오프셋코드(OFFSET<1:L>)를 업카운팅하거나 다운카운팅할 수 있다.
도 12를 참고하여 오프셋코드생성회로(73)의 동작을 살펴보면 다음과 같다.
내부클럭(CLK)의 라이징에지에 동기하여 라이트신호(WT)를 래치하여 개시신호(STR)를 발생시킬 수 있다. 종료신호(END)는 개시신호(STR)가 발생된 시점부터 복제지연기(732)로 설정된 지연구간(Rtd)만큼 지연된 시점에서 발생될 수 있다. 구간신호(PD)는 개시신호(STR)가 발생한 시점부터 종료신호(END)가 발생하는 시점까지의 구간동안 로직하이레벨로 인에이블된다. 구간신호(PD)가 로직하이레벨로 인에이블되는 구간동안 내부클럭(CLK)이 샘플링되어 선택클럭(SCLK)으로 출력된다. 선택클럭(SCLK)은 오프셋코드(OFFSET<1:L>)를 카운팅하는데 사용된다.
도 13을 참고하면 내부클럭(ICLK), 내부커맨드펄스(IWLP) 및 내부데이터스트로빙신호(IDQS)의 파형을 확인할 수 있다. 내부데이터스트로빙신호(IDQS)가 t1 시점에서 안정적으로 발생되도록 설정된 상태에서 내부커맨드펄스(IWLP)도 t1 시점에서 발생되어야 한다. 도 13에 도시된 바와 같이 내부클럭(ICLK)에 동기하여 생성되는 내부커맨드펄스(IWLP)가 t2 시점에서 발생하는 경우 본 실시예에 따른 반도체장치는 오프셋코드(OFFSET<1:L>)에 의해 조절되는 시프팅구간을 감소시켜 내부커맨드펄스(IWLP)의 발생 시점을 t2 시점에서 t1 시점으로 조절할 수 있다. 본 실시예에서는 내부데이터스트로빙신호(IDQS)가 3번째 토글링하는 시점을 내부데이터스트로빙신호(IDQS)가 안정적으로 발생되는 시점으로 판단하였으나 실시예에 따라서 다른 시점으로 설정될 수 있다. 본 실시예에 따른 반도체장치는 오프셋코드(OFFSET<1:L>)에 의해 내부커맨드펄스(IWLP)의 발생 시점을 조절함으로써, 내부데이터스트로빙신호(IDQS)의 생성 타이밍이 변화되더라도 내부데이터스트로빙신호(IDQS)와 내부커맨드펄스(IWLP)에 동기하여 안정적으로 정렬될 수 있다.
1: 내부커맨드생성회로 2: 내부클럭생성회로
3: 내부스트로빙신호생성회로 4: 내부커맨드펄스생성회로
5: 감지데이터생성회로 11: 커맨드리시버
12: 셋업홀드래치 13: 커맨드디코더
21: 클럭리시버 22: 클럭분주기
31: 스트로빙신호리시버 32: 스트로빙신호분주기
41: 지연기 42: 시프트레지스터
43: 리피터 51<1:M>: 제1 내지 제M 플립플럽
52: 선택출력기 61: 컨트롤러
62: 반도체장치

Claims (20)

  1. 오프셋코드 및 내부클럭에 응답하여 라이트신호로부터 내부커맨드펄스를 생성하는 내부커맨드펄스생성회로; 및
    상기 내부커맨드펄스에 응답하여 내부데이터스트로빙신호로부터 감지데이터를 생성하는 감지데이터생성회로를 포함하되, 상기 내부커맨드펄스는 상기 라이트신호를 상기 내부클럭에 의해 기설정된 시프팅구간만큼 지연시켜 발생되고, 상기 시프팅구간은 상기 오프셋코드에 의해 조절되는 반도체장치.
  2. 제 1 항에 있어서, 상기 오프셋코드는 상기 감지데이터를 수신하는 컨트롤러에서 생성되는 반도체장치.
  3. 제 2 항에 있어서, 상기 컨트롤러는 상기 감지데이터의 논리레벨에 따라 상기 오프셋코드에 포함된 비트들의 논리레벨조합을 조절하는 반도체장치.
  4. 제 2 항에 있어서, 상기 컨트롤러는 상기 감지데이터의 논리레벨에 따라 상기 오프셋코드를 업카운팅하거나 다운카운팅하는 반도체장치.
  5. 제 1 항에 있어서, 상기 내부커맨드펄스생성회로는
    상기 내부클럭에 응답하여 상기 라이트신호를 래치하여 제1 래치라이트신호를 생성하는 제1 플립플롭;
    상기 내부클럭에 응답하여 상기 제1 래치라이트신호를 래치하여 제2 래치라이트신호를 생성하는 제2 플립플롭; 및
    상기 오프셋코드에 응답하여 상기 제1 래치라이트신호 또는 상기 제2 래치라이트신호로부터 상기 내부커맨드펄스를 생성하기 위한 시프팅라이트신호를 생성하는 선택출력기를 포함하는 반도체장치.
  6. 제 5 항에 있어서, 상기 내부커맨드펄스생성회로는 상기 시프팅라이트신호를 증폭하여 상기 내부커맨드펄스를 생성하는 리피터를 더 포함하는 반도체장치.
  7. 제 1 항에 있어서, 상기 감지데이터생성회로는 상기 내부커맨드펄스가 발생하는 시점에 동기하여 상기 내부데이터스트로빙신호를 래치하고, 상기 래치된 내부데이터스트로빙신호를 상기 감지데이터로 출력하는 반도체장치.
  8. 내부클럭 및 라이트신호에 응답하여 오프셋코드를 생성하는 오프셋코드생성회로;
    상기 오프셋코드 및 상기 내부클럭에 응답하여 상기 라이트신호로부터 내부커맨드펄스를 생성하는 내부커맨드펄스생성회로; 및
    상기 내부커맨드펄스에 응답하여 내부데이터스트로빙신호로부터 감지데이터를 생성하는 감지데이터생성회로를 포함하되, 상기 내부커맨드펄스의 발생시점은 상기 오프셋코드에 의해 조절되는 반도체장치.
  9. 제 8 항에 있어서, 상기 오프셋코드생성회로는
    상기 내부클럭에 동기하여 상기 라이트신호를 래치하여 개시신호를 생성하는 개시신호생성회로;
    상기 개시신호를 기설정된 지연구간만큼 지연시켜 종료신호를 생성하는 복제지연기;
    상기 개시신호 및 상기 종료신호에 응답하여 생성된 구간신호에 의해 내부클럭을 샘플링하여 상기 오프셋코드를 카운팅하기 위한 선택클럭을 생성하는 선택클럭생성회로를 포함하는 반도체장치.
  10. 제 9 항에 있어서, 상기 지연구간은 상기 내부클럭과 상기 내부스트로빙신호 간의 타이밍 차이를 포함하는 반도체장치.
  11. 제 9 항에 있어서, 상기 구간신호는 상기 개시신호가 발생되는 시점에서 인에이블되고, 상기 종료신호가 발생되는 시점에서 디스에이블되는 반도체장치.
  12. 제 9 항에 있어서, 상기 선택클럭생성회로는 상기 구간신호가 인에이블되는 구간동안 상기 내부클럭을 상기 선택클럭으로 출력하는 반도체장치.
  13. 제 8 항에 있어서, 상기 내부커맨드펄스는 상기 라이트신호를 상기 내부클럭에 의해 기설정된 시프팅구간만큼 지연시켜 발생되고, 상기 시프팅구간은 상기 오프셋코드에 의해 조절되는 반도체장치
  14. 제 8 항에 있어서, 상기 내부커맨드펄스생성회로는
    상기 내부클럭에 응답하여 상기 라이트신호를 래치하여 제1 래치라이트신호를 생성하는 제1 플립플롭;
    상기 내부클럭에 응답하여 상기 제1 래치라이트신호를 래치하여 제2 래치라이트신호를 생성하는 제2 플립플롭; 및
    상기 오프셋코드에 응답하여 상기 제1 래치라이트신호 또는 상기 제2 래치라이트신호로부터 상기 내부커맨드펄스를 생성하기 위한 시프팅라이트신호를 생성하는 선택출력기를 포함하는 반도체장치.
  15. 제 8 항에 있어서, 상기 감지데이터생성회로는 상기 내부커맨드펄스가 발생하는 시점에 동기하여 상기 내부데이터스트로빙신호를 래치하고, 상기 래치된 내부데이터스트로빙신호를 상기 감지데이터로 출력하는 반도체장치.
  16. 클럭, 커맨드, 데이터스트로빙신호 및 오프셋코드를 출력하고, 감지데이터를 입력받아 상기 오프셋코드를 조절하는 컨트롤러; 및
    상기 클럭으로부터 내부클럭을 생성하고, 상기 커맨드로부터 라이트신호를 생성하며, 상기 데이터스트로브신호로부터 내부데이터스트로브신호를 생성하고, 상기 오프셋코드 및 상기 내부클럭에 응답하여 상기 라이트신호로부터 내부커맨드펄스를 생성하며, 상기 내부커맨드펄스에 응답하여 내부데이터스트로빙신호로부터 감지데이터를 생성하는 반도체장치를 포함하는 반도체시스템.
  17. 제 16 항에 있어서, 상기 컨트롤러는 상기 감지데이터의 논리레벨에 따라 상기 오프셋코드에 포함된 비트들의 논리레벨조합을 조절하는 반도체시스템.
  18. 제 16 항에 있어서, 상기 반도체장치는 상기 라이트신호를 상기 내부클럭에 의해 기설정된 시프팅구간만큼 지연시켜 상기 내부커맨드펄스를 발생시키되, 상기 시프팅구간은 상기 오프셋코드에 의해 조절되는 반도체시스템.
  19. 제 16 항에 있어서, 상기 반도체장치는
    상기 내부클럭에 응답하여 상기 라이트신호를 래치하여 제1 래치라이트신호를 생성하는 제1 플립플롭;
    상기 내부클럭에 응답하여 상기 제1 래치라이트신호를 래치하여 제2 래치라이트신호를 생성하는 제2 플립플롭; 및
    상기 오프셋코드에 응답하여 상기 제1 래치라이트신호 또는 상기 제2 래치라이트신호로부터 상기 내부커맨드펄스를 생성하기 위한 시프팅라이트신호를 생성하는 선택출력기를 포함하는 반도체시스템.
  20. 제 16 항에 있어서, 상기 반도체장치는 상기 내부커맨드펄스가 발생하는 시점에 동기하여 상기 내부데이터스트로빙신호를 래치하고, 상기 래치된 내부데이터스트로빙신호를 상기 감지데이터로 출력하는반도체시스템.
KR1020180024048A 2018-02-27 2018-02-27 반도체장치 및 반도체시스템 KR20190102929A (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020180024048A KR20190102929A (ko) 2018-02-27 2018-02-27 반도체장치 및 반도체시스템
US16/119,285 US10777242B2 (en) 2018-02-27 2018-08-31 Semiconductor device and semiconductor system including the semiconductor device for aligning an internal data strobe signal using an offset code
CN201811103218.4A CN110197679B (zh) 2018-02-27 2018-09-20 半导体器件和包括其的半导体系统及其操作方法
US16/373,345 US10777243B2 (en) 2018-02-27 2019-04-02 Semiconductor device and semiconductor system including the semiconductor device for aligning an internal data strobe signal using an offset code
US16/523,862 US11232820B2 (en) 2018-02-27 2019-07-26 Semiconductor devices performing a write leveling training operation and semiconductor systems including the semiconductor devices
US16/663,158 US10923166B2 (en) 2018-02-27 2019-10-24 Semiconductor devices performing a write leveling training operation and semiconductor systems including the semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180024048A KR20190102929A (ko) 2018-02-27 2018-02-27 반도체장치 및 반도체시스템

Publications (1)

Publication Number Publication Date
KR20190102929A true KR20190102929A (ko) 2019-09-04

Family

ID=67686113

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180024048A KR20190102929A (ko) 2018-02-27 2018-02-27 반도체장치 및 반도체시스템

Country Status (3)

Country Link
US (1) US10777242B2 (ko)
KR (1) KR20190102929A (ko)
CN (1) CN110197679B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102570959B1 (ko) * 2018-09-18 2023-08-28 에스케이하이닉스 주식회사 집적 회로
US11914532B2 (en) * 2021-08-31 2024-02-27 Apple Inc. Memory device bandwidth optimization

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3399523B1 (en) 2007-12-21 2020-05-13 Rambus Inc. Method and apparatus for calibrating write timing in a memory system
CN101587690B (zh) * 2008-05-20 2012-05-23 联咏科技股份有限公司 数据传输装置及其相关方法
JP2010192031A (ja) 2009-02-17 2010-09-02 Elpida Memory Inc 半導体記憶装置及びこれを備えるメモリモジュール、並びに、データ処理システム
KR101585213B1 (ko) 2009-08-18 2016-01-13 삼성전자주식회사 라이트 레벨링 동작을 수행하기 위한 메모리 장치의 제어 방법, 메모리 장치의 라이트 레벨링 방법, 및 라이트 레벨링 동작을 수행하는 메모리 컨트롤러, 메모리 장치, 및 메모리 시스템
KR101043722B1 (ko) * 2010-02-04 2011-06-27 주식회사 하이닉스반도체 레이턴시 제어회로 및 이를 포함하는 반도체 메모리장치
JP5704380B2 (ja) * 2010-02-17 2015-04-22 ソニー株式会社 受信装置
JP2012104195A (ja) 2010-11-11 2012-05-31 Elpida Memory Inc 半導体装置及びこれを備える情報処理システム
KR101179462B1 (ko) 2010-11-30 2012-09-07 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그를 포함하는 반도체 메모리 시스템
US8760945B2 (en) * 2011-03-28 2014-06-24 Samsung Electronics Co., Ltd. Memory devices, systems and methods employing command/address calibration
US8565033B1 (en) 2011-05-31 2013-10-22 Altera Corporation Methods for calibrating memory interface circuitry
US8780655B1 (en) 2012-12-24 2014-07-15 Arm Limited Method and apparatus for aligning a clock signal and a data strobe signal in a memory system
US9588840B2 (en) * 2013-04-18 2017-03-07 Samsung Electronics Co., Ltd. Memory devices that perform masked write operations and methods of operating the same
US8902693B2 (en) 2013-04-25 2014-12-02 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for per-bit de-skew for datamask in a double data-rate memory device interface
US8937846B2 (en) 2013-05-09 2015-01-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Write level training using dual frequencies in a double data-rate memory device interface
US9171600B2 (en) * 2013-09-04 2015-10-27 Naoki Shimizu Semiconductor memory device
KR102100984B1 (ko) 2013-11-19 2020-04-14 에스케이하이닉스 주식회사 위상 감지 방법 및 위상 감지 시스템
US20150310898A1 (en) 2014-04-23 2015-10-29 Diablo Technologies Inc. System and method for providing a configurable timing control for a memory system
US9536590B1 (en) 2014-09-03 2017-01-03 Marvell International Ltd. System and method of memory electrical repair
US9851744B2 (en) * 2014-12-10 2017-12-26 Advanced Micro Devices, Inc. Address and control signal training
KR102472123B1 (ko) 2016-03-16 2022-11-30 에스케이하이닉스 주식회사 반도체 시스템 및 그의 동작 방법
TWI632554B (zh) 2017-02-16 2018-08-11 瑞昱半導體股份有限公司 記憶體測試方法
KR102392903B1 (ko) 2017-10-23 2022-05-03 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
US10360951B1 (en) 2018-01-19 2019-07-23 Micron Technology, Inc. Internal write adjust for a memory device
US10403340B2 (en) * 2018-02-07 2019-09-03 Micron Technology, Inc. Techniques for command synchronization in a memory device
US10452319B1 (en) 2018-06-26 2019-10-22 Micron Technology, Inc. Write leveling a memory device
US10497413B1 (en) 2018-07-19 2019-12-03 Cavium, Llc Write and read common leveling for 4-bit wide drams
US10418125B1 (en) 2018-07-19 2019-09-17 Marvell Semiconductor Write and read common leveling for 4-bit wide DRAMs

Also Published As

Publication number Publication date
US20190267057A1 (en) 2019-08-29
US10777242B2 (en) 2020-09-15
CN110197679A (zh) 2019-09-03
CN110197679B (zh) 2023-06-23

Similar Documents

Publication Publication Date Title
US11062748B2 (en) Strobe acquisition and tracking
US7975162B2 (en) Apparatus for aligning input data in semiconductor memory device
KR101093000B1 (ko) 반도체 메모리 장치 및 그 동작 방법
USRE46819E1 (en) Synchronous memory read data capture
US8335291B2 (en) Semiconductor device, a parallel interface system and methods thereof
KR100832007B1 (ko) 반도체 메모리 소자와 그의 구동 방법
US8824224B2 (en) Frequency-agile strobe window generation
EP2384474B1 (en) Active calibration for high-speed memory devices
US20140177359A1 (en) Method and apparatus for aligning a clock signal and a data strobe signal in a memory system
US9601170B1 (en) Apparatuses and methods for adjusting a delay of a command signal path
KR20060044526A (ko) 메모리 인터페이스 제어 회로와 메모리 인터페이스 제어방법
US9368172B2 (en) Read strobe gating mechanism
US8928371B2 (en) Deserializers
US11232820B2 (en) Semiconductor devices performing a write leveling training operation and semiconductor systems including the semiconductor devices
JP2012033251A (ja) データ入力回路
US20060193413A1 (en) Method of capturing data transferred in synchronization with a data strobe signal and data capture circuit performing same
US20130009686A1 (en) Methods and Apparatus for Transmission of Data
KR20190102929A (ko) 반도체장치 및 반도체시스템
KR100884589B1 (ko) 멀티 위상 클럭 생성장치와 멀티 위상 클럭 생성 방법
KR102478044B1 (ko) 반도체 시스템
US10777243B2 (en) Semiconductor device and semiconductor system including the semiconductor device for aligning an internal data strobe signal using an offset code
KR20100125917A (ko) 독출 레이턴시 검출 기능을 갖는 메모리 컨트롤러, 및 이를 구비한 메모리 시스템
US11763865B1 (en) Signal receiver with skew-tolerant strobe gating
US9094183B2 (en) Circuits for receiving data
US6605970B1 (en) Method and apparatus for crossing from an unstable to a stable clock domain in a memory device