TWI632554B - 記憶體測試方法 - Google Patents

記憶體測試方法 Download PDF

Info

Publication number
TWI632554B
TWI632554B TW106105125A TW106105125A TWI632554B TW I632554 B TWI632554 B TW I632554B TW 106105125 A TW106105125 A TW 106105125A TW 106105125 A TW106105125 A TW 106105125A TW I632554 B TWI632554 B TW I632554B
Authority
TW
Taiwan
Prior art keywords
data
memory
content
data reading
trigger
Prior art date
Application number
TW106105125A
Other languages
English (en)
Other versions
TW201832242A (zh
Inventor
余俊錡
張志偉
黃勝國
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW106105125A priority Critical patent/TWI632554B/zh
Priority to US15/894,844 priority patent/US10269443B2/en
Application granted granted Critical
Publication of TWI632554B publication Critical patent/TWI632554B/zh
Publication of TW201832242A publication Critical patent/TW201832242A/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50008—Marginal testing, e.g. race, voltage or current testing of impedance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

一種記憶體測試方法，包含下列步驟。使記憶體控制器對記憶體模組進行資料寫入及讀取。當讀取的資料數目不符時，校準資料觸發致能訊號。再次進行資料讀取，當資料讀取內容包含小於或等於一筆負緣資料讀取內容時，觸發取樣單元。資料讀取數目增加時，判斷未接收到資料觸發訊號。資料讀取數目未增加時，檢查記憶體控制器。當資料讀取內容包含大於一筆負緣資料讀取內容時，檢查記憶體模組的突發模式設定。當資料數目相符但內容不符時，檢查記憶體控制器之傳送模組設定及檢查取樣單元。當資料數目相符且內容相符時，結束測試。

Description

記憶體測試方法
本發明是有關於一種測試技術，且特別是有關於一種記憶體測試方法。
現在的電路設計常採用多晶片模組(multi-chip module；MCM)的封裝技術，以在一個封裝內容納兩個或兩個以上的裸晶。但是這樣的封裝技術並無法以探針量測多晶片模組內的記憶體裝置的波形。部分量測技術採用聚焦離子束(focus ion beam；FIB)來擷取訊號。但是使用一次聚焦離子束技術能觀察的訊號數目有限，並且並非所有訊號都可以經由聚焦離子束技術擷取。
因此，如何設計一個新的記憶體裝置及其記憶體測試方法，以在不使用探針及聚焦離子束技術的情形下對記憶體裝置進行測試，在其記憶體模組無法讀取時找出原因，乃為此一業界亟待解決的問題。
因此，本發明之一態樣是在提供一種記憶體測試方法，應用於記憶體裝置中，其中該記憶體裝置包含記憶體控制器以及記憶體模組。記憶體測試方法包含下列步驟。使記憶體控制器根據資料寫入內容對記憶體模組進行資料寫入後，再自記憶體模組接收資料觸發訊號以及資料訊號，以在突發(burst)模式下使取樣單元根據資料觸發訊號之正緣以及負緣取樣資料訊號，俾進行資料讀取產生資料讀取內容；比較資料寫入內容以及資料讀取內容，當資料讀取內容的資料數目與突發模式不符時，對資料觸發致能訊號進行時序校準，俾對應於資料觸發訊號的前置區段，其中資料觸發致能訊號用以致能資料觸發訊號的輸入；再次進行資料讀取，當資料讀取內容的資料數目與突發模式不符且資料讀取內容包含小於或等於一筆負緣資料讀取內容時，由記憶體控制器觸發取樣單元取樣資料訊號，俾於資料讀取數目增加時，判斷記憶體控制器實際上並未接收到資料觸發訊號，且於資料讀取數目並未增加時，檢查記憶體控制器的設定；當資料讀取內容的資料數目與突發模式不符且資料讀取內容包含大於一筆負緣資料讀取內容時，檢查記憶體模組對突發模式的設定；當資料讀取內容的資料數目與突發模式相符但內容不符時，檢查記憶體控制器之傳送模組的設定以及檢查取樣單元的運作，且當資料讀取內容的資料數目與突發模式相符且內容與資料寫入內容相符時，結束測試。
應用本發明之優點在於本發明的記憶體測試方法可藉由資料觸發致能訊號的時序校準以及取樣單元的觸 發，在記憶體模組無法順利讀取時，迅速找出原因，而不需要額外以探針進行訊號傳輸的測試。
1‧‧‧記憶體裝置
10‧‧‧記憶體模組
12‧‧‧記憶體控制器
120‧‧‧傳送模組
122‧‧‧接收模組
124‧‧‧處理模組
130‧‧‧資料觸發致能單元
131‧‧‧資料觸發閘控單元
132‧‧‧取樣單元
133‧‧‧正緣資料讀取內容儲存單元
134‧‧‧負緣資料讀取內容儲存單元
135‧‧‧資料觸發端口
136‧‧‧資料端口
137‧‧‧終端電阻校準電路
200‧‧‧記憶體測試方法
201-218‧‧‧步驟
CCLK、DCK‧‧‧時脈訊號
DQ‧‧‧資料訊號
DQS‧‧‧資料觸發訊號
DQS_EN‧‧‧資料觸發致能訊號
NDATA‧‧‧負緣資料讀取內容
PDATA‧‧‧正緣資料讀取內容
TRI‧‧‧非穩態區段
tRPRE‧‧‧前置區段
T1、T2‧‧‧時序
WDATA‧‧‧資料寫入內容
第1圖為本發明一實施例中，一種記憶體裝置的方塊圖；第2圖為本發明一實施例中，一種記憶體測試方法的流程圖；第3圖為本發明一實施例中，記憶體模組以及記憶體控制器間傳遞的訊號的波形圖；以及第4圖為本發明一實施例中，資料觸發致能訊號以及資料觸發訊號在進行時序校準時的波形圖。
請參照第1圖。第1圖為本發明一實施例中，一種記憶體裝置1的方塊圖。記憶體裝置1包含：記憶體模組10以及記憶體控制器12。
於一實施例中，記憶體模組10為雙倍資料率同步動態隨機存取記憶體(double data rate synchronous dynamic random access memory；DDR SDRAM)，並可選擇性地為DDR2、DDR3或DDR4的記憶體。於其他實施例中，記憶體模組10亦可為低功率雙倍資料率同步動態隨機存取記憶體(lower power DDR SDRAM；LPDDR SDRAM)，並可選擇性地為LPDDR2、LPDDR3或LPDDR4的記憶體。
記憶體控制器12包含：傳送模組(TX)120、接收模組(RX)122以及處理模組124。於一實施例中，記憶體裝置1是設置於一個電腦系統(未繪示)中，且此電腦系統可包含中央處理器及匯流排(未繪示)。處理模組124可藉由匯流排接收來自中央處理器的指令，以根據指令，藉由傳送模組120及接收模組122對記憶體模組10進行存取。
舉例而言，記憶體控制器12可在處理模組124的控制下，藉由傳送模組120根據資料寫入內容WDATA傳送資料至記憶體模組10進行資料寫入，並由接收模組122接收由記憶體模組10而來的資料訊號DQ進行資料讀取。
如第1圖所示，接收模組122包含：資料觸發致能單元130、資料觸發閘控單元131、取樣單元132、正緣資料讀取內容儲存單元133、負緣資料讀取內容儲存單元134、資料觸發端口135以及資料端口136。
請參照第2圖。第2圖為本發明一實施例中，一種記憶體測試方法200的流程圖。記憶體測試方法200可應用於如第1圖所示的記憶體裝置1中。
以下將搭配第1圖以及第2圖，對記憶體裝置1的運作以及記憶體測試方法200進行更詳細的說明。
於步驟201，使傳送模組120根據資料寫入內容WDATA對記憶體模組10進行資料寫入。
於步驟202，使接收模組122在突發模式下對記憶體模組10進行資料讀取，以產生資料讀取內容。
請參照第3圖。第3圖為本發明一實施例中，記憶體模組10以及記憶體控制器12間傳遞的訊號的波形圖。
於一實施例中，在進行資料讀取時，資料觸發致能單元130將配置以產生資料觸發致能訊號DQS_EN。資料觸發閘控單元132配置以根據資料觸發致能訊號DQS_EN，起始透過資料觸發端口135自記憶體模組10接收資料觸發訊號DQS。
於本實施例中，在時序T1前，資料觸發致能訊號DQS_EN為低態，此時資料觸發閘控單元132並未被致能。因此，對取樣單元132來說，資料觸發訊號DQS將為非穩態區段TRI。
當資料觸發致能訊號DQS_EN在時序T1由低態轉為高態時，致能資料觸發閘控單元132起始接收資料觸發訊號DQS。因此，在非穩態區段TRI的結束以及資料觸發訊號DQS開始出現轉態的時序T2之間的區間，是資料觸發訊號DQS的前置區段tRPRE。
取樣單元132配置以接收記憶體模組10之資料訊號DQ，以在突發模式下，根據資料觸發訊號DQS在時序T2後的正緣以及負緣取樣資料訊號DQ，俾進行資料讀取產生資料讀取內容。取樣單元132進一步將根據資料觸發訊號DQS之正緣讀取的正緣資料讀取內容PDATA儲存於正緣資料讀取內容儲存單元133，並將根據資料觸發訊號DQS之 負緣讀取的負緣資料讀取內容NDATA儲存於負緣資料讀取內容儲存單元134。
於一實施例中，突發模式可為四筆突發模式或是八筆突發模式。當突發模式為四筆突發模式時，在正常的資料讀取狀況下，取樣單元132將讀取兩筆正緣資料讀取內容PDATA以及兩筆負緣資料讀取內容NDATA，並分別儲存於正緣資料讀取內容儲存單元133以及負緣資料讀取內容儲存單元134。
而當突發模式為八筆突發模式時，在正常的資料讀取狀況下，取樣單元132將讀取四筆正緣資料讀取內容PDATA以及四筆負緣資料讀取內容NDATA，並分別儲存於正緣資料讀取內容儲存單元133以及負緣資料讀取內容儲存單元134。
以上是以四筆及八筆的突發模式為範例進行說明。於其他實施例中，突發模式亦可為十六筆或是三十二筆突發模式。
需注意的是，於一實施例中，記憶體模組10是根據時脈訊號DCK運作，且此時脈訊號DCK是由記憶體控制器12所傳送。因此，記憶體模組10所傳送的資料觸發訊號DQS的轉態點將與時脈訊號DCK相對應。而記憶體控制器12的內部電路模組是根據內部的時脈訊號CCLK運作，因此資料觸發致能訊號DQS_EN的轉態是與時脈訊號CCLK相對應。
於步驟203，處理模組124配置以比較資料寫入內容WDATA以及正緣、負緣資料讀取內容PDATA、NDATA，以判斷資料讀取是否正常。
當正緣、負緣資料讀取內容PDATA、NDATA的資料數目與突發模式相符，且資料寫入內容WDATA以及正緣、負緣資料讀取內容PDATA、NDATA的內容相同時，處理模組124將判斷資料讀取為正常，並於步驟204結束流程。
當資料讀取不正常時，處理模組124將於步驟205判斷正緣、負緣資料讀取內容PDATA、NDATA的資料數目是否與突發模式不符。
當正緣、負緣資料讀取內容PDATA、NDATA的資料數目與突發模式相符時，處理模組124將於步驟206使資料觸發致能單元130對資料觸發致能訊號DQS_EN進行時序校準，俾對應於資料觸發訊號DQS的前置區段tRPRE。
由於資料觸發致能訊號DQS_EN可能在錯誤的時間點致能資料觸發訊號DQS的輸入，而進一步造成資料取樣的錯誤。因此，藉由資料觸發致能訊號DQS_EN的時序校準，資料觸發閘控單元132將可在適當的時機被致能，以使取樣單元132在正確的時間點根據資料觸發訊號DQS進行取樣。
以下將範例性地說明本發明一實施例中，進行資料觸發致能訊號DQS_EN時序校準的方式。
於一實施例中，接收模組122進一步包含終端電阻校準電路137，電性耦接於資料觸發端口135，配置以控制資料觸發端口135為低態或為高態。
請參照第4圖。第4圖為本發明一實施例中，資料觸發致能訊號DQS_EN以及資料觸發訊號DQS在進行時序校準時的波形圖。
在進行資料觸發致能訊號DQS_EN的時序校準時，處理模組124可使終端電阻校準電路137在資料觸發訊號DQS的非穩態區段TRI，控制資料觸發端口135為例如，但不限於高態。
處理模組124進一步使資料觸發致能單元130改變資料觸發致能訊號DQS_EN的時序，並持續根據資料觸發致能訊號DQS_EN對資料觸發訊號DQS進行取樣。當處理模組124偵測到取樣結果轉態，例如第4圖中取樣結果從“1”到“0”時，即可判斷取樣“0”的位置為前置區段tRPRE。因此，資料觸發致能單元130將在對應的時序使資料觸發致能訊號DQS_EN致能資料觸發閘控單元131，使取樣單元132可以在正確的時序進行取樣。
處理模組124將使接收模組122再次進行資料讀取，並於步驟207判斷資料寫入內容WDATA以及正緣、負緣資料讀取內容PDATA、NDATA的內容是否相同。
當內容相同時，處理模組124將判斷資料讀取為正常，並進行步驟204結束流程。
當內容不同時，處理模組124將判斷傳送模組120的設定不正常，或是取樣單元132並未正常運作。因此，處理單元124在步驟208將檢查傳送模組120的設定以及檢查取樣單元132的運作。
當步驟205中，處理模組124判斷正緣、負緣資料讀取內容PDATA、NDATA的資料數目與突發模式不符時，處理模組124在步驟209使資料觸發致能單元130對資料觸發致能訊號DQS_EN進行時序校準。
處理模組124將使接收模組122再次進行資料讀取，並於步驟210判斷所讀取的資料是否包含小於或等於一筆負緣資料讀取內容NDATA。當所讀取的資料包含小於或等於一筆負緣資料讀取內容NDATA時，處理模組124將在步驟211觸發取樣單元132取樣資料訊號DQ。
於一實施例中，接收模組122進一步包含終端電阻校準電路137，電性耦接於資料觸發端口135，配置以控制資料觸發端口135為低態或為高態。當資料讀取內容包含一筆的負緣資料讀取內容NDATA時，處理模組124使終端電阻校準電路137控制資料觸發端口135為低態，以觸發取樣單元132。而當資料讀取內容包含小於一筆，亦即零筆負緣資料讀取內容NDATA時，處理模組124使終端電阻校準電路137控制資料觸發端口135為高態，以觸發取樣單元132。
處理模組124進一步於步驟212判斷資料讀取數目是否增加。
當資料讀取數目增加時，處理模組124於步驟213判斷取樣單元132實際上並未接收到資料觸發訊號DQS。因此，讀取不正常的原因是記憶體模組10並未成功傳送資料觸發訊號DQS至資料觸發端口135。
當資料讀取數目並未增加時，處理模組124判斷是記憶體控制器12的設定並未正常而導致取樣單元132無法進行取樣。因此，處理模組124將於步驟214檢查記憶體控制器12的設定。
當步驟210中，處理模組124判斷資料讀取內容包含大於一筆負緣資料讀取內容時，將進一步於步驟215判斷正緣、負緣資料讀取內容PDATA、NDATA的資料數目與突發模式是否相符。
當資料數目與突發模式不符時，處理模組124將判斷是記憶體模組10對突發模式的設定有誤，並於步驟216檢查記憶體模組10對突發模式的設定。
當資料數目與突發模式相符時，處理模組124將使接收模組122再次進行資料讀取，並於步驟217判斷資料寫入內容WDATA以及正緣、負緣資料讀取內容PDATA、NDATA的內容是否相同。
當內容相同時，處理模組124將判斷資料讀取為正常，並進行步驟204結束流程。
當內容不同時，處理模組124將判斷傳送模組120的設定不正常，或是取樣單元132並未正常運作。因此， 處理單元124在步驟218將檢查傳送模組120的設定以及檢查取樣單元132的運作。
需注意的是，對記憶體裝置1的測試流程可包含其他多種不同的階段，例如，但不限於指令位址調馴(CA training)及寫入均衡(write-leveling)，並可在上述的記憶體測試方法200前執行。在記憶體測試方法200執行後，亦可再進行所有參數的掃瞄。
應用本發明之優點在於本發明的記憶體測試方法可藉由資料觸發致能訊號DQS_EN的時序校準以及取樣單元132的觸發，在記憶體模組10無法順利讀取時，迅速找出原因，而不需要額外以探針進行訊號傳輸的測試。
雖然本案內容已以實施方式揭露如上，然其並非配置以限定本案內容，任何熟習此技藝者，在不脫離本案內容之精神和範圍內，當可作各種之更動與潤飾，因此本案內容之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (8)

  1. 一種記憶體測試方法，應用於一記憶體裝置中，其中該記憶體裝置包含一記憶體控制器以及一記憶體模組，該記憶體測試方法包含：使該記憶體控制器根據一資料寫入內容對該記憶體模組進行一資料寫入後，再自該記憶體模組接收一資料觸發訊號以及一資料訊號，以在一突發(burst)模式下使一取樣單元根據該資料觸發訊號之一正緣以及一負緣取樣該資料訊號，俾進行一第一資料讀取產生一第一資料讀取內容；比較該資料寫入內容以及該第一資料讀取內容，當該第一資料讀取內容的一第一資料讀取數目與該突發模式不符時，對一資料觸發致能訊號進行一時序校準，俾對應於該資料觸發訊號的一前置區段，其中該資料觸發致能訊號用以致能該資料觸發訊號的輸入；進行一第二資料讀取，判斷當對應的一第二資料讀取內容的資料讀取數目與該突發模式不符且該第二資料讀取內容包含小於或等於一筆的一負緣資料讀取內容時，由該記憶體控制器觸發該取樣單元取樣該資料訊號，以在判斷當該資料讀取數目增加時，認定該記憶體控制器實際上並未接收到該資料觸發訊號，且判斷當該資料讀取數目並未增加時，檢查該記憶體控制器的設定；當該第二資料讀取內容的資料數目與該突發模式不符且資料讀取內容包含大於一筆的該負緣資料讀取內容時，檢查該記憶體模組對該突發模式的設定； 當該第二資料讀取內容的資料數目與該突發模式相符但該第二資料讀取內容與該資料寫入內容不符時，檢查該記憶體控制器之一傳送模組的設定以及檢查該取樣單元的運作，且當該第二資料讀取內容的資料數目與該突發模式相符且該第二資料讀取內容與該資料寫入內容相符時，結束測試。
  2. 如請求項1所述之記憶體測試方法，其中在進行該第一資料讀取後，當該第一資料讀取內容的該資料讀取數目與該突發模式相符時，該記憶體測試方法更包含：對該資料觸發致能訊號進行該時序校準，俾對應於該資料觸發訊號的該前置區段；進行一第三資料讀取，當對應的一第三資料讀取內容與該資料寫入內容不符時，檢查該傳送模組的設定以及檢查該取樣單元的運作，且當該第三資料讀取內容與該資料寫入內容相符時，結束測試。
  3. 如請求項1所述之記憶體測試方法，其中該該記憶體控制器分別由一資料觸發端口以及一資料端口自該記憶體模組接收該資料觸發訊號以及該資料訊號。
  4. 如請求項3所述之記憶體測試方法，其中當該第二資料讀取內容包含一筆的該負緣資料讀取內容時，該記憶體控制器控制該資料觸發端口為低態，以觸發該取 樣單元，當該第二資料讀取內容包含小於一筆的該負緣資料讀取內容時，該記憶體控制器控制該資料觸發端口為高態，以觸發該取樣單元。
  5. 如請求項4所述之記憶體測試方法，其中該記憶體控制器包含一終端電阻校準電路，電性耦接於該資料觸發端口，以控制該資料觸發端口為低態或為高態。
  6. 如請求項1所述之記憶體測試方法，更包含：根據該資料觸發訊號之該正緣取樣該資料訊號，以儲存一正緣資料讀取內容於一正緣資料讀取內容儲存單元；以及根據該資料觸發訊號之該正緣取樣該資料訊號，以儲存該負緣資料讀取內容於一負緣資料讀取內容儲存單元。
  7. 如請求項1所述之記憶體測試方法，其中該突發模式為四筆突發(burst4)模式或八筆突發(burst8)模式。
  8. 如請求項1所述之記憶體測試方法，其中該記憶體模組為一雙倍資料率同步動態隨機存取記憶體(double data rate synchronous dynamic random access memory；DDR SDRAM)。
TW106105125A 2017-02-16 2017-02-16 記憶體測試方法 TWI632554B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106105125A TWI632554B (zh) 2017-02-16 2017-02-16 記憶體測試方法
US15/894,844 US10269443B2 (en) 2017-02-16 2018-02-12 Memory device and test method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106105125A TWI632554B (zh) 2017-02-16 2017-02-16 記憶體測試方法

Publications (2)

Publication Number Publication Date
TWI632554B true TWI632554B (zh) 2018-08-11
TW201832242A TW201832242A (zh) 2018-09-01

Family

ID=63104806

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106105125A TWI632554B (zh) 2017-02-16 2017-02-16 記憶體測試方法

Country Status (2)

Country Link
US (1) US10269443B2 (zh)
TW (1) TWI632554B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11232820B2 (en) 2018-02-27 2022-01-25 SK Hynix Inc. Semiconductor devices performing a write leveling training operation and semiconductor systems including the semiconductor devices
US10777243B2 (en) 2018-02-27 2020-09-15 SK Hynix Inc. Semiconductor device and semiconductor system including the semiconductor device for aligning an internal data strobe signal using an offset code
KR20190102929A (ko) 2018-02-27 2019-09-04 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
US10923166B2 (en) * 2018-02-27 2021-02-16 SK Hynix Inc. Semiconductor devices performing a write leveling training operation and semiconductor systems including the semiconductor devices
US11061431B2 (en) * 2018-06-28 2021-07-13 Micron Technology, Inc. Data strobe multiplexer
TWI717952B (zh) 2019-12-26 2021-02-01 慧榮科技股份有限公司 獨立橋接測試方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW454189B (en) * 1998-12-30 2001-09-11 Hyundai Electronics Ind Apparatus and method for performing data read operation in DDR SDRAM
TW200805392A (en) * 2006-06-30 2008-01-16 Mosaid Technologies Inc Synchronous memory read data capture
US7345933B1 (en) * 2005-01-13 2008-03-18 Marvell Semiconductor Israel Ltd. Qualified data strobe signal for double data rate memory controller module
US20080276020A1 (en) * 2004-01-28 2008-11-06 Rambus Inc. Adaptive-Allocation Of I/O Bandwidth Using A Configurable Interconnect Topology
TW201300806A (zh) * 2011-06-27 2013-01-01 Advantest Corp 測試裝置以及測試方法
US8582376B2 (en) * 2011-01-21 2013-11-12 Kabushiki Kaisha Toshiba Timing adjustment circuit for a memory interface and method of adjusting timing for memory interface
US20140229668A1 (en) * 2011-09-06 2014-08-14 Nec Computertechno, Ltd. Memory controller and memory control method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7171321B2 (en) * 2004-08-20 2007-01-30 Rambus Inc. Individual data line strobe-offset control in memory systems
KR100862316B1 (ko) * 2007-03-08 2008-10-13 주식회사 하이닉스반도체 반도체 메모리장치, 반도체 메모리장치의 ｚｑ캘리브래이션동작 제어회로 및 반도체 메모리장치의 ｚｑ캘리브래이션방법
WO2009055103A2 (en) * 2007-10-22 2009-04-30 Rambus, Inc. Low-power source-synchronous signaling
US8233336B2 (en) * 2009-09-25 2012-07-31 Infineon Technologies Ag Memory controller comprising adjustable transmitter impedance
JP2013065372A (ja) * 2011-09-16 2013-04-11 Elpida Memory Inc 半導体装置およびそれを利用した情報処理システム
US9514420B2 (en) * 2014-08-15 2016-12-06 Rambus Inc. Strobe gating adaption and training in a memory controller

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW454189B (en) * 1998-12-30 2001-09-11 Hyundai Electronics Ind Apparatus and method for performing data read operation in DDR SDRAM
US20080276020A1 (en) * 2004-01-28 2008-11-06 Rambus Inc. Adaptive-Allocation Of I/O Bandwidth Using A Configurable Interconnect Topology
US7345933B1 (en) * 2005-01-13 2008-03-18 Marvell Semiconductor Israel Ltd. Qualified data strobe signal for double data rate memory controller module
TW200805392A (en) * 2006-06-30 2008-01-16 Mosaid Technologies Inc Synchronous memory read data capture
US8582376B2 (en) * 2011-01-21 2013-11-12 Kabushiki Kaisha Toshiba Timing adjustment circuit for a memory interface and method of adjusting timing for memory interface
TW201300806A (zh) * 2011-06-27 2013-01-01 Advantest Corp 測試裝置以及測試方法
US20140229668A1 (en) * 2011-09-06 2014-08-14 Nec Computertechno, Ltd. Memory controller and memory control method

Also Published As

Publication number Publication date
TW201832242A (zh) 2018-09-01
US20180233211A1 (en) 2018-08-16
US10269443B2 (en) 2019-04-23

Similar Documents

Publication Publication Date Title
TWI632554B (zh) 記憶體測試方法
US11762788B2 (en) Memory module with timing-controlled data buffering
US20200321044A1 (en) Double data rate (ddr) memory controller apparatus and method
US10482936B2 (en) Signal training for prevention of metastability due to clocking indeterminacy
CN107393577B (zh) 应用于半导体存储器的zq校准控制
US7457174B2 (en) Semiconductor memory and method for adapting the phase relationship between a clock signal and strobe signal during the acceptance of write data to be transmitted
US7480197B2 (en) Implementing calibration of DQS sampling during synchronous DRAM reads
CN101446841B (zh) 确定存储器控制器时钟校准值的方法及系统
CN108009372B (zh) 一种ddr内存虚拟写电平校准响应的方法
EP3649645B1 (en) Double data rate synchronous dynamic random access memory ("ddr sdram") data strobe signal calibration
US9665289B1 (en) Eye scan for memory channel
CN108874686B (zh) 内存参数调节方法、装置及设备
CN111149164B (zh) 扩展写入前导期间的选通/时钟相位容限的管理
US20020141253A1 (en) Selective forwarding of a strobe based on a predetermined delay following a memory read command
US8547760B2 (en) Memory access alignment in a double data rate (‘DDR’) system
CN111243635A (zh) 写数据采样信号时序监测方法、监测电路和存储器
US20210295894A1 (en) Dram, memory controller and associated training method
WO2023116366A1 (zh) 一种闪存控制器、延迟调整方法及存储设备
KR102538991B1 (ko) 반도체 테스트 장치 및 반도체 테스트 방법
US8990491B1 (en) Eye scan for asymmetric shaped communication signal
CN108511030B (zh) 记忆体测试方法
US9285828B2 (en) Memory system with improved bus timing calibration
US11145343B1 (en) Method for controlling multi-cycle write leveling process in memory system
US20170148528A1 (en) Semiconductor device and semiconductor system including the same
US10056124B2 (en) Memory control device for repeating data during a preamble signal or a postamble signal and memory control method