TWI717952B - 獨立橋接測試方法 - Google Patents

獨立橋接測試方法 Download PDF

Info

Publication number
TWI717952B
TWI717952B TW108147717A TW108147717A TWI717952B TW I717952 B TWI717952 B TW I717952B TW 108147717 A TW108147717 A TW 108147717A TW 108147717 A TW108147717 A TW 108147717A TW I717952 B TWI717952 B TW I717952B
Authority
TW
Taiwan
Prior art keywords
bridge
controller
test
independent
data
Prior art date
Application number
TW108147717A
Other languages
English (en)
Other versions
TW202125249A (zh
Inventor
劉財發
Original Assignee
慧榮科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 慧榮科技股份有限公司 filed Critical 慧榮科技股份有限公司
Priority to TW108147717A priority Critical patent/TWI717952B/zh
Priority to CN202010103863.7A priority patent/CN113055242A/zh
Priority to US17/037,800 priority patent/US11604600B2/en
Application granted granted Critical
Publication of TWI717952B publication Critical patent/TWI717952B/zh
Publication of TW202125249A publication Critical patent/TW202125249A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/50—Testing arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/24—Marginal checking or other specified testing methods not covered by G06F11/26, e.g. race tests
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/10—Active monitoring, e.g. heartbeat, ping or trace-route
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0661—Format or protocol conversion arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Health & Medical Sciences (AREA)
  • Cardiology (AREA)
  • General Health & Medical Sciences (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本發明實施例提供一種獨立橋接測試方法，適用於獨立橋接裝置。獨立橋接裝置耦接於儲存裝置，獨立橋接裝置包括橋接控制器，儲存裝置包括裝置控制器及裝置記憶體。獨立橋接測試方法包括：橋接控制器產生交握測試訊號，並將交握測試訊號傳送至裝置控制器；裝置控制器根據交握測試訊號，以產生確認測試訊號，並將確認測試訊號傳送至橋接控制器；橋接控制器根據確認測試訊號，以產生測試資料，並傳送寫入指令至裝置控制器，以將測試資料寫入至裝置記憶體；以及橋接控制器傳送讀取指令至裝置控制器，以讀取裝置記憶體的儲存資料。

Description

獨立橋接測試方法
本發明是有關於一種測試方法，且特別是一種能對儲存裝置執行讀寫測試能力的獨立橋接測試方法。
目前業界對固態硬碟(SSD)執行讀寫測試(Bur-in Test)的方式，都需要與電腦主機進行通訊連結，同時搭配介面橋接器作為通訊介面的轉換，例如電腦主機的USB介面與SSD的SATA傳輸介面或PCIe匯流排介面之間的轉換。此時，電腦主機才能對SSD執行讀寫的測試。一般而言，電腦主機在執行讀寫測試時，乃是先產生測試資料，接著將測試資料經由USB介面傳送至介面橋接器，然後再經由SATA傳輸介面或PCIe匯流排介面傳送至SSD。同樣的，電腦主機要對SSD讀取資料時，需先產生讀取指令，並經由USB介面傳送至介面橋接器，然後再經由SATA傳輸介面或PCIe匯流排介面傳送至SSD。當SSD收到讀取指令後，將接收到的資料經由SATA傳輸介面或PCIe匯流排介面傳送至介面橋接器，再經由USB介面傳送至電腦主機。
然而，設置電腦主機不僅會提高測試的成本，佔用測試的空間，更增加來回通訊延遲時間(round-trip delay time)。因此，如何提供一種在不需 要電腦主機的環境之下，直接對SSD進行讀寫測試，將是本案所要著重的問題與解決的重點。
有鑑於此，本發明實施例提供一種獨立橋接測試方法，適用於獨立橋接裝置，獨立橋接裝置耦接於儲存裝置，獨立橋接裝置包括橋接控制器，儲存裝置包括裝置控制器及耦接至裝置控制器的裝置記憶體，獨立橋接測試方法包括，橋接控制器產生交握測試訊號，並將交握測試訊號傳送至裝置控制器；裝置控制器根據交握測試訊號，以產生確認測試訊號，並將確認測試訊號傳送至橋接控制器；橋接控制器根據確認測試訊號，以產生測試資料，並傳送寫入指令至裝置控制器，以將測試資料寫入至裝置記憶體；以及橋接控制器傳送讀取指令至裝置控制器，以讀取裝置記憶體的儲存資料。
在本發明的一實施例中，其中獨立橋接測試方法更包括，橋接控制器根據測試資料與儲存資料，執行資料比對以產生測試報告，並將測試報告及錯誤記錄儲存至儲存裝置的裝置記憶體。
在本發明的一實施例中，其中獨立橋接裝置更包括橋接記憶體，橋接記憶體耦接至橋接控制器，並用以儲存測試資料，測試資料為隨機讀寫資料範本或連續讀寫資料範本。
在本發明的一實施例中，其中獨立橋接裝置耦接至主機裝置的主機通訊介面，在裝置控制器根據交握測試訊號，以產生確認測試訊號，並將確認測試訊號傳送至橋接控制器的步驟後，更包括橋接控制器在預定時間內，判斷是否與主機裝置建立通訊連結；以及若否，則允許橋接控制器對儲存裝置執行測試。
在本發明的一實施例中，其中獨立橋接裝置還包括耦接至橋接控制器的橋接通訊介面，儲存裝置還包括耦接至裝置控制器的裝置通訊介面，在橋接控制器根據確認測試訊號，以產生測試資料，並傳送寫入指令至裝置控制器，以將測試資料寫入至裝置記憶體的步驟中，更包括橋接控制器根據寫入指令，將測試資料經由橋接通訊介面與裝置通訊介面，寫入至裝置記憶體。
在本發明的一實施例中，其中在橋接控制器傳送讀取指令至裝置控制器，以讀取裝置記憶體的儲存資料的步驟中，更包括裝置控制器根據讀取指令，將儲存資料經由裝置通訊介面與橋接通訊介面傳送至獨立橋接裝置。
本發明實施例所提供的獨立橋接測試方法，藉由橋接控制器直接與儲存裝置建立通訊連結，自行產生測試資料，以對儲存裝置進行讀寫的測試，藉此提供一種在不需要電腦主機的環境之下，而能直接對儲存裝置執行讀寫的測試。不僅大大地降低測試的成本以及節省測試的空間，更大幅度地減少來回通訊的延遲時間，亦即減少測試的時間。
上述說明僅是本發明技術方案的概述，為了能夠更清楚瞭解本發明的技術手段，而可依照說明書的內容予以實施，並且為了讓本發明的上述和其他目的、特徵和優點能夠更明顯易懂，以下特舉較佳實施例，並配合附圖，詳細說明如下。為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式，作詳細說明如下。
1、2:獨立橋接測試方法的系統架構
10:獨立橋接裝置
20:儲存裝置
30:主機裝置
110:橋接控制器
120:橋接記憶體
130:橋接通訊介面
210:裝置控制器
220:裝置記憶體
230:裝置通訊介面
310:主機通訊介面
S101~S109、S201~S203:步驟
圖1是依照本發明實施例所繪示之獨立橋接測試方法的系統架構示意圖。
圖2是依照本發明實施例所繪示之獨立橋接測試方法的流程示意圖。
圖3是依照本發明另一實施例所繪示之獨立橋接測試方法的系統架構示意圖。
圖4是依照本發明另一實施例所繪示之獨立橋接測試方法的流程示意圖。
本發明實施例所提供之獨立橋接測試方法，其可應用於諸如SSD或其他內部使用到非揮發性記憶體的儲存產品。非揮發性記憶體例如可以是快閃記憶體(Flash)。
請參閱圖1，圖1是依照本發明實施例所繪示之獨立橋接測試方法的系統架構示意圖。獨立橋接測試方法的系統架構1包括獨立橋接裝置10與儲存裝置20，並且獨立橋接裝置10耦接至儲存裝置20。獨立橋接裝置10包括橋接控制器110、橋接記憶體120與橋接通訊介面130，其中橋接控制器110耦接至橋接記憶體120與橋接通訊介面130。儲存裝置20包括裝置控制器210、裝置記憶體220與裝置通訊介面230，其中裝置控制器210耦接至裝置記憶體220與裝置通訊介面230。這裡所提到的橋接控制器110可以是單晶片微控制器，例如8051。橋接記憶體120可以是揮發性記憶體，例如ROM。橋接通訊介面130可以是SATA傳輸介面、PCIe匯流排介面或其它可傳輸資料的介面。另外，裝置控制器210可以是單晶片微控制器，例如SSD控制器。裝置記憶體220可以是非揮發性記憶體，例如NAND Flash。裝置通訊介面230可以是SATA傳輸介面或PCIe匯流排介面等通訊介面。
圖2是依照本發明實施例所繪示之獨立橋接測試方法的流程示意圖。本發明實施例的獨立橋接測試方法可以包括以下步驟。在步驟S101中， 橋接控制器110產生交握(handshaking)測試訊號，並將交握測試訊號傳送至裝置控制器210，以提出與儲存裝置20建立通訊連結的請求。
接著，在步驟S103中，裝置控制器210根據接收的交握測試訊號，以產生確認測試訊號，並將確認測試訊號傳送至橋接控制器110，藉此建立獨立橋接裝置10與儲存裝置20之間的通訊連結。這裡所提到的確認測試訊號包括確認接受獨立橋接裝置10所請求的通訊連結，提供裝置記憶體220的規格資料例如是目前已安裝的記憶體容量。
然後，在步驟S105中，橋接控制器110根據確認測試訊號，以自行產生測試資料，並傳送寫入指令至裝置控制器210，以將測試資料寫入至裝置記憶體220，藉此進行讀寫測試的寫入部分。這裡所提到的測試資料可以是根據裝置記憶體220的規格資料(例如記憶體容量)，所產生的讀寫資料範本，例如隨機讀寫資料範本或連續讀寫資料範本，而測試資料可以儲存至橋接記憶體120。此外，在步驟S105中，更包括橋接控制器110根據寫入指令，將測試資料經由橋接通訊介面130，並經由裝置通訊介面230，然後寫入至裝置記憶體220。由於測試資料只需要經過兩個通訊介面而不需要經過三個通訊介面(習知技術的系統架構)。藉此，大幅度地減少去程通訊的延遲時間，亦即減少測試的時間。
之後，在步驟S107中，橋接控制器110傳送讀取指令至裝置控制器210，以讀取裝置記憶體220中的儲存資料，藉此進行讀寫測試的讀取部分。這裡所提到的儲存資料乃是指在步驟S105中所寫入的測試資料。此外，在步驟S107中，更包括裝置控制器210根據接收到的讀取指令，將裝置記憶體220中的儲存資料經由裝置通訊介面230，接著經由橋接通訊介面130，然後傳送 至獨立橋接裝置10。由於測試資料只需要經過兩個通訊介面而不需要經過三個通訊介面(習知技術的系統架構)。藉此，大幅度地減少回程通訊的延遲時間，亦即減少測試的時間。
接著，在步驟S109中，橋接控制器110根據測試資料與接收到的儲存資料，執行資料比對以產生測試報告或去檢查錯誤紀錄，並將測試報告及錯誤記錄儲存至儲存裝置20的裝置記憶體220或者儲存裝置20的其它記憶體中。藉此提供一種在不需要電腦主機的環境之下，而直接對儲存裝置20執行讀寫的測試。不僅大大地降低測試的成本以及節省測試的空間，更大幅度地減少來回通訊的延遲時間，亦即減少測試的時間。另外，對於完全沒有瑕疵的裝置記憶體220而言，儲存資料應該是完全等於在步驟S105中所寫入的測試資料，或橋接控制器110的錯誤紀錄沒有任何錯誤。反之，對於有一些瑕疵的裝置記憶體220而言，儲存資料將不完全等於在步驟S105中所寫入的測試資料，或橋接控制器110的錯誤紀錄中有任何錯誤。此外，這裡所提到的測試報告，將實際反應裝置記憶體220的瑕疵程度。
圖3是依照本發明另一實施例所繪示之獨立橋接測試方法的系統架構示意圖。需要說明的是，獨立橋接測試方法的系統架構2為獨立橋接測試方法的系統架構1所延伸的系統架構。有關系統架構及測試方法的相關說明已於前述實施例所詳加敘述，在此不再贅述，僅作重點概述。獨立橋接測試方法的系統架構2包括獨立橋接裝置10、儲存裝置20與主機裝置30，並且獨立橋接裝置10耦接至儲存裝置20與主機裝置30，其中主機裝置30包括主機通訊介面310，且主機通訊介面310耦接於獨立橋接裝置10。這裡所提到的主機裝置30可以具有讀寫測試能力及通訊連結能力的電子產品，例如電腦。
圖4是依照本發明另一實施例所繪示之獨立橋接測試方法的流程示意圖。在步驟S103後，更包括步驟S201。在步驟S201中，橋接控制器110在預定時間內，判斷是否與主機裝置30建立通訊連結。這裡所提到的預定時間可以例如是30秒、60秒或90秒等短暫的時間。然後，在步驟S203中，若否(亦即未與主機裝置30建立通訊連結)，則允許橋接控制器110對儲存裝置20執行讀寫測試。這裡所提到的讀寫測試，乃是前述實施例所詳加敘述的步驟S105至步驟S109，在此不再贅述。
綜上所述，本發明實施例所提供的獨立橋接測試方法，藉由橋接控制器直接與儲存裝置建立通訊連結，自行產生測試資料，以對儲存裝置進行讀寫的測試，藉此提供一種在不需要電腦主機的環境之下，而能直接對儲存裝置執行讀寫的測試。不僅大大地降低測試的成本以及節省測試的空間，更大幅度地減少去程與回程通訊的延遲時間，亦即減少測試的時間。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
S101~S109:步驟

Claims (8)

  1. 一種獨立橋接測試方法，適用於一獨立橋接裝置，該獨立橋接裝置耦接於一儲存裝置，該獨立橋接裝置包括一橋接控制器，該儲存裝置包括一裝置控制器及一耦接至該裝置控制器的裝置記憶體，該獨立橋接測試方法包括： 該橋接控制器產生一交握測試訊號，並將該交握測試訊號傳送至該裝置控制器； 該裝置控制器根據該交握測試訊號，以產生一確認測試訊號，並將該確認測試訊號傳送至該橋接控制器； 該橋接控制器根據該確認測試訊號，以產生一測試資料，並傳送一寫入指令至該裝置控制器，以將該測試資料寫入至該裝置記憶體；以及 該橋接控制器傳送一讀取指令至該裝置控制器，以讀取該裝置記憶體的一儲存資料。
  2. 如申請專利範圍第1項所述之獨立橋接測試方法，更包括： 該橋接控制器根據該測試資料與該儲存資料，執行一資料比對以產生一測試報告，並將該測試報告及一錯誤記錄儲存至該儲存裝置的該裝置記憶體。
  3. 如申請專利範圍第1項所述之獨立橋接測試方法，其中該獨立橋接裝置更包括一橋接記憶體，該橋接記憶體耦接至該橋接控制器，並用以儲存該測試資料，該測試資料為隨機讀寫資料範本或連續讀寫資料範本。
  4. 如申請專利範圍第1項所述之獨立橋接測試方法，其中該確認測試訊號包括該裝置記憶體的規格資料。
  5. 如申請專利範圍第1項所述之獨立橋接測試方法，其中該獨立橋接裝置耦接至一主機裝置的一主機通訊介面，在該裝置控制器根據該交握測試訊號，以產生該確認測試訊號，並將該確認測試訊號傳送至該橋接控制器的步驟後，更包括： 該橋接控制器在一預定時間內，判斷是否與該主機裝置建立通訊連結；以及 若否，則允許該橋接控制器對該儲存裝置執行測試。
  6. 如申請專利範圍第1項所述之獨立橋接測試方法，其中該獨立橋接裝置還包括一耦接至該橋接控制器的橋接通訊介面，該儲存裝置還包括一耦接至該裝置控制器的裝置通訊介面，在該橋接控制器根據該確認測試訊號，以產生該測試資料，並傳送該寫入指令至該裝置控制器，以將該測試資料寫入至該裝置記憶體的步驟中，更包括： 該橋接控制器根據該寫入指令，將該測試資料經由該橋接通訊介面與該裝置通訊介面，寫入至該裝置記憶體。
  7. 如申請專利範圍第1項所述之獨立橋接測試方法，其中在該橋接控制器傳送該讀取指令至該裝置控制器，以讀取該裝置記憶體的該儲存資料的步驟中，更包括： 該裝置控制器根據該讀取指令，將該儲存資料經由該裝置通訊介面與該橋接通訊介面傳送至該獨立橋接裝置。
  8. 如申請專利範圍第6項所述之獨立橋接測試方法，其中該橋接通訊介面為SATA傳輸介面或PCIe匯流排介面， 該裝置通訊介面為SATA傳輸介面或PCIe匯流排介面。
TW108147717A 2019-12-26 2019-12-26 獨立橋接測試方法 TWI717952B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW108147717A TWI717952B (zh) 2019-12-26 2019-12-26 獨立橋接測試方法
CN202010103863.7A CN113055242A (zh) 2019-12-26 2020-02-20 独立网桥测试方法
US17/037,800 US11604600B2 (en) 2019-12-26 2020-09-30 Stand-alone bridging test method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108147717A TWI717952B (zh) 2019-12-26 2019-12-26 獨立橋接測試方法

Publications (2)

Publication Number Publication Date
TWI717952B true TWI717952B (zh) 2021-02-01
TW202125249A TW202125249A (zh) 2021-07-01

Family

ID=75745575

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108147717A TWI717952B (zh) 2019-12-26 2019-12-26 獨立橋接測試方法

Country Status (3)

Country Link
US (1) US11604600B2 (zh)
CN (1) CN113055242A (zh)
TW (1) TWI717952B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117666949B (zh) * 2023-11-14 2024-07-26 海信家电集团股份有限公司 数据写入装置、数据写入控制方法及电子设备

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7734442B2 (en) * 2007-04-23 2010-06-08 Tektronix, Inc. Apparatus and method for a test and measurement instrument
US7743284B1 (en) * 2007-04-27 2010-06-22 Netapp, Inc. Method and apparatus for reporting storage device and storage system data
CN101763300A (zh) * 2008-12-25 2010-06-30 佛山市顺德区顺达电脑厂有限公司 Sata端口测试信号生成方法
TW201137604A (en) * 2010-01-06 2011-11-01 Silicon Image Inc Multi-site testing of computer memory devices and serial IO ports
CN103136083A (zh) * 2011-11-29 2013-06-05 鸿富锦精密工业（深圳）有限公司 通用串行总线的测试设备及方法
US8527815B2 (en) * 2010-09-16 2013-09-03 Lsi Corporation Method for detecting a failure in a SAS/SATA topology
TW201435364A (zh) * 2012-12-14 2014-09-16 Microsoft Corp 使用裝置服務橋接器的遠端裝置自動化
US9026854B2 (en) * 2011-10-18 2015-05-05 Samsung Electronics Co., Ltd. Method of testing universal flash storage (UFS) interface and memory device implementing method of testing UFS interface
JP2017199445A (ja) * 2016-04-27 2017-11-02 株式会社リコー メモリテストシステム及び半導体装置、並びにメモリテスト方法
TW201832242A (zh) * 2017-02-16 2018-09-01 瑞昱半導體股份有限公司 記憶體測試方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3078530B2 (ja) * 1998-10-12 2000-08-21 ローム株式会社 不揮発性半導体メモリｉｃ及びそのバーンインテスト方法
US7873885B1 (en) * 2004-01-20 2011-01-18 Super Talent Electronics, Inc. SSD test systems and methods
CN100395728C (zh) * 2005-10-25 2008-06-18 华为技术有限公司 单板信息的读写系统与方法
KR101522293B1 (ko) * 2013-08-29 2015-05-21 주식회사 유니테스트 복수개의 스토리지를 개별 제어 가능한 테스트 장치
KR102415385B1 (ko) * 2015-07-22 2022-07-01 삼성전자주식회사 불휘발성 메모리 장치 및 그것을 포함하는 저장 장치

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7734442B2 (en) * 2007-04-23 2010-06-08 Tektronix, Inc. Apparatus and method for a test and measurement instrument
US7743284B1 (en) * 2007-04-27 2010-06-22 Netapp, Inc. Method and apparatus for reporting storage device and storage system data
CN101763300A (zh) * 2008-12-25 2010-06-30 佛山市顺德区顺达电脑厂有限公司 Sata端口测试信号生成方法
TW201137604A (en) * 2010-01-06 2011-11-01 Silicon Image Inc Multi-site testing of computer memory devices and serial IO ports
US8527815B2 (en) * 2010-09-16 2013-09-03 Lsi Corporation Method for detecting a failure in a SAS/SATA topology
US9026854B2 (en) * 2011-10-18 2015-05-05 Samsung Electronics Co., Ltd. Method of testing universal flash storage (UFS) interface and memory device implementing method of testing UFS interface
CN103136083A (zh) * 2011-11-29 2013-06-05 鸿富锦精密工业（深圳）有限公司 通用串行总线的测试设备及方法
TW201435364A (zh) * 2012-12-14 2014-09-16 Microsoft Corp 使用裝置服務橋接器的遠端裝置自動化
JP2017199445A (ja) * 2016-04-27 2017-11-02 株式会社リコー メモリテストシステム及び半導体装置、並びにメモリテスト方法
TW201832242A (zh) * 2017-02-16 2018-09-01 瑞昱半導體股份有限公司 記憶體測試方法

Also Published As

Publication number Publication date
US11604600B2 (en) 2023-03-14
TW202125249A (zh) 2021-07-01
CN113055242A (zh) 2021-06-29
US20210200459A1 (en) 2021-07-01

Similar Documents

Publication Publication Date Title
US8086919B2 (en) Controller having flash memory testing functions, and storage system and testing method thereof
US9613718B2 (en) Detection system for detecting fail block using logic block address and data buffer address in a storage tester
TWI443513B (zh) 記憶體儲存裝置、記憶體控制器與資料寫入方法
TWI473099B (zh) 記憶體儲存裝置、記憶體控制器與控制方法
KR102179829B1 (ko) 런 타임 배드 셀을 관리하는 스토리지 시스템
US20120278539A1 (en) Memory apparatus, memory control apparatus, and memory control method
TWI604441B (zh) 用來判斷固態硬碟之資料區塊可再使用性的固態硬碟控制電路
KR20180104839A (ko) 데이터 전송 트레이닝 방법 및 이를 수행하는 데이터 저장 장치
KR20150025393A (ko) 복수개의 스토리지를 개별 제어 가능한 테스트 장치
TWI473103B (zh) 快閃記憶體儲存裝置及其不良儲存區域的判定方法
KR20180104249A (ko) 메모리 컨트롤러 및 그것을 포함하는 저장 장치
CN113918081B (zh) 计算机可读取存储介质、配置可靠命令的方法及装置
US8924749B2 (en) Software controlled power limiting in USB to SATA bridge
TWI717952B (zh) 獨立橋接測試方法
KR102469098B1 (ko) 불휘발성 메모리 장치, 불휘발성 메모리 장치의 동작 방법 및 이를 포함하는 데이터 저장 장치
KR102475688B1 (ko) 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그것의 동작 방법
US9710193B2 (en) Method of detecting memory modules, memory control circuit unit and storage apparatus
TW201438020A (zh) 快閃記憶體轉接器及快閃記憶體儲存裝置
TWI512623B (zh) 休眠模式啓動方法、記憶體控制電路單元及儲存裝置
TW201926333A (zh) 記憶體系統及其操作方法
KR20190066327A (ko) 메모리 시스템 및 그것의 동작 방법
KR100902703B1 (ko) 광 디스크 장치 및 그 자기 진단 제어 방법
KR102655350B1 (ko) 메모리 시스템 및 그것의 동작 방법
KR20180027656A (ko) 반도체장치 및 반도체시스템
TW202424986A (zh) 對快閃記憶體模組進行測試的方法、與相關的快閃記憶體控制器及記憶裝置