TW201926333A - 記憶體系統及其操作方法 - Google Patents

記憶體系統及其操作方法 Download PDF

Info

Publication number
TW201926333A
TW201926333A TW107129770A TW107129770A TW201926333A TW 201926333 A TW201926333 A TW 201926333A TW 107129770 A TW107129770 A TW 107129770A TW 107129770 A TW107129770 A TW 107129770A TW 201926333 A TW201926333 A TW 201926333A
Authority
TW
Taiwan
Prior art keywords
memory
random access
access memory
condition
host device
Prior art date
Application number
TW107129770A
Other languages
English (en)
Inventor
朴炳奎
吳翊誠
池承九
洪性寬
Original Assignee
韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 韓商愛思開海力士有限公司 filed Critical 韓商愛思開海力士有限公司
Publication of TW201926333A publication Critical patent/TW201926333A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3409—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment
    • G06F11/3419—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment by assessing time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0868—Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G06F12/1018—Address translation using page tables, e.g. page table structures involving hashing techniques, e.g. inverted page tables
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G06F12/1036—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] for multiple virtual address spaces, e.g. segmentation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G06F12/1045—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] associated with a data cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G06F12/1045—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] associated with a data cache
    • G06F12/1054—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] associated with a data cache the data cache being concurrently physically addressed
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1081—Address translation for peripheral access to main memory, e.g. direct memory access [DMA]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1024—Latency reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/21—Employing a record carrier using a specific recording technology
    • G06F2212/214—Solid state disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/65—Details of virtual memory and virtual address translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/65—Details of virtual memory and virtual address translation
    • G06F2212/657—Virtual address space management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/68—Details of translation look-aside buffer [TLB]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/68—Details of translation look-aside buffer [TLB]
    • G06F2212/683—Invalidation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7209—Validity control, e.g. using flags, time stamps or sequence numbers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本發明關於一種記憶體系統，該記憶體系統包括：非揮發性記憶體裝置；隨機存取記憶體，被配置為回應於從主機裝置接收的取消映射請求，儲存指示作為取消映射請求的目標的取消映射位址被取消映射的標記資訊；以及控制單元，被配置為將標記資訊清除到非揮發性記憶體裝置，其中當滿足第一條件時，控制單元將標記資訊清除到非揮發性記憶體裝置。

Description

記憶體系統及其操作方法
本發明的各個示例性實施例總體關於一種使用非揮發性記憶體裝置作為儲存媒體的記憶體系統。
回應於來自外部裝置的寫入請求，記憶體系統可以儲存從外部裝置提供的數據。並且，記憶體系統可以回應於來自外部裝置的讀取請求向外部裝置提供儲存的數據。外部裝置可以是能夠處理數據的電子裝置，諸如電腦、數位相機或行動電話。記憶體系統可以內置在外部裝置中，或者可以被製造成可分離的形式並且連接到外部裝置。
由於使用記憶體裝置的記憶體系統不具有機械驅動部件，因此一些優點可以包括優異的穩定性和耐用性、高資訊存取速度和低功耗。具有這種優點的記憶體系統包括通用序列匯流排(USB)記憶體裝置、具有各種介面的記憶卡、通用快閃儲存(UFS)裝置和固態硬碟(SSD)。
本申請要求於2017年11月28日提交的、申請號為10-2017-0160827的韓國申請的優先權，其透過引用整體併入本文。
各個實施例關於一種能夠高效地處理對取消映射位址的取消映射請求和讀取請求的記憶體系統及記憶體系統的操作方法。
在實施例中，一種記憶體系統可以包括：非揮發性記憶體裝置；隨機存取記憶體，其被配置為回應於從主機裝置接收的取消映射請求，儲存指示作為取消映射請求的目標的取消映射位址被取消映射的標記資訊；以及控制單元，其被配置為將標記資訊清除(flush)到非揮發性記憶體裝置，其中當滿足第一條件時，控制單元將標記資訊清除到非揮發性記憶體裝置。
在實施例中，一種記憶體系統可以包括：非揮發性記憶體裝置，其包括記憶體單元；隨機存取記憶體，其被配置為儲存指示記憶體單元的位址被取消映射的標記資訊；以及控制單元，其被配置為當從主機裝置接收到讀取請求時，將對應於讀取請求的回應傳輸到主機裝置，其中，當從主機裝置接收到對取消映射位址的讀取請求時，控制單元藉由參照標記資訊將取消映射回應傳輸到主機裝置。
在實施例中，一種操作記憶體系統的方法可以包括：從主機裝置接收取消映射請求；將指示作為取消映射請求的目標的取消映射位址被取消映射的標記資訊儲存在隨機存取記憶體中；並且當滿足第一條件時，藉由控制單元控制使標記資訊被清除到非揮發性記憶體裝置。
在實施例中，一種記憶體系統可以包括：第一儲存裝置；第二儲存裝置，其適於儲存指示目標位址是否被取消映射的標記資訊；以及控制器，其適於將標記資訊從第二儲存裝置清除到第一儲存裝置並且隨後從第二儲存裝置移除標記資訊。控制器藉由參照儲存在第一儲存裝置和第二儲存裝置之一中的標記資訊來提供取消映射回應。
根據實施例，記憶體系統可以高效地處理主機裝置的取消映射請求。
並且，對應於主機裝置的讀取請求，記憶體系統可以快速地傳輸對取消映射位址的請求資訊。
在閱讀以下結合圖式的示例性實施例之後，本發明的優點、特徵和方法將變得更加顯而易見。然而，本發明可以以不同的形式體現並且不應被解釋為限於本文闡述的實施例。相反地，以本發明所屬領域的技術人員能夠容易地實施本發明的技術概念的程度提供這些實施例，以詳細描述本發明。
在本文中應當理解，本發明的實施例不限於圖式中所示的細節，並且圖式不一定按比例繪製。在一些情況下，為了更清楚地描述本發明的某些特徵，可能已經誇大了比例。雖然在本文中使用特定術語，但是應當理解的是，本文使用的術語僅用於描述特定實施例的目的，並不旨在限制本發明的範圍。
如本文使用的，術語“和/或”包括一個或多個相關的所列項目的任何一個和所有組合。將理解的是，當一個元件被稱為在另一元件“上”、“連接至”或“連接至”另一元件時，它可以直接在其它元件上、連接至或連接至其它元件，或可存在中間元件。如本文使用的，單數形式也旨在包括複數形式，除非上下文另有清楚地說明。將進一步理解的是，當在該說明書中使用術語“包括”和/或“包括有”時，它們指定至少一個闡述的特徵、步驟、操作和/或元件的存在而不排除一個或多個其它特徵、步驟、操作和/或元件的存在或增加。
在下文中，以下將透過實施例的各個示例參照圖式來描述記憶體系統及記憶體系統的操作方法。
圖1係表示根據實施例的記憶體系統100之方塊圖。記憶體系統100可以儲存待由諸如行動電話、MP3播放器、平板電腦、桌上型電腦、遊戲機、TV、車載資訊娛樂系統等的主機裝置400存取的數據。
記憶體系統100可以根據表示關於主機裝置400的傳輸協定的主機介面被製造為各種類型的儲存裝置中的任意一種。例如，記憶體系統100可以被配置為諸如以下的各種類型的儲存裝置中的任意一種：固態硬碟(SSD)；MMC、eMMC、RS-MMC和micro-MMC形式的多媒體卡；SD、mini-SD和micro-SD形式的安全數位卡(SD卡，secured digital card)；通用序列匯流排(USB)儲存裝置；通用快閃儲存(UFS)裝置，個人電腦記憶卡國際聯盟卡(PCMCIA)卡式儲存裝置，外部連結標準(PCI)卡型儲存裝置，高速PCI(PCI-E)卡式儲存裝置，緊湊型快閃(CF)卡，智慧媒體卡，MS卡(memory stick)等。
記憶體系統100可以被製造為各種封裝類型中的任意一種。例如，記憶體系統100可以被製造為諸如以下的各種封裝類型的任意一種：堆疊封裝(POP)、系統級封裝(SIP)、系統單晶片(SOC)、多晶片封裝(MCP)、晶片直接封裝(COB)、晶圓級製造封裝(WFP)和晶圓級堆疊封裝(WSP)。
參照圖1，根據實施例的記憶體系統100可以包括控制器200。控制器200可以包括控制單元210、隨機存取記憶體220、主機介面單元230和記憶體控制單元240。
控制單元210可以藉由微控制單元(MCU)或中央處理單元(CPU)來配置。控制單元210可以處理從主機裝置傳輸的請求。為了處理請求，控制單元210可以驅動在隨機存取記憶體220中加載的代碼類型的指令或演算法，即韌體FW，並且可以控制內部功能塊和非揮發性記憶體裝置300。
隨機存取記憶體220可以藉由諸如動態隨機存取記憶體(DRAM)或靜態隨機存取記憶體(SRAM)的隨機存取記憶體來配置。隨機存取記憶體220可以儲存待由控制單元210驅動的韌體FW。並且，隨機存取記憶體220可以儲存用於驅動韌體FW必需的數據，例如，元資料(metadata)。即，隨機存取記憶體220可以用作控制單元210的工作記憶體。
主機介面單元230可以作為連接主機裝置400和記憶體系統100之介面。例如，主機介面單元230可以藉由使用主機介面(HIF)，即，諸如以下的標準傳輸協定中的任意一種與主機裝置400通訊：通用序列匯流排(USB)、通用快閃儲存(UFS)、多媒體卡(MMC)、平行式先進技術附件(PATA)、序列先進技術附件(SATA)、小型電腦系統埠(SCSI)、序列式SCSI(SAS)、外部連結標準(PCI)和高速PCI(PCI-E)。
記憶體控制單元240可以根據控制單元210的控制來控制非揮發性記憶體裝置300。記憶體控制單元240也可以被稱為記憶體介面單元。記憶體控制單元240可以將控制訊號提供給非揮發性記憶體裝置300。控制訊號可以包括用於控制非揮發性記憶體裝置300的指令、位址、控制訊號等。記憶體控制單元240可以將數據提供給非揮發性記憶體裝置300，或者可以得到來自非揮發性記憶體裝置300提供的數據。
記憶體系統100可以包括非揮發性記憶體裝置300。非揮發性記憶體裝置300可以透過包括能夠傳輸指令、位址、控制訊號和數據的至少一個訊號線的通道(CH)連接到控制器200。非揮發性記憶體裝置300可以用作記憶體系統100的儲存媒體。
圖2和圖3是描述根據實施例的標記資訊被清除到非揮發性記憶體裝置的行程之示意圖。下面將參照圖1至圖3描述根據實施例的記憶體系統100。
用於將儲存在隨機存取記憶體220中的第一映射資訊與儲存在非揮發性記憶體裝置300中的第二映射資訊進行匹配的操作可以包括：將儲存在隨機存取記憶體220中的第一映射資訊與儲存在非揮發性記憶體裝置300中的第二映射資訊進行比較的操作；將儲存在隨機存取記憶體220中的第一映射資訊清除或備份到非揮發性記憶體裝置300中的操作；以及更新儲存在隨機存取記憶體220中的元資訊以用於管理儲存在非揮發性記憶體裝置300中的第二映射資訊的操作。元資訊可以包括第二映射資訊的位置資訊。因此執行用於將儲存在隨機存取記憶體220中的第一映射資訊與儲存在非揮發性記憶體裝置300中的第二映射資訊進行匹配的操作可能花費大量資源和很長時間。
因此，記憶體系統100可以以逐步的方式處理主機裝置400的取消映射請求，該逐步的方式被劃分為主取消映射處理和次取消映射處理。即，記憶體系統100可以在隨機存取記憶體220中對取消映射位址優先取消映射。然後，當需要更新儲存在非揮發性記憶體裝置300中的第二映射資訊時，記憶體系統100可以最終在非揮發性記憶體裝置300中對取消映射位址取消映射。
根據實施例的記憶體系統100可以包括：非揮發性記憶體裝置300；隨機存取記憶體220，其被配置為回應於從主機裝置400接收的取消映射請求，儲存標記資訊UNM，該標記資訊UNM指示作為取消映射請求的目標的取消映射位址被取消映射；以及控制單元210，其被配置為將標記資訊UNM從隨機存取記憶體220清除到非揮發性記憶體裝置300。
當滿足第一條件時，控制單元210可以將標記資訊UNM從隨機存取記憶體220清除到非揮發性記憶體裝置300。
標記資訊可以指示對應位址ADD是映射MP還是取消映射UNM。例如，標記為映射MP的標記資訊可以表示對應位址ADD被映射。又例如，標記為取消映射UNM的標記資訊可以表示對應位址ADD被取消映射。
參照圖2，在根據實施例的記憶體系統100中，回應於從主機裝置400接收的對第一位址ADD1的取消映射請求，可以將標記資訊UNM儲存在隨機存取記憶體220中(表示為圖2中的(a))。
在標記資訊UNM被儲存在隨機存取記憶體220中之後，對應於主機裝置400的另一請求的數據可以被儲存在隨機存取記憶體220中。換言之，在標記資訊UNM被儲存在隨機存取記憶體220中之後，標記資訊UNM可以不立即被清除到非揮發性記憶體裝置300(表示為圖2中的(b))。
在標記資訊UNM被儲存在隨機存取記憶體220中之後，當從主機裝置400接收到清除請求時，標記資訊UNM可以藉由控制單元210的控制從隨機存取記憶體220被清除到非揮發性記憶體(NVM)裝置300(表示為圖2中的(c))。即，第一條件可以是從主機裝置400接收到清除請求。
參照圖3，在根據實施例的記憶體系統100中，回應於從主機裝置400接收的對第一位址ADD1的取消映射請求，可以將標記資訊UNM儲存在隨機存取記憶體220中(表示為圖3中的(a))。
在標記資訊UNM被儲存在隨機存取記憶體220中之後，對應於主機裝置400的另一請求的數據可以被儲存在隨機存取記憶體220中(表示為圖3中的(b))。
當隨機存取記憶體220已滿時，標記資訊UNM可以藉由控制單元210的控制從隨機存取記憶體220被清除到非揮發性記憶體裝置300。即，第一條件可以是隨機存取記憶體220已滿(表示為圖3中的(c))。
在將標記資訊UNM清除到非揮發性記憶體裝置300之後，可以擦除儲存在隨機存取記憶體220中的所有數據(表示為圖3中的(c))。
圖4至圖6是描述根據實施例的記憶體系統輸出對從主機裝置接收的請求之回應的行程之示意圖。在圖4至圖6中，可以根據時間序列執行各個步驟S10至S13、S20至S24和S30至S34。下面將參照圖1和圖4至圖6描述根據實施例的記憶體系統100。
根據實施例的記憶體系統100可以包括：非揮發性記憶體裝置300，其包括記憶體單元；隨機存取記憶體220，其被配置為儲存指示記憶體單元的位址被取消映射的標記資訊UNM；以及控制單元210，其被配置為當從主機裝置400接收到讀取請求時，將對應於讀取請求的回應傳輸到主機裝置400。
當從主機裝置400接收到對取消映射位址的讀取請求時，控制單元210可以藉由參照標記資訊UNM將取消映射回應傳輸到主機裝置400。
參照圖4，在步驟S10處，控制器200可以從主機裝置400接收對第一數據DT1的寫入請求。假設，回應於從主機裝置400接收的寫入請求，控制器200可以將對第一數據DT1的寫入指令輸出到非揮發性記憶體裝置300，並且第一數據DT1被儲存在非揮發性記憶體裝置300的頁面中對應於第一位址ADD1的頁面中(未示出)。
此後，在步驟S11處，控制器200可以從主機裝置400接收對第一位址ADD1的取消映射請求。回應於取消映射請求，控制單元210可以控制隨機存取記憶體220儲存標記資訊UNM。
在對第一位址ADD1的取消映射標記資訊UNM被儲存在隨機存取記憶體220中之後，在步驟S12處，當從主機裝置400接收到對儲存在對應於第一位址ADD1的非揮發性記憶體裝置300的頁面中的第一數據DT1的讀取請求時，控制單元210可以藉由參照儲存在隨機存取記憶體220中的標記資訊UNM來將取消映射回應傳輸到主機裝置400。換言之，控制器200可以不向非揮發性記憶體裝置300發出單獨的指令，並且可以在步驟S13處，藉由參照儲存在隨機存取記憶體220中的標記資訊UNM，將取消映射回應傳輸到主機裝置400。
在根據實施例的記憶體系統100中，對取消映射位址的標記資訊UNM可以被儲存在隨機存取記憶體220中，並且在滿足第一條件的情況下，可以被清除到非揮發性記憶體裝置300。在這方面，圖4表示在標記資訊UNM尚未被清除到非揮發性記憶體裝置300時從主機裝置400接收到對取消映射位址的讀取請求的情況的示例。
參照圖5，在步驟S20處，控制器200可以從主機裝置400接收對第一數據DT1的寫入請求。假設，回應於從主機裝置400接收的寫入請求，控制器200可以將對第一數據DT1的寫入指令輸出到非揮發性記憶體裝置300，並且第一數據DT1被儲存在非揮發性記憶體裝置300的頁面中對應於第一位址ADD1的頁面中(未示出)。
此後，在步驟S21處，控制器200可以從主機裝置400接收對第一位址ADD1的取消映射請求。回應於取消映射請求，控制單元210可以控制隨機存取記憶體220儲存標記資訊UNM。
在標記資訊UNM被儲存在隨機存取記憶體220中之後，當滿足第一條件時，控制單元210可以控制使標記資訊UNM從隨機存取記憶體220被清除到非揮發性記憶體裝置300。根據圖5，第一條件在步驟S22處被例示為從主機裝置400接收清除請求。然而，第一條件不限於此。例如，第一條件可以是隨機存取記憶體220已滿的條件。換言之，在本實施例中，可以在任何時間設置和改變第一條件。
在標記資訊UNM從隨機存取記憶體220被清除到非揮發性記憶體裝置300之後，在步驟S23處，當從主機裝置400接收到對儲存在對應於第一位址ADD1的非揮發性記憶體裝置300的頁面中的第一數據DT1的讀取請求時，控制單元210可以藉由參照儲存在隨機存取記憶體220中的標記資訊UNM來將取消映射回應傳輸到主機裝置400。換言之，控制器200可以不向非揮發性記憶體裝置300發出單獨的指令，並且可以在步驟S24處，藉由參照儲存在隨機存取記憶體220中的標記資訊UNM，將取消映射回應傳輸到主機裝置400。
在根據實施例的記憶體系統100中，對取消映射位址的標記資訊UNM可以被儲存在隨機存取記憶體220中，並且在滿足第一條件的情況下，可以從隨機存取記憶體220被清除到非揮發性記憶體裝置300。在這方面，圖5表示即使在將標記資訊UNM從隨機存取記憶體220清除到非揮發性記憶體裝置300之後從主機裝置400接收到對取消映射位址的讀取請求的情況下，記憶體系統100能夠藉由參照儲存在隨機存取記憶體220中的標記資訊UNM將取消映射回應傳輸到主機裝置400的示例。
參照圖6，在步驟S30處，控制器200可以從主機裝置400接收對第一數據DT1的寫入請求。假設，回應於從主機裝置400接收的寫入請求，控制器200可以將對第一數據DT1的寫入指令輸出到非揮發性記憶體裝置300，並且第一數據DT1被儲存在非揮發性記憶體裝置300的頁面中對應於第一位址ADD1的頁面中(未示出)。
此後，在步驟S31處，控制器200可以從主機裝置400接收對第一位址ADD1的取消映射請求。回應於取消映射請求，控制單元210可以控制隨機存取記憶體220儲存標記資訊UNM。
在標記資訊UNM被儲存在隨機存取記憶體220中之後，當滿足第一條件時，控制單元210可以控制使標記資訊UNM從隨機存取記憶體220被清除到非揮發性記憶體裝置300。根據圖6，第一條件在步驟S32處被例示為從主機裝置400接收清除請求。然而，第一條件不限於此。例如，第一條件可以是隨機存取記憶體220已滿的條件。換言之，在本實施例中，可以在任何時間設置和改變第一條件。
當滿足第二條件時，控制單元210可以控制包括標記資訊UNM的所有數據從隨機存取記憶體220被擦除。第二條件可以是隨機存取記憶體220已滿，但不限於此。可以在任何時間設置和改變第二條件。
在滿足第二條件時從隨機存取記憶體220擦除標記資訊UNM之後，在步驟S33處，當從主機裝置400接收到對儲存在對應於第一位址ADD1的非揮發性記憶體裝置300的頁面中的第一數據DT1的讀取請求時，控制器200可以將對儲存在非揮發性儲存裝置300的第一位址ADD1的位置中的數據的讀取指令(未示出)輸出到非揮發性記憶體裝置300。
回應於來自控制器200的讀取指令，非揮發性記憶體裝置300可以將第一位址ADD1的標記資訊UNM傳輸到控制器200(未示出)，並且在步驟S34處，控制單元210可以藉由參照從非揮發性記憶體裝置300讀取的標記資訊UNM來控制使取消映射回應被傳輸到主機裝置400。
即，在根據實施例的記憶體系統100中，對取消映射位址的標記資訊UNM可以被儲存在隨機存取記憶體220中，並且在滿足第二條件同時標記資訊UNM被清除並儲存到非揮發性記憶體裝置300中的情況下，可以從隨機存取記憶體220擦除。在將標記資訊UNM清除到非揮發性記憶體裝置300並擦除儲存在隨機存取記憶體220中的標記資訊UNM之後從主機裝置400接收到對取消映射位址的讀取請求的情況下，記憶體系統100的控制器200可以藉由參照從非揮發性記憶體裝置300讀取的標記資訊UNM將取消映射回應傳輸到主機裝置400。
圖7是描述根據實施例的操作記憶體系統的方法之流程圖。參照圖7，根據實施例的操作記憶體系統的方法可以包括：在步驟S100處從主機裝置接收取消映射請求的步驟；在步驟S200處將指示作為取消映射請求的目標的取消映射位址被取消映射的標記資訊儲存在隨機存取記憶體中的步驟；在步驟S300處確定是否滿足第一條件；以及當滿足第一條件時，在步驟S400處，藉由控制單元控制使標記資訊被清除到非揮發性記憶體裝置。當不滿足第一條件時，可以不將標記資訊清除到非揮發性記憶體裝置。
如上所述，第一條件可以是從主機裝置接收到清除請求的條件。然而，應當注意到，本實施例不限於此。例如，第一條件可以是隨機存取記憶體已滿的條件。即，可以在任何時間設置和改變第一條件。
圖8是描述根據實施例的操作記憶體系統的方法之流程圖。參照圖8，根據實施例的操作記憶體系統的方法可以進一步包括：在步驟S500處從主機裝置接收對取消映射位址的讀取請求的步驟；以及在步驟S600處由控制單元藉由參照儲存在隨機存取記憶體220中的標記資訊來控制使取消映射回應被傳輸到主機裝置的步驟。
圖9是描述根據實施例的操作記憶體系統的方法之流程圖。參照圖9，根據實施例的操作記憶體系統的方法可以進一步包括：在步驟S410處確定是否滿足第二條件；當滿足第二條件時，在步驟S420處，控制使標記資訊從隨機存取記憶體被擦除；以及在步驟S430和S440處，當在從隨機存取記憶體擦除標記資訊之後接收到讀取請求時，由控制單元藉由參照從非揮發性記憶體裝置讀取的標記資訊來控制使取消映射回應被傳輸的步驟。
根據實施例，第二條件可以是隨機存取記憶體已滿的條件，但是本實施例不限於此。即，可以在任何時間設置和改變第二條件。
圖10係表示根據實施例的包括固態硬碟(SSD)的數據處理系統的示例之示意圖。參照圖10，數據處理系統1000可以包括主機裝置1100和SSD 1200。
SSD 1200可以包括控制器1210、緩衝記憶體裝置1220、非揮發性記憶體裝置1231至123n、電源1240、訊號連接器1250和電源連接器1260。
控制器1210可以控制SSD 1200的一般操作。控制器1210可以包括主機介面單元1211、控制單元1212、隨機存取記憶體1213、錯誤校正碼(ECC)單元1214和記憶體介面單元1215。
主機介面單元1211可以透過訊號連接器1250與主機裝置1100交換訊號SGL。訊號SGL可以包括指令、位址、數據等。主機介面單元1211可以根據主機裝置1100的協定來作為連接主機裝置1100和SSD 1200之間的介面。例如，主機介面單元1211可以透過諸如以下的標準介面協定中的任意一種與主機裝置1100通訊：安全數位卡(SD，secure digital)、通用序列匯流排(USB)、多媒體卡(MMC)、嵌入式MMC(eMMC)、個人電腦記憶卡國際聯盟卡(PCMCIA)、平行式先進技術附件(PATA)、序列先進技術附件(SATA)、小型電腦系統埠(SCSI)、序列式SCSI(SAS)、外部連結標準(PCI)、高速PCI(PCI-E)和通用快閃儲存(UFS)。
控制單元1212可以分析和處理從主機裝置1100輸入的訊號SGL。控制單元1212可以根據用於驅動SSD 1200的韌體或軟體來控制內部功能塊的操作。隨機存取記憶體1213可以用作驅動這種韌體或軟體的工作記憶體。
錯誤校正碼(ECC)單元1214可以產生待傳輸到非揮發性記憶體裝置1231至123n的數據的奇偶校驗數據。產生的奇偶校驗數據可以與數據一起儲存在非揮發性記憶體裝置1231至123n中。錯誤校正碼(ECC)單元1214可以基於奇偶校驗數據來檢測從非揮發性記憶體裝置1231至123n讀出的數據的錯誤。如果檢測到的錯誤在可校正的範圍內，則錯誤校正碼(ECC)單元1214可以校正檢測到的錯誤。
記憶體介面單元1215可以根據控制單元1212的控制將諸如指令和位址的控制訊號提供給非揮發性記憶體裝置1231至123n。此外，記憶體介面單元1215可以根據控制單元1212的控制與非揮發性記憶體裝置1231至123n交換數據。例如，記憶體介面單元1215可以將儲存在緩衝記憶體裝置1220中的數據提供給非揮發性記憶體裝置1231至123n，或將從非揮發性記憶體裝置1231至123n讀出的數據提供給緩衝記憶體裝置1220。
緩衝記憶體裝置1220可以暫時儲存待儲存在非揮發性記憶體裝置1231至123n中的數據。進一步地，緩衝記憶體裝置1220可以暫時儲存從非揮發性記憶體裝置1231至123n讀出的數據。暫時儲存在緩衝記憶體裝置1220中的數據可以根據控制器1210的控制被傳輸到主機裝置1100或非揮發性記憶體裝置1231至123n。
非揮發性記憶體裝置1231至123n可以用作SSD 1200的儲存媒體。非揮發性記憶體裝置1231至123n可以透過複數個通道CH1至CHn分別與控制器1210連接。一個或複數個非揮發性記憶體裝置可以連接到一個通道。連接到每個通道的非揮發性記憶體裝置可以連接到相同的訊號匯流排和數據匯流排。
電源1240可以將透過電源連接器1260輸入的功率PWR提供給SSD 1200的內部。電源1240可以包括輔助電源1241。輔助電源1241可以在發生突然斷電時供給電力以允許SSD 1200正常地終止。輔助電源1241可以包括大容量電容器。
根據主機裝置1100和SSD 1200之間的介面方案，訊號連接器1250可以由各種類型的連接器配置。
根據主機裝置1100的電源方案，電源連接器1260可以由各種類型的連接器配置。
圖11係表示根據實施例的包括記憶體系統的數據處理系統的示例之示意圖。參照圖11，數據處理系統2000可以包括主機2100和記憶體系統2200。
主機裝置2100可以被配置成諸如印刷電路板的板的形式。雖然未示出，但是主機裝置2100可以包括用於執行主機裝置的功能的內部功能塊。
主機裝置2100可以包括諸如插座、插槽或連接器的連接端子2110。記憶體系統2200可以被安裝到連接端子2110。
記憶體系統2200可以被配置成諸如印刷電路板的板的形式。記憶體系統2200可以被視為記憶體模組或記憶卡。記憶體系統2200可以包括控制器2210、緩衝記憶體裝置2220、非揮發性記憶體裝置2231和2232、電源管理集成電路(PMIC)2240和連接端子2250。
控制器2210可以控制記憶體系統2200的一般操作。控制器2210可以以與圖10所示的控制器1210相同的方式來配置。
緩衝記憶體裝置2220可以暫時儲存待儲存在非揮發性記憶體裝置2231和2232中的數據。進一步地，緩衝記憶體裝置2220可以暫時儲存從非揮發性記憶體裝置2231和2232讀取的數據。暫時儲存在緩衝記憶體裝置2220中的數據可以根據控制器2210的控制被傳輸到主機裝置2100或非揮發性記憶體裝置2231和2232。
非揮發性記憶體裝置2231和2232可以用作記憶體系統2200的儲存媒體。
PMIC 2240可以將透過連接端子2250輸入的功率提供給記憶體系統2200的內部。PMIC 2240可以根據控制器2210的控制來管理記憶體系統2200的電力。
連接端子2250可以連接到主機裝置2100的連接端子2110。透過連接端子2250，諸如指令、位址、數據等的訊號和功率可以在主機裝置2100和記憶體系統2200之間傳送。根據主機裝置2100和記憶體系統2200之間的介面方案，連接端子2250可以被構造成各種類型。連接端子2250可以被設置在記憶體系統2200的任意一側。
圖12係表示根據實施例的包括記憶體系統的數據處理系統的示例之示意圖。參照圖12，數據處理系統3000可以包括主機3100和記憶體系統3200。
主機裝置3100可以被配置成諸如印刷電路板的板的形式。雖然未示出，但是主機裝置3100可以包括用於執行主機裝置的功能的內部功能塊。
記憶體系統3200可以被配置成表面安裝型封裝的形式。記憶體系統3200可以透過焊球3250被安裝到主機裝置3100。記憶體系統3200可以包括控制器3210、緩衝記憶體裝置3220和非揮發性記憶體裝置3230。
控制器3210可以控制記憶體系統3200的一般操作。控制器3210可以以與圖10所示的控制器1210相同的方式來配置。
緩衝記憶體裝置3220可以暫時儲存待儲存在非揮發性記憶體裝置3230中的數據。進一步地，緩衝記憶體裝置3220可以暫時儲存從非揮發性記憶體裝置3230讀出的數據。暫時儲存在緩衝記憶體裝置3220中的數據可以根據控制器3210的控制被傳輸到主機裝置3100或非揮發性記憶體裝置3230。
非揮發性記憶體裝置3230可以用作記憶體系統3200的儲存媒體。
圖13係表示根據實施例的包括記憶體系統的網絡系統之示例之示意圖。參照圖13，網絡系統4000可以包括透過網絡4500連接的伺服器系統4300和複數個客戶端系統4410至4430。
伺服器系統4300可以回應於來自複數個客戶端系統4410至4430的請求來服務數據。例如，伺服器系統4300可以儲存從複數個客戶端系統4410至4430提供的數據。又例如，伺服器系統4300可以將數據提供給複數個客戶端系統4410至4430。
伺服器系統4300可以包括主機裝置4100和記憶體系統4200。記憶體系統4200可以由圖1的記憶體系統100、圖10的SSD 1200、圖11的記憶體系統2200或者圖12的記憶體系統3200來配置。
圖14係表示根據實施例的包括在記憶體系統中的非揮發性記憶體裝置的示例的方塊圖。參照圖14，非揮發性記憶體裝置300可以包括記憶體單元陣列310、行解碼器320、數據讀取/寫入塊330、列解碼器340、電壓產生器350和控制邏輯360。
記憶體單元陣列310可以包括佈置在字線WL1至WLm和位線BL1至BLn彼此相交的區域處的記憶體單元MC。
行解碼器320可以透過字線WL1至WLm與記憶體單元陣列310連接。行解碼器320可以根據控制邏輯360的控制來操作。行解碼器320可以解碼從外部裝置(未示出)提供的位址。行解碼器320可以基於解碼結果來選擇並驅動字線WL1至WLm。例如，行解碼器320可以將從電壓產生器350提供的字線電壓提供給字線WL1至WLm。
數據讀取/寫入塊330可以透過位線BL1至BLn與記憶體單元陣列310連接。數據讀取/寫入塊330可以包括分別對應於位線BL1至BLn的讀取/寫入電路RW1至RWn。數據讀取/寫入塊330可以根據控制邏輯360的控制來操作。數據讀取/寫入塊330可以根據操作模式作為寫入驅動器或感測放大器來操作。例如，數據讀取/寫入塊330可以作為寫入驅動器來操作，該寫入驅動器在寫入操作中將從外部裝置提供的數據儲存在記憶體單元陣列310中。又例如，數據讀取/寫入塊330可以作為感測放大器來操作，該感測放大器在讀取操作中從記憶體單元陣列310讀出數據。
列解碼器340可以根據控制邏輯360的控制來操作。列解碼器340可以解碼從外部裝置提供的位址。列解碼器340可以基於解碼結果來將分別對應於位線BL1至BLn的數據讀取/寫入塊330的讀取/寫入電路RW1至RWn與數據輸入/輸出線路(或數據輸入/輸出緩衝器)連接。
電壓產生器350可以產生待用於非揮發性記憶體裝置300的內部操作的電壓。由電壓產生器350產生的電壓可以被施加到記憶體單元陣列310的記憶體單元。例如，在編程操作中產生的編程電壓可以被施加到待執行編程操作的記憶體單元的字線。再例如，在擦除操作中產生的擦除電壓可以被施加到待執行擦除操作的記憶體單元的阱區。再例如，在讀取操作中產生的讀取電壓可以被施加到待執行讀取操作的記憶體單元的字線。
控制邏輯360可以基於從外部裝置提供的控制訊號來控制非揮發性記憶體裝置300的一般操作。例如，控制邏輯360可以控制非揮發性記憶體裝置300的讀取操作、寫入操作和擦除操作。
可以將針對上述系統的描述應用於根據本公開的實施例的方法。因此，在方法中省略與針對上述系統的描述相同的描述。
雖然上面已經描述各個實施例，但是本領域技術人員將理解，描述的實施例僅是示例。因此，本文描述的記憶體系統及其操作方法不應當基於描述的實施例來限定。
100‧‧‧記憶體系統
200‧‧‧控制器
210‧‧‧控制單元
220‧‧‧隨機存取記憶體
230‧‧‧主機介面單元
240‧‧‧記憶體控制單元
300‧‧‧非揮發性記憶體裝置
310‧‧‧記憶體單元陣列
320‧‧‧行解碼器
330‧‧‧數據讀取/寫入塊
340‧‧‧列解碼器
350‧‧‧電壓產生器
360‧‧‧控制邏輯
400‧‧‧主機裝置
1000‧‧‧數據處理系統
1100‧‧‧主機裝置
1200‧‧‧固態硬碟(SSD)
1210‧‧‧控制器
1211‧‧‧主機介面單元
1212‧‧‧控制單元
1213‧‧‧隨機存取記憶體
1214‧‧‧錯誤校正碼(ECC)單元
1215‧‧‧記憶體介面單元
1220‧‧‧緩衝記憶體裝置
1231,..., 123n‧‧‧非揮發性記憶體裝置
1240‧‧‧電源
1241‧‧‧輔助電源
1250‧‧‧訊號連接器
1260‧‧‧電源連接器
2000‧‧‧數據處理系統
2100‧‧‧主機
2110‧‧‧連接端子
2200‧‧‧記憶體系統
2210‧‧‧控制器
2220‧‧‧緩衝記憶體裝置
2231, 2232‧‧‧非揮發性記憶體裝置
2240‧‧‧電源管理集成電路(PMIC)
2250‧‧‧連接端子
3000‧‧‧數據處理系統
3100‧‧‧主機
3200‧‧‧記憶體系統
3210‧‧‧控制器
3220‧‧‧緩衝記憶體裝置
3230‧‧‧非揮發性記憶體裝置
3250‧‧‧焊球
4000‧‧‧網絡系統
4100‧‧‧主機裝置
4200‧‧‧記憶體系統
4300‧‧‧伺服器系統
4410, 4420, 4430‧‧‧客戶端系統
4500‧‧‧網絡
ADD1‧‧‧第一位址
BL1,..., BLn‧‧‧位線
CH1,..., CHn‧‧‧通道
MC‧‧‧記憶體單元
PWR‧‧‧功率
RW1,..., RWn‧‧‧讀取/寫入電路
SGL‧‧‧訊號
UNM‧‧‧標記資訊
S10-S13, S20-S24, S30-S34‧‧‧步驟
S100, S200, S300, S400, S420, S430, S440, S500, S600‧‧‧步驟
WL1,..., WLm‧‧‧字線
［圖1］係表示根據實施例的記憶體系統之方塊圖。 ［圖2-3］係描述根據實施例的標記資訊被清除到非揮發性記憶體裝置的行程之示意圖。 ［圖4-6］係描述根據實施例的記憶體系統輸出對從主機裝置接收的請求之回應的行程之示意圖。 ［圖7］係描述根據實施例的操作記憶體系統的方法之流程圖。 ［圖8］係描述根據實施例的操作記憶體系統的方法之流程圖。 ［圖9］係描述根據實施例的操作記憶體系統的方法之流程圖。 ［圖10］係表示根據實施例的包括固態硬碟(SSD)的數據處理系統的示例之示意圖。 ［圖11］係表示根據實施例的包括記憶體系統的數據處理系統的示例之示意圖。 ［圖12］係表示根據實施例的包括記憶體系統的數據處理系統的示例之示意圖。 ［圖13］係表示根據實施例的包括記憶體系統的網絡系統的示例之示意圖。 ［圖14］係表示根據實施例的包括在記憶體系統中的非揮發性記憶體裝置之示例的方塊圖。

Claims (15)

  1. 一種記憶體系統，包括： 非揮發性記憶體裝置； 　隨機存取記憶體，回應於從主機裝置接收的取消映射請求，儲存標記資訊，所述標記資訊指示作為所述取消映射請求的目標的取消映射位址被取消映射；以及 　　控制單元，將所述標記資訊清除到所述非揮發性記憶體裝置， 其中當滿足第一條件時，所述控制單元將所述標記資訊清除到所述非揮發性記憶體裝置。
  2. 如請求項1所述之記憶體系統，其中所述第一條件是從所述主機裝置接收到清除請求的條件。
  3. 如請求項1所述之記憶體系統，其中所述第一條件是所述隨機存取記憶體已滿的條件。
  4. 如請求項1所述之記憶體系統，其中所述隨機存取記憶體包括靜態隨機存取記憶體(SRAM)。
  5. 一種記憶體系統，包括： 　　非揮發性記憶體裝置，包括記憶體單元； 　　隨機存取記憶體，儲存指示所述記憶體單元的位址被取消映射的標記資訊；以及 　　控制單元，當從主機裝置接收到讀取請求時，將對應於所述讀取請求的回應傳輸到所述主機裝置， 其中當從所述主機裝置接收到對取消映射位址的讀取請求時，所述控制單元藉由參照所述標記資訊將取消映射回應傳輸到所述主機裝置。
  6. 如請求項5所述之記憶體系統， 其中當滿足第二條件時，所述控制單元控制所述標記資訊從所述隨機存取記憶體擦除，並且 其中當在從所述隨機存取記憶體擦除所述標記資訊之後接收到對所述取消映射位址的所述讀取請求時，所述控制單元藉由參照從所述非揮發性儲存裝置讀取的所述標記資訊，來控制使取消映射回應被傳輸。
  7. 如請求項6所述之記憶體系統，其中所述第二條件是所述隨機存取記憶體已滿的條件。
  8. 如請求項5所述之記憶體系統，其中所述隨機存取記憶體包括靜態隨機存取記憶體(SRAM)。
  9. 一種操作記憶體系統的方法，包括： 　　從主機裝置接收取消映射請求； 　　將指示作為所述取消映射請求的目標的取消映射地址被取消映射的標記資訊儲存在隨機存取記憶體中；並且 　　當滿足第一條件時，藉由控制單元控制使所述標記資訊被清除到非揮發性記憶體裝置。
  10. 如請求項9所述之方法，其中所述第一條件是從所述主機裝置接收到清除請求的條件。
  11. 如請求項9所述之方法，其中所述第一條件是所述隨機存取記憶體已滿的條件。
  12. 如請求項9所述之方法，進一步包括： 　　從所述主機裝置接收對所述取消映射位址的讀取請求；並且 　　由所述控制單元藉由參照儲存在所述隨機存取記憶體中的所述標記資訊，控制使取消映射回應被傳輸到所述主機裝置。
  13. 如請求項12所述之方法，進一步包括： 　　當滿足第二條件時，由所述控制單元控制使所述標記資訊從所述隨機存取記憶體被擦除，並且 　　當在從所述隨機存取記憶體擦除所述標記資訊之後接收到所述讀取請求時，由所述控制單元藉由參照從所述非揮發性記憶體裝置讀取的所述標記資訊來控制所述取消映射回應被傳輸。
  14. 如請求項13所述之方法，其中所述第二條件是所述隨機存取記憶體已滿的條件。
  15. 如請求項9所述之方法，其中所述隨機存取記憶體包括靜態隨機存取記憶體(SRAM)。
TW107129770A 2017-11-28 2018-08-27 記憶體系統及其操作方法 TW201926333A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170160827A KR102423278B1 (ko) 2017-11-28 2017-11-28 메모리 시스템 및 그것의 동작 방법
??10-2017-0160827 2017-11-28

Publications (1)

Publication Number Publication Date
TW201926333A true TW201926333A (zh) 2019-07-01

Family

ID=66633283

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107129770A TW201926333A (zh) 2017-11-28 2018-08-27 記憶體系統及其操作方法

Country Status (4)

Country Link
US (2) US10698786B2 (zh)
KR (1) KR102423278B1 (zh)
CN (1) CN109840222B (zh)
TW (1) TW201926333A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200085966A (ko) 2019-01-07 2020-07-16 에스케이하이닉스 주식회사 데이터 저장 장치 및 그 동작 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3215237B2 (ja) * 1993-10-01 2001-10-02 富士通株式会社 記憶装置および記憶装置の書き込み／消去方法
US5914730A (en) * 1997-09-09 1999-06-22 Compaq Computer Corp. System and method for invalidating and updating individual GART table entries for accelerated graphics port transaction requests
US5933158A (en) * 1997-09-09 1999-08-03 Compaq Computer Corporation Use of a link bit to fetch entries of a graphic address remapping table
US7702831B2 (en) * 2000-01-06 2010-04-20 Super Talent Electronics, Inc. Flash memory controller for electronic data flash card
KR101573722B1 (ko) * 2009-04-20 2015-12-03 삼성전자주식회사 비휘발성 메모리 장치 및 컨트롤러를 포함하는 메모리 시스템
US9208071B2 (en) * 2010-12-13 2015-12-08 SanDisk Technologies, Inc. Apparatus, system, and method for accessing memory
EP2791775A1 (en) * 2012-03-13 2014-10-22 Hitachi, Ltd. Storage system having nonvolatile semiconductor storage device with nonvolatile semiconductor memory
US8996768B2 (en) 2012-05-31 2015-03-31 Sandisk Technologies Inc. Method and storage device for assessing execution of trim commands
KR102068342B1 (ko) * 2013-03-07 2020-01-20 삼성전자주식회사 메모리 제어기 및 그것을 포함하는 메모리 시스템
TWI514142B (zh) 2013-11-26 2015-12-21 Synology Inc 儲存系統及其控制方法
US20150331624A1 (en) * 2014-05-19 2015-11-19 Kabushiki Kaisha Toshiba Host-controlled flash translation layer snapshot
US9575853B2 (en) 2014-12-12 2017-02-21 Intel Corporation Accelerated data recovery in a storage system
KR20170053278A (ko) * 2015-11-06 2017-05-16 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
JP6517685B2 (ja) * 2015-12-22 2019-05-22 東芝メモリ株式会社 メモリシステムおよび制御方法
KR102395538B1 (ko) 2017-04-28 2022-05-10 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법

Also Published As

Publication number Publication date
KR20190061930A (ko) 2019-06-05
US10698786B2 (en) 2020-06-30
CN109840222B (zh) 2023-06-09
US20190163602A1 (en) 2019-05-30
KR102423278B1 (ko) 2022-07-21
US11366736B2 (en) 2022-06-21
US20200285552A1 (en) 2020-09-10
CN109840222A (zh) 2019-06-04

Similar Documents

Publication Publication Date Title
CN108280033B (zh) 数据存储设备及其操作方法
CN108804023B (zh) 数据存储装置及其操作方法
CN110874330B (zh) 非易失性存储器装置、数据存储装置及其操作方法
US20190317892A1 (en) Memory system, data processing system, and operating method of memory system
TWI772466B (zh) 資料儲存裝置及其操作方法
KR20190102781A (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
US20180239557A1 (en) Nonvolatile memory device, data storage device including the same, and operating method of data storage device
US10546618B2 (en) Nonvolatile memory device, data storage device including the same and operating method thereof
US11748025B2 (en) Nonvolatile memory device, data storage device including the same and operating method thereof
CN109582483B (zh) 数据存储装置及其操作方法
US20190236020A1 (en) Memory system and operating method thereof
KR20200089939A (ko) 메모리 시스템 및 그 동작 방법
KR20190106005A (ko) 메모리 시스템, 그것의 동작 방법 및 전자 장치
KR102434840B1 (ko) 데이터 저장 장치
US11366736B2 (en) Memory system using SRAM with flag information to identify unmapped addresses
US11720276B2 (en) Memory system and controller for managing write status
TW201824279A (zh) 非揮發性記憶體裝置和包括其的數據儲存裝置之操作方法
KR20180121733A (ko) 데이터 저장 장치 및 그것의 동작 방법
CN109697137B (zh) 数据存储装置及其操作方法
KR20220076803A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20210028405A (ko) 서치 회로 및 컨트롤러
KR20200073122A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20170089646A (ko) 반도체 메모리 장치 및 그것을 포함하는 데이터 저장 장치