CN109840222B - 存储器系统及其操作方法 - Google Patents

存储器系统及其操作方法 Download PDF

Info

Publication number
CN109840222B
CN109840222B CN201811105141.4A CN201811105141A CN109840222B CN 109840222 B CN109840222 B CN 109840222B CN 201811105141 A CN201811105141 A CN 201811105141A CN 109840222 B CN109840222 B CN 109840222B
Authority
CN
China
Prior art keywords
random access
memory
flag information
access memory
demapping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811105141.4A
Other languages
English (en)
Other versions
CN109840222A (zh
Inventor
朴炳奎
吴翊诚
池承九
洪性宽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN109840222A publication Critical patent/CN109840222A/zh
Application granted granted Critical
Publication of CN109840222B publication Critical patent/CN109840222B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3409—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment
    • G06F11/3419—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment by assessing time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0868—Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G06F12/1018—Address translation using page tables, e.g. page table structures involving hashing techniques, e.g. inverted page tables
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G06F12/1036—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] for multiple virtual address spaces, e.g. segmentation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G06F12/1045—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] associated with a data cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G06F12/1045—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] associated with a data cache
    • G06F12/1054—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] associated with a data cache the data cache being concurrently physically addressed
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1081—Address translation for peripheral access to main memory, e.g. direct memory access [DMA]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1024—Latency reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/21—Employing a record carrier using a specific recording technology
    • G06F2212/214—Solid state disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/65—Details of virtual memory and virtual address translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/65—Details of virtual memory and virtual address translation
    • G06F2212/657—Virtual address space management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/68—Details of translation look-aside buffer [TLB]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/68—Details of translation look-aside buffer [TLB]
    • G06F2212/683—Invalidation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7209—Validity control, e.g. using flags, time stamps or sequence numbers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明涉及一种存储器系统，该存储器系统包括：非易失性存储器装置；随机存取存储器，其被配置为响应于从主机装置接收的取消映射请求，存储指示作为取消映射请求的目标的取消映射地址被取消映射的标志信息；以及控制单元，其被配置为将标志信息清除到非易失性存储器装置，其中当满足第一条件时，控制单元将标志信息清除到非易失性存储器装置。

Description

存储器系统及其操作方法
相关申请的交叉引用
本申请要求于2017年11月28日提交的、申请号为10-2017-0160827的韩国申请的优先权，其通过引用整体并入本文。
技术领域
本发明的各个示例性实施例总体涉及一种使用非易失性存储器装置作为存储介质的存储器系统。
背景技术
存储器系统可以响应于来自外部装置的写入请求来存储从外部装置提供的数据。并且，存储器系统可以响应于来自外部装置的读取请求向外部装置提供存储的数据。外部装置可以是能够处理数据的电子装置，诸如计算机、数码相机或移动电话。存储器系统可以内置在外部装置中，或者可以被制造成可分离的形式并且联接到外部装置。
由于使用存储器装置的存储器系统不具有机械驱动部件，因此一些优点可以包括优异的稳定性和耐用性、高信息访问速度和低功耗。具有这种优点的存储器系统包括通用串行总线(USB)存储器装置、具有各种接口的存储卡、通用闪速存储器(UFS)装置和固态驱动器(SSD)。
发明内容
各个实施例涉及一种能够高效地处理对取消映射地址的取消映射请求和读取请求的存储器系统及存储器系统的操作方法。
在实施例中，一种存储器系统可以包括：非易失性存储器装置；随机存取存储器，其被配置为响应于从主机装置接收的取消映射请求，存储指示作为取消映射请求的目标的取消映射地址被取消映射的标志信息；以及控制单元，其被配置为将标志信息清除(flush)到非易失性存储器装置，其中当满足第一条件时，控制单元将标志信息清除到非易失性存储器装置。
在实施例中，一种存储器系统可以包括：非易失性存储器装置，其包括存储器单元；随机存取存储器，其被配置为存储指示存储器单元的地址被取消映射的标志信息；以及控制单元，其被配置为当从主机装置接收到读取请求时，将对应于读取请求的响应传输到主机装置，其中，当从主机装置接收到对取消映射地址的读取请求时，控制单元通过参照标志信息将取消映射响应传输到主机装置。
在实施例中，一种操作存储器系统的方法可以包括：从主机装置接收取消映射请求；将指示作为取消映射请求的目标的取消映射地址被取消映射的标志信息存储在随机存取存储器中；并且当满足第一条件时，通过控制单元控制标志信息被清除到非易失性存储器装置。
在实施例中，一种存储器系统可以包括：第一存储装置；第二存储装置，其适于存储指示目标地址是否被取消映射的标志信息；以及控制器，其适于将标志信息从第二存储装置清除到第一存储装置并且随后从第二存储装置移除标志信息。控制器通过参照存储在第一存储装置和第二存储装置之一中的标志信息来提供取消映射响应。
根据实施例，存储器系统可以高效地处理主机装置的取消映射请求。
并且，对应于主机装置的读取请求，存储器系统可以快速地传输对取消映射地址的请求信息。
附图说明
图1是示出根据实施例的存储器系统的框图。
图2和图3是描述根据实施例的标志信息被清除到非易失性存储器装置的进程的示图。
图4至图6是描述根据实施例的存储器系统输出对从主机装置接收的请求的响应的进程的示图。
图7是描述根据实施例的操作存储器系统的方法的流程图。
图8是描述根据实施例的操作存储器系统的方法的流程图。
图9是描述根据实施例的操作存储器系统的方法的流程图。
图10是示出根据实施例的包括固态驱动器(SSD)的数据处理系统的示例的示图。
图11是示出根据实施例的包括存储器系统的数据处理系统的示例的示图。
图12是示出根据实施例的包括存储器系统的数据处理系统的示例的示图。
图13是示出根据实施例的包括存储器系统的网络系统的示例的示图。
图14是示出根据实施例的包括在存储器系统中的非易失性存储器装置的示例的框图。
具体实施方式
在阅读以下结合附图的示例性实施例之后，本发明的优点、特征和方法将变得更加显而易见。然而，本发明可以以不同的形式体现并且不应被解释为限于本文阐述的实施例。相反，提供这些实施例以本发明所属领域的技术人员能够容易地实施本发明的技术概念的程度来详细描述本发明。
在本文中应当理解，本发明的实施例不限于附图中所示的细节，并且附图不一定按比例绘制。在一些情况下，为了更清楚地描述本发明的某些特征，可能已经夸大了比例。虽然在本文中使用特定术语，但是应当理解的是，本文使用的术语仅用于描述特定实施例的目的，并不旨在限制本发明的范围。
如本文使用的，术语“和/或”包括一个或多个相关的所列项目的任何一个和所有组合。将理解的是，当一个元件被称为在另一元件“上”、“连接至”或“联接至”另一元件时，它可以直接在其它元件上、连接至或联接至其它元件，或可存在中间元件。如本文使用的，单数形式也旨在包括复数形式，除非上下文另有清楚地说明。将进一步理解的是，当在该说明书中使用术语“包括”和/或“包括有”时，它们指定至少一个阐述的特征、步骤、操作和/或元件的存在而不排除一个或多个其它特征、步骤、操作和/或元件的存在或增加。
在下文中，以下将通过实施例的各个示例参照附图来描述存储器系统及存储器系统的操作方法。
图1是示出根据实施例的存储器系统100的框图。存储器系统100可以存储待由诸如移动电话、MP3播放器、膝上型计算机、台式计算机、游戏机、TV、车载信息娱乐系统等的主机装置400访问的数据。
存储器系统100可以根据表示关于主机装置400的传输协议的主机接口被制造为各种类型的存储装置中的任意一种。例如，存储器系统100可以被配置为诸如以下的各种类型的存储装置中的任意一种：固态驱动器(SSD)，MMC、eMMC、RS-MMC和微型MMC形式的多媒体卡，SD、迷你SD和微型SD形式的安全数字卡，通用串行总线(USB)存储装置，通用闪速存储(UFS)装置，个人计算机存储卡国际协会(PCMCIA)卡式存储装置，外围组件互连(PCI)卡型存储装置，高速PCI(PCI-E)卡式存储装置，紧凑型闪存(CF)卡，智能媒体卡，记忆棒等。
存储器系统100可以被制造为各种封装类型中的任意一种。例如，存储器系统100可以被制造为诸如以下的各种封装类型的任意一种：堆叠封装(POP)、系统级封装(SIP)、片上系统(SOC)、多芯片封装(MCP)、板上芯片(COB)、晶圆级制造封装(WFP)和晶圆级堆叠封装(WSP)。
参照图1，根据实施例的存储器系统100可以包括控制器200。控制器200可以包括控制单元210、随机存取存储器220、主机接口单元230和存储器控制单元240。
控制单元210可以通过微控制单元(MCU)或中央处理单元(CPU)来配置。控制单元210可以处理从主机装置传输的请求。为了处理请求，控制单元210可以驱动在随机存取存储器220中加载的代码类型的指令或算法，即固件FW，并且可以控制内部功能块和非易失性存储器装置300。
随机存取存储器220可以通过诸如动态随机存取存储器(DRAM)或静态随机存取存储器(SRAM)的随机存取存储器来配置。随机存取存储器220可以存储待由控制单元210驱动的固件FW。并且，随机存取存储器220可以存储用于驱动固件FW必需的数据，例如，元数据。即，随机存取存储器220可以用作控制单元210的工作存储器。
主机接口单元230可以接口连接主机装置400和存储器系统100。例如，主机接口单元230可以通过使用主机接口(HIF)，即，诸如以下的标准传输协议中的任意一种与主机装置400通信：通用串行总线(USB)协议、通用闪速存储(UFS)协议、多媒体卡(MMC)协议、并行高级技术附件(PATA)协议、串行高级技术附件(SATA)协议、小型计算机系统接口(SCSI)协议、串列SCSI(SAS)协议、外围组件互联(PCI)协议和高速PCI(PCI-E)协议。
存储器控制单元240可以根据控制单元210的控制来控制非易失性存储器装置300。存储器控制单元240也可以被称为存储器接口单元。存储器控制单元240可以将控制信号提供给非易失性存储器装置300。控制信号可以包括用于控制非易失性存储器装置300的命令、地址、控制信号等。存储器控制单元240可以将数据提供给非易失性存储器装置300，或者可以提供有来自非易失性存储器装置300的数据。
存储器系统100可以包括非易失性存储器装置300。非易失性存储器装置300可以通过包括能够传输命令、地址、控制信号和数据的至少一个信号线的通道(CH)联接到控制器200。非易失性存储器装置300可以用作存储器系统100的存储介质。
图2和图3是描述根据实施例的标志信息被清除到非易失性存储器装置的进程的示图。下面将参照图1至图3描述根据实施例的存储器系统100。
用于将存储在随机存取存储器220中的第一映射信息与存储在非易失性存储器装置300中的第二映射信息进行匹配的操作可以包括：将存储在随机存取存储器220中的第一映射信息与存储在非易失性存储器装置300中的第二映射信息进行比较的操作；将存储在随机存取存储器220中的第一映射信息清除或备份到非易失性存储器装置300中的操作；以及更新存储在随机存取存储器220中的元信息以用于管理存储在非易失性存储器装置300中的第二映射信息的操作。元信息可以包括第二映射信息的位置信息。因此执行用于将存储在随机存取存储器220中的第一映射信息与存储在非易失性存储器装置300中的第二映射信息进行匹配的操作可能花费大量资源和很长时间。
因此，存储器系统100可以以逐步的方式处理主机装置400的取消映射请求，该逐步的方式被划分为主取消映射处理和次取消映射处理。即，存储器系统100可以在随机存取存储器220中对取消映射地址优先取消映射。然后，当需要更新存储在非易失性存储器装置300中的第二映射信息时，存储器系统100可以最终在非易失性存储器装置300中对取消映射地址取消映射。
根据实施例的存储器系统100可以包括：非易失性存储器装置300；随机存取存储器220，其被配置为响应于从主机装置400接收的取消映射请求，存储标志信息UNM，该标志信息UNM指示作为取消映射请求的目标的取消映射地址被取消映射；以及控制单元210，其被配置为将标志信息UNM从随机存取存储器220清除到非易失性存储器装置300。
当满足第一条件时，控制单元210可以将标志信息UNM从随机存取存储器220清除到非易失性存储器装置300。
标志信息可以指示对应地址ADD是映射MP还是取消映射UNM。例如，标记为映射MP的标志信息可以表示对应地址ADD被映射。又例如，标记为取消映射UNM的标志信息可以表示对应地址ADD被取消映射。
参照图2，在根据实施例的存储器系统100中，响应于从主机装置400接收的对第一地址ADD1的取消映射请求，可以将标志信息UNM存储在随机存取存储器220中(表示为图2中的(a))。
在标志信息UNM被存储在随机存取存储器220中之后，对应于主机装置400的另一请求的数据可以被存储在随机存取存储器220中。换言之，在标志信息UNM被存储在随机存取存储器220中之后，标志信息UNM可以不立即被清除到非易失性存储器装置300(表示为图2中的(b))。
在标志信息UNM被存储在随机存取存储器220中之后，当从主机装置400接收到清除请求时，标志信息UNM可以通过控制单元210的控制从随机存取存储器220清除到非易失性存储器装置300(表示为图2中的(c))。即，第一条件可以是从主机装置400接收到清除请求。
参照图3，在根据实施例的存储器系统100中，响应于从主机装置400接收的对第一地址ADD1的取消映射请求，可以将标志信息UNM存储在随机存取存储器220中(表示为图3中的(a))。
在标志信息UNM被存储在随机存取存储器220中之后，对应于主机装置400的另一请求的数据可以被存储在随机存取存储器220中(表示为图3中的(b))。
当随机存取存储器220已满时，标志信息UNM可以通过控制单元210的控制从随机存取存储器220清除到非易失性存储器装置300。即，第一条件可以是随机存取存储器220已满(表示为图3中的(c))。
在将标志信息UNM清除到非易失性存储器装置300之后，可以擦除存储在随机存取存储器220中的所有数据(表示为图3中的(c))。
图4至图6是描述根据实施例的存储器系统输出对从主机装置接收的请求的响应的进程的示图。在图4至图6中，可以根据时间序列执行各个步骤S10至S13、S20至S24和S30至S34。下面将参照图1和图4至图6描述根据实施例的存储器系统100。
根据实施例的存储器系统100可以包括：非易失性存储器装置300，其包括存储器单元；随机存取存储器220，其被配置为存储指示存储器单元的地址被取消映射的标志信息UNM；以及控制单元210，其被配置为当从主机装置400接收到读取请求时，将对应于读取请求的响应传输到主机装置400。
当从主机装置400接收到对取消映射地址的读取请求时，控制单元210可以通过参照标志信息UNM将取消映射响应传输到主机装置400。
参照图4，在步骤S10处，控制器200可以从主机装置400接收对第一数据DT1的写入请求。假设，响应于从主机装置400接收的写入请求，控制器200可以将对第一数据DT1的写入命令输出到非易失性存储器装置300，并且第一数据DT1被存储在非易失性存储器装置300的页面中对应于第一地址ADD1的页面中(未示出)。
此后，在步骤S11处，控制器200可以从主机装置400接收对第一地址ADD1的取消映射请求。响应于取消映射请求，控制单元210可以控制随机存取存储器220存储标志信息UNM。
在对第一地址ADD1的取消映射标志信息UNM被存储在随机存取存储器220中之后，在步骤S12处，当从主机装置400接收到对存储在对应于第一地址ADD1的非易失性存储器装置300的页面中的第一数据DT1的读取请求时，控制单元210可以通过参照存储在随机存取存储器220中的标志信息UNM来将取消映射响应传输到主机装置400。换言之，控制器200可以不向非易失性存储器装置300发出单独的命令，并且可以在步骤S13处，通过参照存储在随机存取存储器220中的标志信息UNM，将取消映射响应传输到主机装置400。
在根据实施例的存储器系统100中，对取消映射地址的标志信息UNM可以被存储在随机存取存储器220中，并且在满足第一条件的情况下，可以被清除到非易失性存储器装置300。在这方面，图4示出在标志信息UNM尚未被清除到非易失性存储器装置300时从主机装置400接收到对取消映射地址的读取请求的情况的示例。
参照图5，在步骤S20处，控制器200可以从主机装置400接收对第一数据DT1的写入请求。假设，响应于从主机装置400接收的写入请求，控制器200可以将对第一数据DT1的写入命令输出到非易失性存储器装置300，并且第一数据DT1被存储在非易失性存储器装置300的页面中对应于第一地址ADD1的页面中(未示出)。
此后，在步骤S21处，控制器200可以从主机装置400接收对第一地址ADD1的取消映射请求。响应于取消映射请求，控制单元210可以控制随机存取存储器220存储标志信息UNM。
在标志信息UNM被存储在随机存取存储器220中之后，当满足第一条件时，控制单元210可以控制标志信息UNM从随机存取存储器220清除到非易失性存储器装置300。根据图5，第一条件在步骤S22处被例示为从主机装置400接收清除请求。然而，第一条件不限于此。例如，第一条件可以是随机存取存储器220已满的条件。换言之，在本实施例中，可以在任何时间设置和改变第一条件。
在标志信息UNM从随机存取存储器220被清除到非易失性存储器装置300之后，在步骤S23处，当从主机装置400接收到对存储在对应于第一地址ADD1的非易失性存储器装置300的页面中的第一数据DT1的读取请求时，控制单元210可以通过参照存储在随机存取存储器220中的标志信息UNM来将取消映射响应传输到主机装置400。换言之，控制器200可以不向非易失性存储器装置300发出单独的命令，并且可以在步骤S24处，通过参照存储在随机存取存储器220中的标志信息UNM，将取消映射响应传输到主机装置400。
在根据实施例的存储器系统100中，对取消映射地址的标志信息UNM可以被存储在随机存取存储器220中，并且在满足第一条件的情况下，可以从随机存取存储器220被清除到非易失性存储器装置300。在这方面，图5示出即使在将标志信息UNM从随机存取存储器220清除到非易失性存储器装置300之后从主机装置400接收到对取消映射地址的读取请求的情况下，存储器系统100能够通过参照存储在随机存取存储器220中的标志信息UNM将取消映射响应传输到主机装置400的示例。
参照图6，在步骤S30处，控制器200可以从主机装置400接收对第一数据DT1的写入请求。假设，响应于从主机装置400接收的写入请求，控制器200可以将对第一数据DT1的写入命令输出到非易失性存储器装置300，并且第一数据DT1被存储在非易失性存储器装置300的页面中对应于第一地址ADD1的页面中(未示出)。
此后，在步骤S31处，控制器200可以从主机装置400接收对第一地址ADD1的取消映射请求。响应于取消映射请求，控制单元210可以控制随机存取存储器220存储标志信息UNM。
在标志信息UNM被存储在随机存取存储器220中之后，当满足第一条件时，控制单元210可以控制标志信息UNM从随机存取存储器220清除到非易失性存储器装置300。根据图6，第一条件在步骤S32处被例示为从主机装置400接收清除请求。然而，第一条件不限于此。例如，第一条件可以是随机存取存储器220已满的条件。换言之，在本实施例中，可以在任何时间设置和改变第一条件。
当满足第二条件时，控制单元210可以控制包括标志信息UNM的所有数据从随机存取存储器220被擦除。第二条件可以是随机存取存储器220已满，但不限于此。可以在任何时间设置和改变第二条件。
在满足第二条件时从随机存取存储器220擦除标志信息UNM之后，在步骤S33处，当从主机装置400接收到对存储在对应于第一地址ADD1的非易失性存储器装置300的页面中的第一数据DT1的读取请求时，控制器200可以将对存储在非易失性存储装置300的第一地址ADD1的位置中的数据的读取命令(未示出)输出到非易失性存储器装置300。
响应于来自控制器200的读取命令，非易失性存储器装置300可以将第一地址ADD1的标志信息UNM传输到控制器200(未示出)，并且在步骤S34处，控制单元210可以通过参照从非易失性存储器装置300读取的标志信息UNM来控制取消映射响应被传输到主机装置400。
即，在根据实施例的存储器系统100中，对取消映射地址的标志信息UNM可以被存储在随机存取存储器220中，并且在满足第二条件同时标志信息UNM被清除并存储到非易失性存储器装置300中的情况下，可以从随机存取存储器220擦除。在将标志信息UNM清除到非易失性存储器装置300并擦除存储在随机存取存储器220中的标志信息UNM之后从主机装置400接收到对取消映射地址的读取请求的情况下，存储器系统100的控制器200可以通过参照从非易失性存储器装置300读取的标志信息UNM将取消映射响应传输到主机装置400。
图7是描述根据实施例的操作存储器系统的方法的流程图。参照图7，根据实施例的操作存储器系统的方法可以包括：在步骤S100处从主机装置接收取消映射请求的步骤；在步骤S200处将指示作为取消映射请求的目标的取消映射地址被取消映射的标志信息存储在随机存取存储器中的步骤；在步骤S300处确定是否满足第一条件；以及当满足第一条件时，在步骤S400处，通过控制单元控制标志信息被清除到非易失性存储器装置。当不满足第一条件时，可以不将标志信息清除到非易失性存储器装置。
如上所述，第一条件可以是从主机装置接收到清除请求的条件。然而，应当注意到，本实施例不限于此。例如，第一条件可以是随机存取存储器已满的条件。即，可以在任何时间设置和改变第一条件。
图8是描述根据实施例的操作存储器系统的方法的流程图。参照图8，根据实施例的操作存储器系统的方法可以进一步包括：在步骤S500处从主机装置接收对取消映射地址的读取请求的步骤；以及在步骤S600处由控制单元通过参照存储在随机存取存储器220中的标志信息来控制取消映射响应被传输到主机装置的步骤。
图9是描述根据实施例的操作存储器系统的方法的流程图。参照图9，根据实施例的操作存储器系统的方法可以进一步包括：在步骤S410处确定是否满足第二条件；当满足第二条件时，在步骤S420处，控制标志信息从随机存取存储器被擦除；以及在步骤S430和S440处，当在从随机存取存储器擦除标志信息之后接收到读取请求时，由控制单元通过参照从非易失性存储器装置读取的标志信息来控制取消映射响应被传输的步骤。
根据实施例，第二条件可以是随机存取存储器已满的条件，但是本实施例不限于此。即，可以在任何时间设置和改变第二条件。
图10是示出根据实施例的包括固态驱动器(SSD)的数据处理系统的示例的示图。参照图10，数据处理系统1000可以包括主机装置1100和SSD 1200。
SSD 1200可以包括控制器1210、缓冲存储器装置1220、非易失性存储器装置1231至123n、电源1240、信号连接器1250和电源连接器1260。
控制器1210可以控制SSD 1200的常规操作。控制器1210可以包括主机接口单元1211、控制单元1212、随机存取存储器1213、错误校正码(ECC)单元1214和存储器接口单元1215。
主机接口单元1211可以通过信号连接器1250与主机装置1100交换信号SGL。信号SGL可以包括命令、地址、数据等。主机接口单元1211可以根据主机装置1100的协议来接口连接主机装置1100和SSD 1200。例如，主机接口单元1211可以通过诸如以下的标准接口协议中的任意一种与主机装置1100通信：安全数字、通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、个人计算机存储卡国际协会(PCMCIA)、并行高级技术附件(PATA)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、串列SCSI(SAS)、外围组件互连(PCI)、高速PCI(PCI-E)和通用闪速存储(UFS)。
控制单元1212可以分析和处理从主机装置1100输入的信号SGL。控制单元1212可以根据用于驱动SSD 1200的固件或软件来控制内部功能块的操作。随机存取存储器1213可以用作驱动这种固件或软件的工作存储器。
错误校正码(ECC)单元1214可以生成待传输到非易失性存储器装置1231至123n的数据的奇偶校验数据。生成的奇偶校验数据可以与数据一起存储在非易失性存储器装置1231至123n中。错误校正码(ECC)单元1214可以基于奇偶校验数据来检测从非易失性存储器装置1231至123n读出的数据的错误。如果检测到的错误在可校正的范围内，则错误校正码(ECC)单元1214可以校正检测到的错误。
存储器接口单元1215可以根据控制单元1212的控制将诸如命令和地址的控制信号提供给非易失性存储器装置1231至123n。此外，存储器接口单元1215可以根据控制单元1212的控制与非易失性存储器装置1231至123n交换数据。例如，存储器接口单元1215可以将存储在缓冲存储器装置1220中的数据提供给非易失性存储器装置1231至123n，或将从非易失性存储器装置1231至123n读出的数据提供给缓冲存储器装置1220。
缓冲存储器装置1220可以临时存储待存储在非易失性存储器装置1231至123n中的数据。进一步地，缓冲存储器装置1220可以临时存储从非易失性存储器装置1231至123n读出的数据。临时存储在缓冲存储器装置1220中的数据可以根据控制器1210的控制被传输到主机装置1100或非易失性存储器装置1231至123n。
非易失性存储器装置1231至123n可以用作SSD 1200的存储介质。非易失性存储器装置1231至123n可以通过多个通道CH1至CHn分别与控制器1210联接。一个或多个非易失性存储器装置可以联接到一个通道。联接到每个通道的非易失性存储器装置可以联接到相同的信号总线和数据总线。
电源1240可以将通过电源连接器1260输入的功率PWR提供给SSD 1200的内部。电源1240可以包括辅助电源1241。辅助电源1241可以在发生突然断电时供给电力以允许SSD1200正常地终止。辅助电源1241可以包括大容量电容器。
根据主机装置1100和SSD 1200之间的接口方案，信号连接器1250可以由各种类型的连接器配置。
根据主机装置1100的电源方案，电源连接器1260可以由各种类型的连接器配置。
图11是示出根据实施例的包括存储器系统的数据处理系统的示例的示图。参照图11，数据处理系统2000可以包括主机2100和存储器系统2200。
主机装置2100可以被配置成诸如印刷电路板的板的形式。虽然未示出，但是主机装置2100可以包括用于执行主机装置的功能的内部功能块。
主机装置2100可以包括诸如插座、插槽或连接器的连接端子2110。存储器系统2200可以被安装到连接端子2110。
存储器系统2200可以被配置成诸如印刷电路板的板的形式。存储器系统2200可以被称为存储器模块或存储卡。存储器系统2200可以包括控制器2210、缓冲存储器装置2220、非易失性存储器装置2231和2232、电源管理集成电路(PMIC)2240和连接端子2250。
控制器2210可以控制存储器系统2200的常规操作。控制器2210可以以与图10所示的控制器1210相同的方式来配置。
缓冲存储器装置2220可以临时存储待存储在非易失性存储器装置2231和2232中的数据。进一步地，缓冲存储器装置2220可以临时存储从非易失性存储器装置2231和2232读取的数据。临时存储在缓冲存储器装置2220中的数据可以根据控制器2210的控制被传输到主机装置2100或非易失性存储器装置2231和2232。
非易失性存储器装置2231和2232可以用作存储器系统2200的存储介质。
PMIC 2240可以将通过连接端子2250输入的功率提供给存储器系统2200的内部。PMIC 2240可以根据控制器2210的控制来管理存储器系统2200的电力。
连接端子2250可以联接到主机装置2100的连接端子2110。通过连接端子2250，诸如命令、地址、数据等的信号和功率可以在主机装置2100和存储器系统2200之间传送。根据主机装置2100和存储器系统2200之间的接口方案，连接端子2250可以被构造成各种类型。连接端子2250可以被设置在存储器系统2200的任意一侧。
图12是示出根据实施例的包括存储器系统的数据处理系统的示例的示图。参照图12，数据处理系统3000可以包括主机3100和存储器系统3200。
主机装置3100可以被配置成诸如印刷电路板的板的形式。虽然未示出，但是主机装置3100可以包括用于执行主机装置的功能的内部功能块。
存储器系统3200可以被配置成表面安装型封装的形式。存储器系统3200可以通过焊球3250被安装到主机装置3100。存储器系统3200可以包括控制器3210、缓冲存储器装置3220和非易失性存储器装置3230。
控制器3210可以控制存储器系统3200的常规操作。控制器3210可以以与图10所示的控制器1210相同的方式来配置。
缓冲存储器装置3220可以临时存储待存储在非易失性存储器装置3230中的数据。进一步地，缓冲存储器装置3220可以临时存储从非易失性存储器装置3230读出的数据。临时存储在缓冲存储器装置3220中的数据可以根据控制器3210的控制被传输到主机装置3100或非易失性存储器装置3230。
非易失性存储器装置3230可以用作存储器系统3200的存储介质。
图13是示出根据实施例的包括存储器系统的网络系统的示例的示图。参照图13，网络系统4000可以包括通过网络4500联接的服务器系统4300和多个客户端系统4410至4430。
服务器系统4300可以响应于来自多个客户端系统4410至4430的请求来服务数据。例如，服务器系统4300可以存储从多个客户端系统4410至4430提供的数据。又例如，服务器系统4300可以将数据提供给多个客户端系统4410至4430。
服务器系统4300可以包括主机装置4100和存储器系统4200。存储器系统4200可以由图1的存储器系统100、图10的SSD 1200、图11的存储器系统2200或者图12的存储器系统3200来配置。
图14是示出根据实施例的包括在存储器系统中的非易失性存储器装置的示例的框图。参照图14，非易失性存储器装置300可以包括存储器单元阵列310、行解码器320、数据读取/写入块330、列解码器340、电压发生器350和控制逻辑360。
存储器单元阵列310可以包括布置在字线WL1至WLm和位线BL1至BLn彼此相交的区域处的存储器单元MC。
行解码器320可以通过字线WL1至WLm与存储器单元阵列310联接。行解码器320可以根据控制逻辑360的控制来操作。行解码器320可以解码从外部装置(未示出)提供的地址。行解码器320可以基于解码结果来选择并驱动字线WL1至WLm。例如，行解码器320可以将从电压发生器350提供的字线电压提供给字线WL1至WLm。
数据读取/写入块330可以通过位线BL1至BLn与存储器单元阵列310联接。数据读取/写入块330可以包括分别对应于位线BL1至BLn的读取/写入电路RW1至RWn。数据读取/写入块330可以根据控制逻辑360的控制来操作。数据读取/写入块330可以根据操作模式作为写入驱动器或感测放大器来操作。例如，数据读取/写入块330可以作为写入驱动器来操作，该写入驱动器在写入操作中将从外部装置提供的数据存储在存储器单元阵列310中。又例如，数据读取/写入块330可以作为感测放大器来操作，该感测放大器在读取操作中从存储器单元阵列310读出数据。
列解码器340可以根据控制逻辑360的控制来操作。列解码器340可以解码从外部装置提供的地址。列解码器340可以基于解码结果来将分别对应于位线BL1至BLn的数据读取/写入块330的读取/写入电路RW1至RWn与数据输入/输出线路(或数据输入/输出缓冲器)联接。
电压发生器350可以产生待用于非易失性存储器装置300的内部操作的电压。由电压发生器350产生的电压可以被施加到存储器单元阵列310的存储器单元。例如，在编程操作中产生的编程电压可以被施加到待执行编程操作的存储器单元的字线。再例如，在擦除操作中产生的擦除电压可以被施加到待执行擦除操作的存储器单元的阱区。再例如，在读取操作中产生的读取电压可以被施加到待执行读取操作的存储器单元的字线。
控制逻辑360可以基于从外部装置提供的控制信号来控制非易失性存储器装置300的常规操作。例如，控制逻辑360可以控制非易失性存储器装置300的读取操作、写入操作和擦除操作。
可以将针对上述系统的描述应用于根据本公开的实施例的方法。因此，在方法中省略与针对上述系统的描述相同的描述。
虽然上面已经描述各个实施例，但是本领域技术人员将理解，描述的实施例仅是示例。因此，本文描述的存储器系统及其操作方法不应当基于描述的实施例来限定。

Claims (15)

1.一种存储器系统，包括：
非易失性存储器装置；
随机存取存储器，存储标志信息，所述标志信息指示对应地址被映射还是被取消映射；以及
控制器，控制所述非易失性存储器装置的操作，
其中当从主机装置接收到取消映射请求和取消映射目标地址时，所述控制器将所述取消映射目标地址的标志信息存储在所述随机存取存储器中，并且当满足第一条件时将所述标志信息清除到所述非易失性存储器装置。
2.根据权利要求1所述的存储器系统，其中所述第一条件是从所述主机装置接收到清除请求的条件。
3.根据权利要求1所述的存储器系统，其中所述第一条件是所述随机存取存储器已满的条件。
4.根据权利要求1所述的存储器系统，其中所述随机存取存储器包括静态随机存取存储器，即SRAM。
5.一种存储器系统，包括：
非易失性存储器装置，包括存储器单元；
随机存取存储器，存储标志信息，所述标志信息指示对应地址被映射还是被取消映射；以及
控制器，控制所述非易失性存储器装置的操作，
其中当从主机装置接收到取消映射请求和取消映射目标地址时，所述控制器将所述取消映射目标地址的标志信息存储在所述随机存取存储器中，并且
其中，从所述主机装置接收到对所述取消映射目标地址的读取请求时，所述控制器通过参照所述随机存取存储器中存储的标志信息而将取消映射响应传输到所述主机装置。
6. 根据权利要求5所述的存储器系统，
其中当满足第二条件时，所述控制器从所述随机存取存储器擦除所述标志信息，并且
其中当在从所述随机存取存储器擦除所述标志信息之后接收到对所述取消映射目标地址的读取请求时，所述控制器通过参照所述非易失性存储器装置中存储的所述标志信息而将取消映射响应传输到所述主机装置。
7.根据权利要求6所述的存储器系统，其中所述第二条件是所述随机存取存储器已满的条件。
8.根据权利要求5所述的存储器系统，其中所述随机存取存储器包括静态随机存取存储器，即SRAM。
9.一种操作存储器系统的方法，包括：
从主机装置接收取消映射请求和取消映射目标地址；
将标志信息存储在随机存取存储器中，所述标志信息指示取消映射目标地址被取消映射；并且
当满足第一条件时，将所述标志信息清除到非易失性存储器装置，
其中，所述标志信息指示对应地址被映射还是被取消映射。
10.根据权利要求9所述的方法，其中所述第一条件是从所述主机装置接收到清除请求的条件。
11.根据权利要求9所述的方法，其中所述第一条件是所述随机存取存储器已满的条件。
12. 根据权利要求9所述的方法，进一步包括：
从所述主机装置接收对所述取消映射目标地址的读取请求；并且
通过参照所述随机存取存储器中存储的所述标志信息，将取消映射响应传输到所述主机装置。
13. 根据权利要求9所述的方法，进一步包括：
当满足第二条件时，从所述随机存取存储器擦除所述标志信息，并且
当在从所述随机存取存储器擦除所述标志信息之后接收到对所述取消映射目标地址的读取请求时，通过参照所述非易失性存储器装置中存储的所述标志信息而将所述取消映射响应传输到所述主机装置。
14.根据权利要求13所述的方法，其中所述第二条件是所述随机存取存储器已满的条件。
15.根据权利要求9所述的方法，其中所述随机存取存储器包括静态随机存取存储器，即SRAM。
CN201811105141.4A 2017-11-28 2018-09-21 存储器系统及其操作方法 Active CN109840222B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0160827 2017-11-28
KR1020170160827A KR102423278B1 (ko) 2017-11-28 2017-11-28 메모리 시스템 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
CN109840222A CN109840222A (zh) 2019-06-04
CN109840222B true CN109840222B (zh) 2023-06-09

Family

ID=66633283

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811105141.4A Active CN109840222B (zh) 2017-11-28 2018-09-21 存储器系统及其操作方法

Country Status (4)

Country Link
US (2) US10698786B2 (zh)
KR (1) KR102423278B1 (zh)
CN (1) CN109840222B (zh)
TW (1) TW201926333A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200085966A (ko) 2019-01-07 2020-07-16 에스케이하이닉스 주식회사 데이터 저장 장치 및 그 동작 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5914730A (en) * 1997-09-09 1999-06-22 Compaq Computer Corp. System and method for invalidating and updating individual GART table entries for accelerated graphics port transaction requests
US5933158A (en) * 1997-09-09 1999-08-03 Compaq Computer Corporation Use of a link bit to fetch entries of a graphic address remapping table
CN106681931A (zh) * 2015-11-06 2017-05-17 爱思开海力士有限公司 数据储存设备及其操作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3215237B2 (ja) * 1993-10-01 2001-10-02 富士通株式会社 記憶装置および記憶装置の書き込み／消去方法
US7702831B2 (en) * 2000-01-06 2010-04-20 Super Talent Electronics, Inc. Flash memory controller for electronic data flash card
KR101573722B1 (ko) * 2009-04-20 2015-12-03 삼성전자주식회사 비휘발성 메모리 장치 및 컨트롤러를 포함하는 메모리 시스템
US9208071B2 (en) * 2010-12-13 2015-12-08 SanDisk Technologies, Inc. Apparatus, system, and method for accessing memory
WO2013136362A1 (en) * 2012-03-13 2013-09-19 Hitachi, Ltd. Storage system having nonvolatile semiconductor storage device with nonvolatile semiconductor memory
US8996768B2 (en) 2012-05-31 2015-03-31 Sandisk Technologies Inc. Method and storage device for assessing execution of trim commands
KR102068342B1 (ko) * 2013-03-07 2020-01-20 삼성전자주식회사 메모리 제어기 및 그것을 포함하는 메모리 시스템
TWI514142B (zh) 2013-11-26 2015-12-21 Synology Inc 儲存系統及其控制方法
US20150331624A1 (en) * 2014-05-19 2015-11-19 Kabushiki Kaisha Toshiba Host-controlled flash translation layer snapshot
US9575853B2 (en) 2014-12-12 2017-02-21 Intel Corporation Accelerated data recovery in a storage system
JP6517685B2 (ja) * 2015-12-22 2019-05-22 東芝メモリ株式会社 メモリシステムおよび制御方法
KR102395538B1 (ko) 2017-04-28 2022-05-10 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5914730A (en) * 1997-09-09 1999-06-22 Compaq Computer Corp. System and method for invalidating and updating individual GART table entries for accelerated graphics port transaction requests
US5933158A (en) * 1997-09-09 1999-08-03 Compaq Computer Corporation Use of a link bit to fetch entries of a graphic address remapping table
CN106681931A (zh) * 2015-11-06 2017-05-17 爱思开海力士有限公司 数据储存设备及其操作方法

Also Published As

Publication number Publication date
CN109840222A (zh) 2019-06-04
US20200285552A1 (en) 2020-09-10
US10698786B2 (en) 2020-06-30
KR102423278B1 (ko) 2022-07-21
US11366736B2 (en) 2022-06-21
US20190163602A1 (en) 2019-05-30
TW201926333A (zh) 2019-07-01
KR20190061930A (ko) 2019-06-05

Similar Documents

Publication Publication Date Title
CN108280033B (zh) 数据存储设备及其操作方法
US10789161B2 (en) Data storage device to identify and process a sequential read request and operating method thereof
CN109783008B (zh) 数据存储装置及其操作方法
CN109992202B (zh) 数据存储设备、其操作方法以及包括其的数据处理系统
CN109147854B (zh) 数据存储装置及其操作方法
CN111124273B (zh) 数据存储装置及数据存储装置的操作方法
US20180239557A1 (en) Nonvolatile memory device, data storage device including the same, and operating method of data storage device
KR20180113230A (ko) 데이터 저장 장치 및 그것의 동작 방법
CN111752853A (zh) 控制器、存储器系统及其操作方法
CN113741798A (zh) 数据存储装置及其操作方法
CN109582483B (zh) 数据存储装置及其操作方法
US11748025B2 (en) Nonvolatile memory device, data storage device including the same and operating method thereof
KR20190032104A (ko) 비휘발성 메모리 장치, 비휘발성 메모리 장치를 포함하는 데이터 저장 장치 및 그것의 동작 방법
US10629275B2 (en) Data storage device and operating method thereof
KR20200089939A (ko) 메모리 시스템 및 그 동작 방법
CN109840222B (zh) 存储器系统及其操作方法
CN112328516A (zh) 控制器、控制器的操作方法以及包括控制器的存储装置
CN108804338B (zh) 数据存储装置及其操作方法
US11720276B2 (en) Memory system and controller for managing write status
CN109697137B (zh) 数据存储装置及其操作方法
CN109830251B (zh) 数据存储装置及其操作方法
CN110442302B (zh) 存储器系统及用于操作存储器系统的方法
CN113157200A (zh) 存储器系统及包括存储器系统的数据处理系统
KR20200073122A (ko) 데이터 저장 장치 및 그것의 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant