CN101031860B - 用于分配时钟信号的装置、系统和方法 - Google Patents

用于分配时钟信号的装置、系统和方法 Download PDF

Info

Publication number
CN101031860B
CN101031860B CN2005800329249A CN200580032924A CN101031860B CN 101031860 B CN101031860 B CN 101031860B CN 2005800329249 A CN2005800329249 A CN 2005800329249A CN 200580032924 A CN200580032924 A CN 200580032924A CN 101031860 B CN101031860 B CN 101031860B
Authority
CN
China
Prior art keywords
memory cell
point
data
clock signal
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2005800329249A
Other languages
English (en)
Other versions
CN101031860A (zh
Inventor
J·梅卡尔
C·沃克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN101031860A publication Critical patent/CN101031860A/zh
Application granted granted Critical
Publication of CN101031860B publication Critical patent/CN101031860B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G06F13/4243—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with synchronous protocol
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Memory System (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

一种向存储器架构内的多个存储器单元分配时钟信号的方法、系统和装置。缓冲器芯片通过点对点链路耦合至多个存储器单元中的每一个。缓冲器芯片包括用于生成连续的自由运行时钟的时钟生成器，这些连续的自由运行时钟可以依次通过该架构中的一存储器单元子集。数据的发送基于存储器单元与缓冲器芯片的接近程度经由点对点链路被延迟以适应多点时钟信号内的延迟。

Description

用于分配时钟信号的装置、系统和方法
背景
发明领域
本发明的实施例涉及计算机存储器系统内的功率和性能。本发明的实施例尤其涉及在存储器子系统内提供计时信号。
背景
在个人计算机(PC)环境内的功率性能关系持续地促使平台设计人员用最小的成本来改善功率。不幸的是，为了适应使用早期的工业标准双倍数据速率(DDR2)功能部件集的传统动态随机存取存储器(DRAM)，全缓冲双列直插存储器模块(DIMM)(FBD)由于增加了缓冲器芯片而要求更高的功率电平以及现有的改进方法。这一功能部件集由2004年1月公布的JEDEC标准DDR2SDRAM规范JESD79-2A(DDR2标准)定义。此外，该DDR2特征集限制了允许缓冲DRAM接口内的功能部件以低成本降低功率并改善性能的能力。
现有的设计使用带有由缓冲器芯片向DRAM生成的双向选通脉冲的架构。在此设计中，每个DRAM都要求一个输出选通脉冲，于是该选通脉冲设计就导致了较高速度下的定时问题，该问题是由于发出命令和N个单位时间间隔之间在该命令被执行之前的漂移效应而导致的不确定性引起的。虽然稳态时钟可以消除该不确定性，但是这会导致DRAM和缓冲器芯片上的管脚数增加两倍。这一管脚数的增加会导致成本和功耗的增加。
发明内容
针对现有技术的上述缺点，本发明提供了一种装置，包括：多个存储器单元；以及经由多条点对点数据巷道通信的缓冲器，其中所述多个存储器单元中的每一个与一条点对点数据巷道连接，以将一连续的时钟前推依次通过每个存储器单元以驱动所述多条点对点数据巷道，并接收依次通过每个存储器单元返回的所述连续的时钟信号。
根据本发明的另一方面，提供了一种方法，包括：生成连续的时钟信号；将所述时钟信号以逐渐远离时钟源的方式前推依次通过多个存储器单元；以及使所述时钟信号以逐渐接近所述时钟源的方式依次通过所述多个存储器单元返回。
根据本发明的另一方面，提供了一种系统，包括：处理器；耦合至所述处理器的存储器控制器；耦合至所述存储器控制器的的双列直插存储器模块DIMM，所述DIMM具有接收被引导至所述DIMM上的多个存储器单元中的任何一个存储器单元的数据的缓冲器芯片，所述缓冲器芯片生成将要以环形通过存储器单元的子集并返回所述缓冲器芯片的时钟信号。
附图简述
本发明在其中相同的标号指示类似的元件的附图图中以示例性而非限制性的方式示出。应该注意到对本公开中“某个”或“一个实施例”的参考无需指代相同的实施例，而这些参考指的是至少一个。
图1是本发明一个实施例的系统的框图。
图2是在本发明一个实施例中用于适应自由运行时钟内所得的时移的时移数据的时序图。
图3是在本发明的一个实施例中的自由运行时钟的示例的时序图。
详细描述
图1是本发明一个实施例的系统的框图。处理器102由系统总线104耦合至芯片组106。芯片组106经由输入/输出(I/O)总线110提供在处理器102和I/O设备108之间的接口。此外，芯片组102包括通过高速链路114与双列直插存储器模块(DIMM)100的缓冲器芯片120通信的存储器控制器112。在一个可选实施例中也可以使用单列直插存储器模块(SIMM)。
可将DIMM 100插入主板(未示出)上的存储卡插槽中。DIMM 100包括有两组存储器单元，即包括动态随机存取存储器142-1至142-4(统称为DRAM 142)的第一组(右组)，以及包括DRAM 152-1至152-4(统称为DRAM 152)的第二组。在每组存储器单元内可有更多或更少的存储器单元。在可选实施例中也可以使用单列直插存储器模块(SIMM)。缓冲器芯片120控制对多个存储器单元(例如，DRAM 142和152)的读和写。缓冲器芯片120可以是使用任何常规或后续研发的技术制造的集成电路(IC)。
缓冲器芯片120包括用于生成并提供自由运行(连续)时钟信号的至少一个时钟生成器122。在一个实施例中，对每组存储器单元都具有独立的时钟生成器。在另一个实施例中，来自单个时钟生成器122的时钟连续信号被分开并被提供给两组存储器单元。
在一个实施例中，时钟信号被依次分配通过存储器单元的一子集，例如沿着时钟线140通过DRAM 142。在一个实施例中，时钟信号环形地依次通过DRAM142-1、DRAM 142-2、DRAM 142-3、DRAM 142-4再经由DRAM 142-4、DRAM142-3、DRAM 142-2、DRAM 142-1返回到缓冲器芯片120。在一个实施例中，该时钟在其移动通过逐渐远离缓冲器芯片120的存储器单元时用作写时钟，而在其逐渐接近缓冲器芯片120而返回时用作读时钟。
缓冲器芯片和每个DRAM之间还存在点对点链路。该点对点链路是用于将数据传送至每个DRAM的路径。在此该路径也可被称为数据巷道。在一个实施例中，每个数据巷道为8位宽。由此示出了数据巷道162-1至162-4(统称为162)以及172-1至172-4(统称为172)。对自由运行多点时钟的使用与现有技术的选通脉冲方法相比能够降低DRAM和缓冲器芯片上的管脚数。然而，多点时钟拓扑结构会导致时钟信号到达DRAM相对于数据经由点对点链路到达DRAM有所延迟。这一延迟会随着与缓冲器芯片120距离的增加(即逐渐远离)而增大。于是，假设时钟信号是与数据巷道162-4上的数据呈正交关系地并发发送的，则时钟信号在到达DRAM 142-4时会具有离该正交最远的关系。然而，通过提供对在数据巷道162上发送的数据进行时移的时移器124，就能够在每个直插存储器单元处实现正交同步。因为距离已知且各点的延迟可被模拟，所以就可以使用延迟锁定环160-1至160-4预先为每个时移器建立延迟。在一个实施例中，因为信号到达第一DRAM时与其离开缓冲器芯片120时的关系基本相同，所以时移器124-1可被省略。在另一个实施例中，可以只在确定时钟延迟很可能在写入有效数据时引发错误的数据巷道中使用时移器124。
类似地，读时钟作为依次通过每个存储器单元返回的时钟信号来提供。这样，读取例如可以在点158处起始。然而，时钟信号直到通过数据巷道172-4在缓冲器芯片处接收到读取数据之后才会返回到缓冲器芯片120。于是就需要延迟该读取数据以使其与返回的时钟同步。偏斜消除逻辑126能够消除在信号线150上接收到的数据和返回的时钟信号之间的相位关系的偏斜。可以利用多个延迟锁定环来对该时钟进行恰当的延迟以便消除该相位关系的偏斜。这样就能确保有效数据被返回到存储器控制器112以供处理器或其他请求设备使用。
虽然已经参考存储器单元的左手组描述了读操作并参考存储器单元的右手组描述了写操作，但是应该理解读和写都可以在这两组存储器单元上发生并且可以类似地在该DIMM 100的任意一侧上执行。于是在一个实施例中，可以复制偏斜消除逻辑并使其可用于每组存储器单元。类似地，也可为每组存储器单元提供时移器。此外，如上所述，在一个实施例中，缓冲器芯片120上可以存在两个时钟生成器，一个经由信号线140提供信号，而另一个则经由信号线150提供时钟。在另一个实施例中，可以使用单个时钟生成器以同时在信号线140和信号线150上提供时钟。
图2是在本发明一个实施例中用于适应自由运行时钟内所得的时移的时移数据的时序图。如可从图中所见的，缓冲器芯片处的时钟与数据呈正交关系。然而，随着时钟信号依次通过每个接连的存储器单元，时移T1SFT、T2SFT、T3SFT和T4SFT变得越来越大。于是，如果数据在时钟离开缓冲器的同时在数据巷道上发送，则离缓冲器芯片越远的存储器单元越容易写入无效数据。于是，在缓冲器芯片内，引入数据的时移以确保维持存储器模块处的时钟与有效数据的接收之间的正交关系。
图3是在本发明的一个实施例中的自由运行时钟的示例的时序图。该时钟首先在最远离缓冲器芯片的存储器单元处看上去像再经历了一个周期。因为该存储器单元不具有确保与时钟的任何特定的相位关系的逻辑，所以存储器单元就在未考虑相位关系/时钟时间的情况下响应于时钟的接收而将数据放置在点链路上。随着时钟返回到与各接连的存储器单元愈发接近的缓冲器，时钟相对于返回数据的偏移也越来越小。在缓冲器处，偏斜消除逻辑通过分别将数据延迟相应的存储器单元时间T4、T3、T2和T1来确保该正交相位关系。由此，缓冲器芯片上的偏斜消除逻辑就能够确保在缓冲器芯片处有效数据捕捉。
在前述说明书中，已经参考了其具体实施例对本发明进行了描述。但显而易见的是可以对这些实施例做出各种修改和变化而不背离如所附权利要求中所阐明的本发明的广义精神和范围。因此应该认为本说明书和附图是说明性而非限制性的。

Claims (14)

1.一种用于分配时钟信号的装置，包括：
多个存储器单元；以及
经由多条点对点数据巷道通信的缓冲器，其中所述多个存储器单元中的每一个与一条点对点数据巷道连接，以将一连续的时钟前推依次通过每个存储器单元以驱动所述多条点对点数据巷道，并接收依次通过每个存储器单元返回的所述连续的时钟信号。
2.如权利要求1所述的装置，其特征在于，所述缓冲器包括：
多个时移器，用于基于所述存储器单元与所述缓冲器的接近程度移动在所述点对点数据巷道上传输的数据的定时。
3.如权利要求2所述的装置，其特征在于，每个时移器包括：
延迟锁定环。
4.如权利要求1所述的装置，其特征在于，每个存储器单元包括动态随机存取存储器。
5.如权利要求1所述的装置，其特征在于，每条数据巷道为8位宽。
6.如权利要求1所述的装置，其特征在于，所述缓冲器包括：
用于提供自由运行时钟的时钟生成器。
7.一种用于分配时钟信号的方法，包括：
生成连续的时钟信号；
将所述时钟信号以逐渐远离时钟源的方式前推依次通过多个存储器单元；以及
使所述时钟信号以逐渐接近所述时钟源的方式依次通过所述多个存储器单元返回。
8.如权利要求7所述的方法，其特征在于，还包括：
将数据与所述时钟信号正交地经由点对点链路提供给存储器单元。
9.如权利要求8所述的方法，其特征在于，所述提供包括：
基于所述存储器单元与所述时钟源的接近程度延迟在点对点链路上向所述多个存储器单元中的一个存储器单元的数据传递。
10.一种用于分配时钟信号的系统，包括：
处理器；
耦合至所述处理器的存储器控制器；
耦合至所述存储器控制器的的双列直插存储器模块DIMM，所述DIMM具有接收被引导至所述DIMM上的多个存储器单元中的任何一个存储器单元的数据的缓冲器芯片，所述缓冲器芯片生成将要以环形通过存储器单元的子集并返回所述缓冲器芯片的时钟信号。
11.如权利要求10所述的系统，其特征在于，每个存储器单元包括动态随机存取存储器DRAM。
12.如权利要求10所述的系统，其特征在于，所述DIMM包括：
多条数据巷道，每一条都在所述缓冲器芯片和一个存储器单元之间提供点对点链路。
13.如权利要求12所述的系统，其特征在于，所述缓冲器芯片包括：
基于所述一个存储器与所述缓冲器芯片的接近程度延迟数据巷道上的数据传递的延迟逻辑。
14.如权利要求12所述的系统，其特征在于，所述缓冲器芯片还包括：
将从所述存储器单元返回的时钟信号与经由所述数据巷道提供的数据对齐的偏斜消除逻辑。
CN2005800329249A 2004-09-30 2005-09-29 用于分配时钟信号的装置、系统和方法 Expired - Fee Related CN101031860B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/956,397 US7542322B2 (en) 2004-09-30 2004-09-30 Buffered continuous multi-drop clock ring
US10/956,397 2004-09-30
PCT/US2005/035390 WO2006039608A2 (en) 2004-09-30 2005-09-29 Buffered continuous multi-drop clock rin

Publications (2)

Publication Number Publication Date
CN101031860A CN101031860A (zh) 2007-09-05
CN101031860B true CN101031860B (zh) 2010-06-09

Family

ID=35610192

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800329249A Expired - Fee Related CN101031860B (zh) 2004-09-30 2005-09-29 用于分配时钟信号的装置、系统和方法

Country Status (7)

Country Link
US (2) US7542322B2 (zh)
KR (1) KR100941024B1 (zh)
CN (1) CN101031860B (zh)
DE (1) DE112005002261B4 (zh)
GB (1) GB2434895B (zh)
TW (1) TWI323471B (zh)
WO (1) WO2006039608A2 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6675272B2 (en) * 2001-04-24 2004-01-06 Rambus Inc. Method and apparatus for coordinating memory operations among diversely-located memory components
US8391039B2 (en) * 2001-04-24 2013-03-05 Rambus Inc. Memory module with termination component
DE102006051514B4 (de) * 2006-10-31 2010-01-21 Qimonda Ag Speichermodul und Verfahren zum Betreiben eines Speichermoduls
US20110033007A1 (en) * 2007-12-19 2011-02-10 Zerbe Jared L Multi-band, multi-drop chip to chip signaling
KR101393311B1 (ko) * 2008-03-19 2014-05-12 삼성전자주식회사 프로세스 변화량을 보상하는 멀티 칩 패키지 메모리
KR101580897B1 (ko) * 2008-10-07 2015-12-30 삼성전자주식회사 디스플레이 드라이버, 이의 동작 방법, 및 상기 디스플레이 드라이버를 포함하는 장치
JP2010282511A (ja) * 2009-06-05 2010-12-16 Elpida Memory Inc メモリモジュール及びこれを備えるメモリシステム
CN102473148A (zh) 2009-07-28 2012-05-23 拉姆伯斯公司 用于在线程化存储器模块中同步地址和控制信号的方法和系统
WO2012078341A1 (en) 2010-12-09 2012-06-14 Rambus Inc. Memory components and controllers that utilize multiphase synchronous timing references
US9262348B2 (en) * 2011-11-30 2016-02-16 Nvidia Corporation Memory bandwidth reallocation for isochronous traffic
US9082464B2 (en) * 2012-02-14 2015-07-14 Samsung Electronics Co., Ltd. Memory module for high-speed operations
US20150033050A1 (en) * 2013-07-25 2015-01-29 Samsung Electronics Co., Ltd Semiconductor integrated circuit and computing device including the same
US9818457B1 (en) 2016-09-30 2017-11-14 Intel Corporation Extended platform with additional memory module slots per CPU socket
US10216657B2 (en) 2016-09-30 2019-02-26 Intel Corporation Extended platform with additional memory module slots per CPU socket and configured for increased performance
KR20180066783A (ko) * 2016-12-09 2018-06-19 삼성전자주식회사 메모리 그룹을 포함하는 메모리 모듈
US10635357B2 (en) 2018-07-03 2020-04-28 Nvidia Corporation Method for overlapping memory accesses

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5872959A (en) * 1996-09-10 1999-02-16 Lsi Logic Corporation Method and apparatus for parallel high speed data transfer
US5917760A (en) * 1996-09-20 1999-06-29 Sldram, Inc. De-skewing data signals in a memory system
US6687780B1 (en) * 2000-11-02 2004-02-03 Rambus Inc. Expandable slave device system
CN1495896A (zh) * 2002-08-23 2004-05-12 ���ش�洢����ʽ���� 存储系统和数据传输方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5230013A (en) * 1992-04-06 1993-07-20 Motorola, Inc. PLL-based precision phase shifting at CMOS levels
JP3077866B2 (ja) * 1993-11-18 2000-08-21 日本電気株式会社 メモリモジュール
US5390147A (en) * 1994-03-02 1995-02-14 Atmel Corporation Core organization and sense amplifier having lubricating current, active clamping and buffered sense node for speed enhancement for non-volatile memory
KR0179824B1 (ko) * 1995-05-17 1999-05-15 문정환 아이씨 메모리 카드
US5786732A (en) * 1995-10-24 1998-07-28 Vlsi Technology, Inc. Phase locked loop circuitry including a multiple frequency output voltage controlled oscillator circuit
US6115318A (en) * 1996-12-03 2000-09-05 Micron Technology, Inc. Clock vernier adjustment
JP3455040B2 (ja) * 1996-12-16 2003-10-06 株式会社日立製作所 ソースクロック同期式メモリシステムおよびメモリユニット
JP3737276B2 (ja) * 1997-04-25 2006-01-18 富士通株式会社 半導体記憶装置
US5867448A (en) * 1997-06-11 1999-02-02 Cypress Semiconductor Corp. Buffer for memory modules with trace delay compensation
US6587912B2 (en) * 1998-09-30 2003-07-01 Intel Corporation Method and apparatus for implementing multiple memory buses on a memory module
US6845436B1 (en) * 1998-12-17 2005-01-18 International Business Machines Corporation Synchronized signal transfer system
KR100301054B1 (ko) * 1999-04-07 2001-10-29 윤종용 데이터 입출력 버스의 전송 데이터율을 향상시키는 반도체 메모리장치 및 이를 구비하는 메모리 모듈
JP3820843B2 (ja) * 1999-05-12 2006-09-13 株式会社日立製作所 方向性結合式メモリモジュール
US6744124B1 (en) * 1999-12-10 2004-06-01 Siliconix Incorporated Semiconductor die package including cup-shaped leadframe
US7363422B2 (en) 2000-01-05 2008-04-22 Rambus Inc. Configurable width buffered module
US6434081B1 (en) * 2000-05-12 2002-08-13 Micron Technology, Inc. Calibration technique for memory devices
KR100699810B1 (ko) * 2000-08-05 2007-03-27 삼성전자주식회사 버스 효율을 향상시키는 반도체 메모리장치 및 메모리시스템
US6735709B1 (en) * 2000-11-09 2004-05-11 Micron Technology, Inc. Method of timing calibration using slower data rate pattern
DE10059182C2 (de) * 2000-11-29 2002-10-24 Infineon Technologies Ag Schaltungsanordnung zum zerstörungsfreien, selbstnormierenden Auslesen von MRAM-Speicherzellen
US6445624B1 (en) * 2001-02-23 2002-09-03 Micron Technology, Inc. Method of synchronizing read timing in a high speed memory system
US6877079B2 (en) 2001-03-06 2005-04-05 Samsung Electronics Co., Ltd. Memory system having point-to-point bus configuration
DE10136853B4 (de) * 2001-07-27 2004-11-18 Infineon Technologies Ag Verfahren zur Datenkommunikation mehrerer Halbleiterspeicherbausteine mit einem Controllerbaustein und dafür eingerichteter Halbleiterspeicherbaustein
DE10153657C2 (de) * 2001-10-31 2003-11-06 Infineon Technologies Ag Anordnung zur Datenübertragung in einem Halbleiterspeichersystem und Datenübertragungsverfahren dafür
JP3742051B2 (ja) * 2002-10-31 2006-02-01 エルピーダメモリ株式会社 メモリモジュール、メモリチップ、及びメモリシステム
DE102004014451A1 (de) * 2003-03-26 2004-11-04 Infineon Technologies Ag Verfahren zum Messen der Verzögerungszeit einer Signalleitung
WO2004092904A2 (en) * 2003-04-10 2004-10-28 Silicon Pipe, Inc. Memory system having a multiplexed high-speed channel
DE10334779B4 (de) 2003-07-30 2005-09-29 Infineon Technologies Ag Halbleiterspeichermodul
US6996749B1 (en) * 2003-11-13 2006-02-07 Intel Coporation Method and apparatus for providing debug functionality in a buffered memory channel
US6980042B2 (en) 2004-04-05 2005-12-27 Micron Technology, Inc. Delay line synchronizer apparatus and method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5872959A (en) * 1996-09-10 1999-02-16 Lsi Logic Corporation Method and apparatus for parallel high speed data transfer
US5917760A (en) * 1996-09-20 1999-06-29 Sldram, Inc. De-skewing data signals in a memory system
US6687780B1 (en) * 2000-11-02 2004-02-03 Rambus Inc. Expandable slave device system
CN1495896A (zh) * 2002-08-23 2004-05-12 ���ش�洢����ʽ���� 存储系统和数据传输方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
摘要、说明书第16页第6行-第20页第26行，第49页第3行-第51页第26行、附图1-3，41.
说明书第16栏第60行-第17栏第26行，第18栏第22行-第21栏第30行、附图5，12-14.
说明书第2栏第1-46行，第2栏第59行-第3栏第17行，第3栏第55行-第4栏第16行、附图1-3.

Also Published As

Publication number Publication date
TW200627473A (en) 2006-08-01
DE112005002261T5 (de) 2007-08-23
CN101031860A (zh) 2007-09-05
US7542322B2 (en) 2009-06-02
US20070002676A1 (en) 2007-01-04
US20060083103A1 (en) 2006-04-20
WO2006039608A2 (en) 2006-04-13
GB2434895A (en) 2007-08-08
KR100941024B1 (ko) 2010-02-05
GB0705527D0 (en) 2007-05-02
TWI323471B (en) 2010-04-11
KR20070048264A (ko) 2007-05-08
WO2006039608A3 (en) 2006-07-20
DE112005002261B4 (de) 2019-04-11
GB2434895B (en) 2008-05-14

Similar Documents

Publication Publication Date Title
CN101031860B (zh) 用于分配时钟信号的装置、系统和方法
US6877079B2 (en) Memory system having point-to-point bus configuration
CN101479802B (zh) 同步存储器读取数据捕获
CN100456734C (zh) 使用多端口存储器的体系结构、装置、系统及其使用方法
US6930932B2 (en) Data signal reception latch control using clock aligned relative to strobe signal
US7979616B2 (en) System and method for providing a configurable command sequence for a memory interface device
US20050262289A1 (en) Semiconductor integrated circuit device, data processing system and memory system
US20100005218A1 (en) Enhanced cascade interconnected memory system
US8205111B2 (en) Communicating via an in-die interconnect
CN100412839C (zh) 同步数据传输电路、计算机系统和存储器系统
CN102077185A (zh) 扩展用于输入输出操作的存储器接口的输入输出模块、处理平台和方法
CN101859286A (zh) 存储器命令时序的主动训练
KR100281952B1 (ko) 데이터 전송 메모리 장치
CN1744228A (zh) 利用非周期性时钟的存储器模块和单元与集线器及其方法
CN101300557A (zh) 具有上下存储器芯片的存储器系统
CN201878182U (zh) 一种基于fpga的总线型通信系统
US20100005206A1 (en) Automatic read data flow control in a cascade interconnect memory system
US8332680B2 (en) Methods and systems for operating memory in two modes
CN103914427B (zh) 基于三根物理互连线的集成电路片上通讯方法及装置
CN104657294A (zh) 用于检测相位的方法和相位检测系统
CN106354679A (zh) 用于高速通信的接口电路和包括其的系统
CN101027624A (zh) 通过平衡早时钟和晚时钟的等待时间规范化
Mutnury et al. Analysis of fully buffered DIMM interface in high-speed server applications
CN101228733B (zh) 在两个异步系统之间传递数据的方法及异步数据缓冲器
CN202495946U (zh) 一种基于物联网管理控制的fpga的总线型通信系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100609

Termination date: 20190929