KR100941024B1 - 메모리 동작 장치, 시스템 및 방법 - Google Patents
메모리 동작 장치, 시스템 및 방법 Download PDFInfo
- Publication number
- KR100941024B1 KR100941024B1 KR1020077007153A KR20077007153A KR100941024B1 KR 100941024 B1 KR100941024 B1 KR 100941024B1 KR 1020077007153 A KR1020077007153 A KR 1020077007153A KR 20077007153 A KR20077007153 A KR 20077007153A KR 100941024 B1 KR100941024 B1 KR 100941024B1
- Authority
- KR
- South Korea
- Prior art keywords
- memory
- clock
- memory unit
- data
- point
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
- G06F13/4243—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with synchronous protocol
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4076—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Databases & Information Systems (AREA)
- Dram (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Memory System (AREA)
- Manipulation Of Pulses (AREA)
Abstract
Description
Claims (16)
- 복수의 메모리 유닛과,복수의 포인트 대 포인트(point to point) 데이터 레인 및 클록 라인에 의해 상기 복수의 메모리 유닛에 결합되는 버퍼를 포함하되,상기 버퍼는, 상기 복수의 포인트 대 포인트 데이터 레인 -하나의 데이터 레인은 상기 복수의 메모리 유닛 각각에 대한 것임- 을 통해 통신하고, 각각의 메모리 유닛을 경유하여(through) 연속적인 클록을 상기 클록 라인을 따라 상기 버퍼로부터 제 1 메모리 유닛으로 그리고 상기 제 1 메모리 유닛으로부터 제 2 메모리 유닛으로 순차적으로 전달하여, 상기 복수의 데이터 레인을 구동하며,각각의 메모리 유닛을 역경유하여(back through) 상기 연속적인 클록을 상기 클록 라인을 따라 상기 제 2 메모리 유닛으로부터 상기 제 1 메모리 유닛으로 그리고 상기 제 1 메모리 유닛으로부터 상기 버퍼로 순차적으로 전달하는메모리 동작 장치.
- 제 1 항에 있어서,상기 버퍼는,상기 버퍼에 대한 상기 메모리 유닛의 근접성에 기초하여, 상기 포인트 대 포인트 데이터 레인 상에서 송신된 데이터의 타이밍을 시프트하는 복수의 시간 시프터를 포함하는메모리 동작 장치.
- 제 2 항에 있어서,상기 시간 시프터 각각은 지연 잠금 루프(delay lock loop)를 포함하는메모리 동작 장치.
- 제 1 항에 있어서,상기 메모리 유닛 각각은 DRAM을 포함하는메모리 동작 장치.
- 제 1 항에 있어서,상기 데이터 레인 각각은 폭이 8 비트인메모리 동작 장치.
- 제 1 항에 있어서,상기 버퍼는 자유 동작 클록(free running clock)을 제공하는 클록 발생기를 포함하는메모리 동작 장치.
- 연속적인 클록 신호를 생성하는 단계와,클록 소스에 대한 근접성이 감소할 때 복수의 메모리 유닛을 경유하여 상기 클록 신호를 클록 라인을 따라 상기 클록 소스로부터 제 1 메모리 유닛으로 그리고 상기 제 1 메모리 유닛으로부터 제 2 메모리 유닛으로 순차적으로 전달하는 단계와,상기 클록 소스에 대한 근접성이 증가할 때 상기 복수의 메모리 유닛을 역경유하여 상기 클록 신호를 순차적으로 전달하는 단계를 포함하는메모리 동작 방법.
- 삭제
- 제 7 항에 있어서,포인트 대 포인트 링크를 통해 메모리 유닛으로부터 상기 클록 소스로, 데이터 신호에 대하여 상기 클록 신호를 디스큐잉(deskewing)하는 단계를 더 포함하는메모리 동작 방법.
- 제 7 항에 있어서,상기 클록 신호와 직교(quadrature)로 포인트 대 포인트 링크를 통해 상기 메모리 유닛에 데이터를 공급하는 단계를 더 포함하는메모리 동작 방법.
- 제 10 항에 있어서,상기 공급하는 단계는,상기 클록 소스에 대한 상기 메모리 유닛의 근접성에 기초하여, 상기 복수의 메모리 유닛으로의 포인트 대 포인트 링크 상의 데이터 전달을 지연시키는 단계를 포함하는메모리 동작 방법.
- 프로세서와,상기 프로세서에 접속된 메모리 제어기와,상기 메모리 제어기에 접속된 DIMM(dual inline memory module) -상기 DIMM은 상기 DIMM 상의 복수의 메모리 유닛 중 임의의 것에 대한 데이터를 수신하는 버퍼 칩을 가지며, 상기 버퍼 칩은 메모리 유닛의 서브세트를 경유하여 고리 형태로 전달되고 상기 버퍼 칩으로 되돌아가는 클록 신호를 생성함- 을 포함하는메모리 동작 시스템.
- 제 12 항에 있어서,상기 메모리 유닛 각각은 DRAM을 포함하는메모리 동작 시스템.
- 제 12 항에 있어서,상기 DIMM은,각기 상기 버퍼 칩과 하나의 메모리 유닛 사이에 포인트 대 포인트 링크를 제공하는 복수의 데이터 레인을 포함하는메모리 동작 시스템.
- 제 14 항에 있어서,상기 버퍼 칩은,상기 버퍼 칩에 대한 상기 하나의 메모리 유닛의 근접성에 기초하여, 데이터 레인 상의 데이터 전달을 지연시키는 지연 논리를 포함하는메모리 동작 시스템.
- 제 14 항에 있어서,상기 버퍼 칩은,상기 메모리 유닛으로부터 리턴하는 상기 클록 신호를 상기 데이터 레인을 통해 제공된 데이터와 정렬시키는 디스큐 논리(deskew logic)를 포함하는메모리 동작 시스템.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/956,397 | 2004-09-30 | ||
US10/956,397 US7542322B2 (en) | 2004-09-30 | 2004-09-30 | Buffered continuous multi-drop clock ring |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070048264A KR20070048264A (ko) | 2007-05-08 |
KR100941024B1 true KR100941024B1 (ko) | 2010-02-05 |
Family
ID=35610192
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020077007153A KR100941024B1 (ko) | 2004-09-30 | 2005-09-29 | 메모리 동작 장치, 시스템 및 방법 |
Country Status (7)
Country | Link |
---|---|
US (2) | US7542322B2 (ko) |
KR (1) | KR100941024B1 (ko) |
CN (1) | CN101031860B (ko) |
DE (1) | DE112005002261B4 (ko) |
GB (1) | GB2434895B (ko) |
TW (1) | TWI323471B (ko) |
WO (1) | WO2006039608A2 (ko) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8391039B2 (en) * | 2001-04-24 | 2013-03-05 | Rambus Inc. | Memory module with termination component |
US6675272B2 (en) | 2001-04-24 | 2004-01-06 | Rambus Inc. | Method and apparatus for coordinating memory operations among diversely-located memory components |
DE102006051514B4 (de) * | 2006-10-31 | 2010-01-21 | Qimonda Ag | Speichermodul und Verfahren zum Betreiben eines Speichermoduls |
WO2009085417A2 (en) * | 2007-12-19 | 2009-07-09 | Rambus Inc. | Multi-band, multi-drop chip to chip signaling |
KR101393311B1 (ko) | 2008-03-19 | 2014-05-12 | 삼성전자주식회사 | 프로세스 변화량을 보상하는 멀티 칩 패키지 메모리 |
KR101580897B1 (ko) | 2008-10-07 | 2015-12-30 | 삼성전자주식회사 | 디스플레이 드라이버, 이의 동작 방법, 및 상기 디스플레이 드라이버를 포함하는 장치 |
JP2010282511A (ja) * | 2009-06-05 | 2010-12-16 | Elpida Memory Inc | メモリモジュール及びこれを備えるメモリシステム |
EP2460083A4 (en) | 2009-07-28 | 2013-09-11 | Rambus Inc | METHOD AND SYSTEM FOR SYNCHRONIZED ADDRESS AND CONTROL SIGNALS IN THREADED MEMORY MODULES |
US8842492B2 (en) | 2010-12-09 | 2014-09-23 | Rambus Inc. | Memory components and controllers that utilize multiphase synchronous timing references |
US9262348B2 (en) * | 2011-11-30 | 2016-02-16 | Nvidia Corporation | Memory bandwidth reallocation for isochronous traffic |
US9082464B2 (en) * | 2012-02-14 | 2015-07-14 | Samsung Electronics Co., Ltd. | Memory module for high-speed operations |
US20150033050A1 (en) * | 2013-07-25 | 2015-01-29 | Samsung Electronics Co., Ltd | Semiconductor integrated circuit and computing device including the same |
US9818457B1 (en) | 2016-09-30 | 2017-11-14 | Intel Corporation | Extended platform with additional memory module slots per CPU socket |
US10216657B2 (en) | 2016-09-30 | 2019-02-26 | Intel Corporation | Extended platform with additional memory module slots per CPU socket and configured for increased performance |
KR20180066783A (ko) * | 2016-12-09 | 2018-06-19 | 삼성전자주식회사 | 메모리 그룹을 포함하는 메모리 모듈 |
US10635357B2 (en) | 2018-07-03 | 2020-04-28 | Nvidia Corporation | Method for overlapping memory accesses |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6687780B1 (en) * | 2000-11-02 | 2004-02-03 | Rambus Inc. | Expandable slave device system |
KR20040018215A (ko) * | 2002-08-23 | 2004-03-02 | 엘피다 메모리 가부시키가이샤 | 메모리 시스템 및 데이터 전송 방법 |
Family Cites Families (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5230013A (en) * | 1992-04-06 | 1993-07-20 | Motorola, Inc. | PLL-based precision phase shifting at CMOS levels |
JP3077866B2 (ja) * | 1993-11-18 | 2000-08-21 | 日本電気株式会社 | メモリモジュール |
US5390147A (en) * | 1994-03-02 | 1995-02-14 | Atmel Corporation | Core organization and sense amplifier having lubricating current, active clamping and buffered sense node for speed enhancement for non-volatile memory |
KR0179824B1 (ko) * | 1995-05-17 | 1999-05-15 | 문정환 | 아이씨 메모리 카드 |
US5786732A (en) * | 1995-10-24 | 1998-07-28 | Vlsi Technology, Inc. | Phase locked loop circuitry including a multiple frequency output voltage controlled oscillator circuit |
US5872959A (en) * | 1996-09-10 | 1999-02-16 | Lsi Logic Corporation | Method and apparatus for parallel high speed data transfer |
US5917760A (en) * | 1996-09-20 | 1999-06-29 | Sldram, Inc. | De-skewing data signals in a memory system |
US6115318A (en) * | 1996-12-03 | 2000-09-05 | Micron Technology, Inc. | Clock vernier adjustment |
JP3455040B2 (ja) * | 1996-12-16 | 2003-10-06 | 株式会社日立製作所 | ソースクロック同期式メモリシステムおよびメモリユニット |
JP3737276B2 (ja) * | 1997-04-25 | 2006-01-18 | 富士通株式会社 | 半導体記憶装置 |
US5867448A (en) * | 1997-06-11 | 1999-02-02 | Cypress Semiconductor Corp. | Buffer for memory modules with trace delay compensation |
US6587912B2 (en) * | 1998-09-30 | 2003-07-01 | Intel Corporation | Method and apparatus for implementing multiple memory buses on a memory module |
US6845436B1 (en) * | 1998-12-17 | 2005-01-18 | International Business Machines Corporation | Synchronized signal transfer system |
KR100301054B1 (ko) * | 1999-04-07 | 2001-10-29 | 윤종용 | 데이터 입출력 버스의 전송 데이터율을 향상시키는 반도체 메모리장치 및 이를 구비하는 메모리 모듈 |
JP3820843B2 (ja) * | 1999-05-12 | 2006-09-13 | 株式会社日立製作所 | 方向性結合式メモリモジュール |
US6744124B1 (en) * | 1999-12-10 | 2004-06-01 | Siliconix Incorporated | Semiconductor die package including cup-shaped leadframe |
US7363422B2 (en) | 2000-01-05 | 2008-04-22 | Rambus Inc. | Configurable width buffered module |
US6434081B1 (en) * | 2000-05-12 | 2002-08-13 | Micron Technology, Inc. | Calibration technique for memory devices |
KR100699810B1 (ko) * | 2000-08-05 | 2007-03-27 | 삼성전자주식회사 | 버스 효율을 향상시키는 반도체 메모리장치 및 메모리시스템 |
US6735709B1 (en) * | 2000-11-09 | 2004-05-11 | Micron Technology, Inc. | Method of timing calibration using slower data rate pattern |
DE10059182C2 (de) * | 2000-11-29 | 2002-10-24 | Infineon Technologies Ag | Schaltungsanordnung zum zerstörungsfreien, selbstnormierenden Auslesen von MRAM-Speicherzellen |
US6445624B1 (en) * | 2001-02-23 | 2002-09-03 | Micron Technology, Inc. | Method of synchronizing read timing in a high speed memory system |
US6877079B2 (en) | 2001-03-06 | 2005-04-05 | Samsung Electronics Co., Ltd. | Memory system having point-to-point bus configuration |
DE10136853B4 (de) * | 2001-07-27 | 2004-11-18 | Infineon Technologies Ag | Verfahren zur Datenkommunikation mehrerer Halbleiterspeicherbausteine mit einem Controllerbaustein und dafür eingerichteter Halbleiterspeicherbaustein |
DE10153657C2 (de) * | 2001-10-31 | 2003-11-06 | Infineon Technologies Ag | Anordnung zur Datenübertragung in einem Halbleiterspeichersystem und Datenübertragungsverfahren dafür |
JP3742051B2 (ja) * | 2002-10-31 | 2006-02-01 | エルピーダメモリ株式会社 | メモリモジュール、メモリチップ、及びメモリシステム |
US7154809B2 (en) * | 2003-03-26 | 2006-12-26 | Infineon Technologies Ag | Method for measuring the delay time of a signal line |
US7111108B2 (en) * | 2003-04-10 | 2006-09-19 | Silicon Pipe, Inc. | Memory system having a multiplexed high-speed channel |
DE10334779B4 (de) | 2003-07-30 | 2005-09-29 | Infineon Technologies Ag | Halbleiterspeichermodul |
US6996749B1 (en) * | 2003-11-13 | 2006-02-07 | Intel Coporation | Method and apparatus for providing debug functionality in a buffered memory channel |
US6980042B2 (en) * | 2004-04-05 | 2005-12-27 | Micron Technology, Inc. | Delay line synchronizer apparatus and method |
-
2004
- 2004-09-30 US US10/956,397 patent/US7542322B2/en not_active Expired - Fee Related
-
2005
- 2005-09-28 TW TW094133738A patent/TWI323471B/zh not_active IP Right Cessation
- 2005-09-29 WO PCT/US2005/035390 patent/WO2006039608A2/en active Application Filing
- 2005-09-29 KR KR1020077007153A patent/KR100941024B1/ko not_active IP Right Cessation
- 2005-09-29 DE DE112005002261.7T patent/DE112005002261B4/de not_active Expired - Fee Related
- 2005-09-29 CN CN2005800329249A patent/CN101031860B/zh not_active Expired - Fee Related
-
2006
- 2006-09-06 US US11/516,824 patent/US20070002676A1/en not_active Abandoned
-
2007
- 2007-03-22 GB GB0705527A patent/GB2434895B/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6687780B1 (en) * | 2000-11-02 | 2004-02-03 | Rambus Inc. | Expandable slave device system |
KR20040018215A (ko) * | 2002-08-23 | 2004-03-02 | 엘피다 메모리 가부시키가이샤 | 메모리 시스템 및 데이터 전송 방법 |
US20040105292A1 (en) * | 2002-08-23 | 2004-06-03 | Elpida Memory, Inc. | Memory system and data transmission method |
Also Published As
Publication number | Publication date |
---|---|
TW200627473A (en) | 2006-08-01 |
US7542322B2 (en) | 2009-06-02 |
DE112005002261T5 (de) | 2007-08-23 |
GB2434895B (en) | 2008-05-14 |
CN101031860B (zh) | 2010-06-09 |
US20070002676A1 (en) | 2007-01-04 |
GB2434895A (en) | 2007-08-08 |
GB0705527D0 (en) | 2007-05-02 |
US20060083103A1 (en) | 2006-04-20 |
WO2006039608A2 (en) | 2006-04-13 |
WO2006039608A3 (en) | 2006-07-20 |
KR20070048264A (ko) | 2007-05-08 |
DE112005002261B4 (de) | 2019-04-11 |
TWI323471B (en) | 2010-04-11 |
CN101031860A (zh) | 2007-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100941024B1 (ko) | 메모리 동작 장치, 시스템 및 방법 | |
US11823732B2 (en) | High capacity memory system using standard controller component | |
US6877079B2 (en) | Memory system having point-to-point bus configuration | |
US6930932B2 (en) | Data signal reception latch control using clock aligned relative to strobe signal | |
US7421558B2 (en) | System controlling interface timing in memory module and related method | |
US5909701A (en) | Interface for high speed memory | |
US6209072B1 (en) | Source synchronous interface between master and slave using a deskew latch | |
JP4700636B2 (ja) | 半導体メモリ装置を装着したメモリモジュールを有するシステム | |
US20100005218A1 (en) | Enhanced cascade interconnected memory system | |
EP1686488B1 (en) | Synchronous data transfer circuit, computer system and memory system | |
US8880831B2 (en) | Method and apparatus to reduce memory read latency | |
KR20030033070A (ko) | 버퍼가 장착된 메모리 시스템에서 신뢰성있는 전송을제공하기 위한 시스템 및 방법 | |
US5333293A (en) | Multiple input frequency memory controller | |
KR100883140B1 (ko) | 데이터 출력 제어회로, 반도체 메모리 장치 및 그의 동작방법 | |
JP2007164599A (ja) | メモリモジュール | |
KR100918666B1 (ko) | 메모리 디바이스의 대기 시간을 정규화하는 방법, 장치 및시스템 | |
Johnson | Application of an Asynchronous FIFO in a DRAM Data Path |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130219 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20140203 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20150130 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20160127 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20170126 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20180417 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |