DE112005002261T5 - Gepufferter kontinuierlicher Mehrpunkt-Taktring - Google Patents

Gepufferter kontinuierlicher Mehrpunkt-Taktring Download PDF

Info

Publication number
DE112005002261T5
DE112005002261T5 DE112005002261T DE112005002261T DE112005002261T5 DE 112005002261 T5 DE112005002261 T5 DE 112005002261T5 DE 112005002261 T DE112005002261 T DE 112005002261T DE 112005002261 T DE112005002261 T DE 112005002261T DE 112005002261 T5 DE112005002261 T5 DE 112005002261T5
Authority
DE
Germany
Prior art keywords
data
buffer
clock
point
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112005002261T
Other languages
English (en)
Other versions
DE112005002261B4 (de
Inventor
James Beaverton McCall
Clinton Portland Walker
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112005002261T5 publication Critical patent/DE112005002261T5/de
Application granted granted Critical
Publication of DE112005002261B4 publication Critical patent/DE112005002261B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G06F13/4243—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with synchronous protocol
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Memory System (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

Vorrichtung, die umfaßt:
mehrere Speichereinheiten; und
einen Puffer, um über mehrere Punkt-zu-Punkt-Datenspuren zu kommunizieren, wobei eine Datenspur für jede der mehreren Speichereinheiten vorgesehen ist, und um einen kontinuierlichen Takt durch jede Speichereinheit seriell weiterzuleiten, um die mehreren Datenspuren anzutreiben.

Description

  • Gebiet der Erfindung
  • Ausführungsformen der Erfindung betreffen die Leistung und Leistungsfähigkeit in Computerspeichersystemen. Insbesondere betreffen Ausführungsformen der Erfindung das Bereitstellen eines Taktsignals innerhalb eines untergeordneten Speichersystems.
  • Allgemeiner Stand der Technik
  • Das Verhältnis von Leistung zu Leistungsfähigkeit in der Personalcomputer (PC) – Umgebung übt noch immer Druck auf Plattformdesigner aus, um die Leistung bei minimalen Kosten zu steigern. Leider erfordern frühe voll gepufferte Dual-Inline-Speichermodule(DIMM) (FBD) zur Aufnahme eines älteren dynamischen wahlfreien Zugriffsspeichers (DRAM), der den Merkmalssatz mit doppelter Datengeschwindigkeit 2 (DDR2) gemäß dem Industriestandard verwendet, hohe Leistungspegel und vorherige Entwicklungsansätze als Folge der Zugabe eines Pufferchips. Dieser Merkmalssatz ist in dem JEDEC-Standard DDR2 SDRAM Spezifikation JESD79-2A, veröffentlicht im Januar 2004, (der DDR2-Standard) definiert. Darüber hinaus schränkte der DDR2-Merkmalssatz die Fähigkeit ein, Merkmale in der Puffer-DRAM-Schnittstelle zu aktivieren, um die Leistung zu verringern und die Leistungsfähigkeit bei niedrigeren Kosten zu verbessern.
  • Existierende Gestaltungen benutzen eine Architektur mit bidirektionalen Abtastimpulsen, die von dem Pufferchip für den DRAM erzeugt werden. In dieser Gestaltung wird ein Ausgabeabtastimpuls pro DRAM benötigt, wobei die Abtastimpulsgestaltung bei höheren Geschwindigkeiten zu Zeitgabeproblemen führt, was auf der Ungewissheit beruht, die durch Driftwirkungen zwischen Eingabebefehlen und N Einheitsintervallen verursacht wird, bis er ausgeführt wird. Während ein Takt im stabilen Zustand diese Ungewissheit beseitigt, würde er bewirken, dass die Anzahl der Anschlussstifte sowohl an dem DRAM als auch dem Pufferchip um das Zweifache zunimmt. Solch eine erhöhte Anzahl der Anschlussstifte führt zu erhöhten Kosten und Leistungsverlust.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die Erfindung ist in den Figuren der beiliegenden Zeichnungen beispielhaft und nicht einschränkend dargestellt, wobei ähnliche Bezugszeichen ähnliche Elemente bezeichnen. Man muss verstehen, dass Bezugnahmen auf „eine" Ausführungsform in dieser Offenbarung nicht unbedingt die gleiche Ausführungsform betreffen und dass solche Bezugnahmen mindestens eine bedeuten.
  • 1 ist ein Blockdiagramm eines Systems einer Ausführungsform der Erfindung.
  • 2 ist ein Zeitdiagramm von Zeitverschiebungsdaten, um eine resultierende Zeitverschiebung in einem freilaufenden Takt in einer Ausführungsform der Erfindung aufzunehmen.
  • 3 ist ein Zeitdiagrmm eines Beispiels des freilaufenden Takts in einer Ausführungsform der Erfindung.
  • AUSFÜHRLICHE BESCHREIBUNG
  • 1 ist ein Blockdiagramm eines Systems einer Ausführungsform der Erfindung. Ein Prozessor 102 ist durch einen Systembus 104 mit dem Chipsatz 106 verbunden. Der Chipsatz 106 stellt eine Schnittstelle zwischen dem Prozessor 102 und Eingabe/Ausgabe- (L/O) Vorrichtungen 108 über einen I/O-Bus 110 bereit. Außerdem weist der Chipsatz 102 eine Speichersteuerung 112 auf, welche über eine Hochgeschwindigkeitsverbindung 114 mit einem Pufferchip 120 eines Dual-Inline-Speichermoduls (DIMM) 100 kommuniziert. In einer alternativen Ausführungsform kann ein Single-Inline-Speichermodul (SIMM) benutzt werden.
  • Das DIMM 100 kann in einen Speicherkartenschlitz mit einer nicht dargestellten Hauptplatine eingefügt werden. Das DIMM 100 weist zwei Banken von Speichereinheiten auf, eine erste Bank (rechte Bank), die dynamische wahlfreie Zugriffsspeicher 142-1 bis 142-4 (kollektiv DRAM 142) aufweist, und eine zweite Bank (linke Bank), die DRAMS 152-1 bis 152-4 (kollektiv DRAM 152) aufweist. Mehr oder weniger Speichereinheiten können in jeder Bank von Speichereinheiten existieren. In einer alternativen Ausführungsform kann ein Single-Inline-Speichermodul (SIMM) benutzt werden. Der Pufferchip 120 steuert die Lese- und Schreibvorgänge von den mehreren Speichereinheiten, zum Beispiel DRAMs 142 und 152. Der Pufferchip 120 kann eine integrierte Schaltung (IC) sein, die mittels jeder beliebigen herkömmlichen oder später entwickelten Technologie hergestellt wird.
  • Der Pufferchip 120 weist mindestens einen Taktgenerator 122 auf, um ein freilaufendes (kontinuierliches) Taktsignal zu erzeugen und zu beziehen. In einer Ausführungsform existieren für jede Bank von Speichereinheiten getrennte Taktgeneratoren. In einer anderen Ausführungsform wird das kontinuierliche Taktsignal aus einem einzigen Taktgenerator 122 aufgeteilt und wird an beide Banken von Speichereinheiten geliefert.
  • In einer Ausführungsform ist ein Taktsignal durch einen untergeordneten Satz der Speichereinheiten, zum Beispiel DRAMs 142 entlang der Taktleitung 140 seriell verteilt. In einer Ausführungsform wird das Taktsignal in einem Ring durch DRAM 142-1 bis DRAM 142-2 bis DRAM 142-3 bis DRAM 142-4 seriell geleitet und durch DRAM 142-4, DRAM 142-3, DRAM 142-2, DRAM 142-1 zurückgeleitet und kehrt dann zu dem Pufferchip 120 zurück. In einer Ausführungsform dient der Takt als ein Schreibtakt, während er sich durch die Speichereinheiten in abnehmender Nähe zu dem Pufferchip 120 bewegt, und dient als ein Lesetakt, während er mit zunehmender Nähe zu dem Pufferchip 120 zurückkehrt.
  • Eine Punkt-zu-Punkt-Verbindung zwischen dem Pufferchip und jedem DRAM ist ebenfalls vorhanden. Diese Punkt-zu-Punkt-Verbindung ist ein Weg, durch den Daten zu jedem DRAM gesendet werden können. Dieser Weg wird hierin auch als eine Datenspur bezeichnet. In einer Ausführungsform ist jede Datenspur 8 Bit breit. Folglich sind die Datenspuren 162-1 bis 162-4 (kollektiv 162) und 172-1 bis 172-4 (kollektiv 172) dargestellt. Die Benutzung des freilaufenden Mehrpunkttakts reduziert die Anzahl von Anschlussstiften sowohl auf den DRAMs als auch dem Pufferchip gegenüber Pulsbetriebverfahren des Standes der Technik. Jedoch führt die Mehrpunkttakt-Topologie zu einer Verzögerung der Ankunft des Taktsignals bei den DRAMs bezüglich der Ankunft von Daten über die Punkt-zu-Punkt-Verbindung. Diese Verzögerung nimmt mit zunehmendem Abstand von (abnehmender Nähe zu) dem Pufferchip 120 zu. Folglich würde das Taktsignal unter der Annahme, dass es gleichzeitig in Quadratur mit den Daten auf der Datenspur 162-4 gesendet wird, eine Beziehung am weitesten entfernt von der Quadratur aufweisen, bei der es bei DRAM 142-4 ankommt. Jedoch kann durch Bereitstellen von Zeitverschiebern 124 zum zeitlichen Verschieben von Daten, die über die Datenspuren 162 gesendet werden, eine Quadratursynchronisation an jeder der Inline-Speichereinheiten erreicht werden. Da der Abstand bekannt ist und die Verzögerung für jeden Punkt simuliert werden kann, kann die Verzögerung für jeden Zeitverschieber im Voraus festgelegt werden, indem Verzögerungsregelschleifen 160-1 bis 160-4 benutzt werden. In einer Ausführungsform kann der Zeitverschieber 124-1 ausgelassen werden, da das Signal an dem ersten DRAM ankommen sollte, was im Wesentlichen die gleiche Beziehung ist wie diejenige, die es bei Verlassen des Pufferchips 120 hatte. In einer anderen Ausführungsform können die Zeitverschieber 124 nur für Datenspuren benutzt werden, bei denen bestimmt wird, dass die Taktverzögerung wahrscheinlich Fehler beim Schreiben gültiger Daten verursachen wird.
  • In ähnlicher Weise wird das Taktsignal bereitgestellt, wenn ein Taktsignal durch jede Speichereinheit in Serie zurückkehrt. Folglich wird der Lesevorgang zum Beispiel an Punkt 158 initiiert. Jedoch wird das Taktsignal bis nach Empfang der Lesedaten an dem Pufferchip über die Datenspur 172-4 nicht zu dem Pufferchip 120 zurückkehren. Folglich ist es notwenig, die Lesedaten mit dem zurückkehrenden Takt zu synchronisieren. Eine Synchronisationslogik 126 stellt das Synchronisieren der Phasenbeziehung der empfangenen Daten und des zurückkehrenden Taktsignals auf der Signalleitung 150 bereit. Mehrere Verzögerungsregelschleifen können eingesetzt werden, um den Takt zum Synchronisieren dieser Phasenbeziehung angemessen zu verzögern. Dies gewährleistet, dass gültige Daten zu der Speichersteuerung 112 zum Gebrauch von dem Prozessor oder einer anderen anfordernden Vorrichtung zurückgesendet werden.
  • Wenngleich der Lesevorgang bezüglich der linken Bank von Speichereinheiten beschrieben worden ist und die Schreibvorgänge bezüglich der rechten Bank von Speichereinheiten beschrieben worden sind, muss man verstehen, dass Lese- und Schreibvorgänge über beide Banken von Speichereinheiten auftreten und analog auf jeder Seite des DIMM 100 ausgeführt werden. Folglich wird die Synchronisationslogik in einer Ausführungsform dupliziert und ist zum Gebrauch von jeder Bank von Speichereinheiten verfügbar. In ähnlicher Weise werden Zeitverschieber für jede Bank von Speichereinheiten bereitgestellt. Darüber hinaus existieren, wie oben erwähnt, in einer Ausführungsform zwei Taktgeneratoren auf dem Pufferchip 120, einer zur Lieferung eines Takts über die Signalleitung 140 und einer zur Lieferung eines Takts über die Signalleitung 150. In einer anderen Ausführungsform wird ein Signaltaktgenerator benutzt, um Takte sowohl über die Signalleitung 140 als auch die Signalleitung 150 zu liefern.
  • 2 ist ein Zeitdiagramm von Zeitverschiebungsdaten, um eine resultierende Zeitverschiebung in einem freilaufenden Takt in einer Ausführungsform der Erfindung aufzunehmen. Wie zu sehen ist, weist der Takt an dem Pufferchip eine Quadraturbeziehung mit den Daten auf. Während das Taktsignal durch jede aufeinander folgende Speichereinheit geht, wird die Zeitverschiebung T1SFT, T2SFT, T3SFT, T4SFT jedoch zunehmend größer. Wenn die Daten folglich über die Datenspuren gleichzeitig mit dem Takt gesendet würden, der den Puffer verlässt, würden die Speichereinheiten, die entfernter von dem Pufferchip liegen, mit zunehmender Wahrscheinlichkeit ungültige Daten schreiben. Somit wird innerhalb des Pufferchips eine Zeitverschiebung der Daten eingeführt, um zu gewährleisten, dass die Quadraturbeziehung zwischen dem Takt an dem Speichermodul und dem Empfang gültiger Daten bewahrt wird.
  • 3 ist ein Zeitdiagramm eines Beispiels des freilaufenden Takts in einer Ausführungsform der Erfindung. Der Takt erscheint an der Speichereinheit, die von dem Pufferchip am weitesten entfernt ist, zuerst als zurückgeführt. Da die Speichereinheit keine Logik aufweist, um eine bestimmte Phasenbeziehung mit dem Takt zu gewährleisten, ordnet die Speichereinheit die Daten auf der Punktverbindung in Antwort auf den Empfang des Takts ungeachtet der Phasenbeziehung/Taktzeit an. Ein abnehmender Taktversatz bezüglich der zurückgesendeten Daten tritt auf, wenn der Takt zu dem Puffer in zunehmender Nähe für jede aufeinander folgende Speichereinheit zurückkehrt. An dem Puffer gewährleistet die Synchronisationslogik die Quadraturphasenbeziehung durch Verzögern der Daten aus den jeweiligen Speichereinheitszeiten T4, T3, T2 and T1. Auf diese Weise gewährleistet die Synchronisationslogik auf dem Pufferchip die Erfassung gültiger Daten an dem Pufferchip.
  • In der vorstehenden Beschreibung ist die Erfindung mit Bezug auf spezifische Ausführungsformen davon beschrieben worden. Es ist jedoch offensichtlich, dass verschiedene Modifikationen und Veränderungen daran vorgenommen werden können, ohne den Geist im weiteren Sinne und den Schutzbereich der Erfindung zu verlassen, der in den angehängten Ansprüchen dargestellt ist. Die Beschreibung und die Zeichnungen sind dementsprechend im veranschaulichenden und nicht im einschränkenden Sinne zu verstehen.
  • ZUSAMMENFASSUNG:
  • Ein Verfahren, ein System und eine Vorrichtung zum Verteilen eines Taktsignals unter mehreren Speichereinheiten in einer Speicherarchitektur. Ein Pufferchip ist mit mehreren Speichereinheiten jeweils durch eine Punkt-zu-Punkt-Verbindung verbunden. Der Pufferchip weist einen Taktgenerator auf, um einen kontinuierlichen freilaufenden Takt zu erzeugen, der durch einen untergeordneten Satz von Speichereinheiten in der Architektur seriell geleitet werden kann. Das Senden von Daten wird über die Punkt-zu-Punkt-Verbindung auf der Grundlage der Nähe der Speichereinheiten zu dem Pufferchip verzögert, um eine Verzögerung in das Mehrpunkttaktsignal einzubringen.

Claims (16)

  1. Vorrichtung, die umfaßt: mehrere Speichereinheiten; und einen Puffer, um über mehrere Punkt-zu-Punkt-Datenspuren zu kommunizieren, wobei eine Datenspur für jede der mehreren Speichereinheiten vorgesehen ist, und um einen kontinuierlichen Takt durch jede Speichereinheit seriell weiterzuleiten, um die mehreren Datenspuren anzutreiben.
  2. Vorrichtung nach Anspruch 1, wobei der Puffer umfaßt: mehrere Zeitverschieber, um ein Timing von Daten, die auf den Punkt-zu-Punkt-Datenspuren übertragen werden, auf der Grundlage einer Nähe der Speichereinheit zu dem Puffer zu verschieben.
  3. Vorrichtung nach Anspruch 2, wobei jeder Zeitverschieber eine Verzögerungsregelschleife umfaßt.
  4. Vorrichtung nach Anspruch 1, wobei jede Speichereinheit einen dynamischen wahlfreien Zugriffsspeicher umfaßt.
  5. Vorrichtung nach Anspruch 1, wobei jede Datenspur 8 Bit breit ist.
  6. Vorrichtung nach Anspruch 1, wobei der Puffer Folgen einen Taktgenerator umfaßt, um einen freilaufenden Takt bereitzustellen.
  7. Verfahren, das umfaßt: ein Erzeugen eines kontinuierlichen Taktsignals; und ein serielles Weiterleiten des Taktsignals durch mehrere Speichereinheiten in abnehmender Nähe zu einer Taktquelle.
  8. Verfahren nach Anspruch 7, das ferner umfaßt: ein serielles Rückleiten des Taktsignals durch mehrere Speichereinheiten in zunehmender Nähe zu der Taktquelle.
  9. Verfahren nach Anspruch 8, das ferner umfaßt: ein Synchronisieren des Taktsignals bezüglich eines Datensignals über eine Punkt-zu-Punkt-Verbindung von einer Speichereinheit zu der Taktquelle.
  10. Verfahren nach Anspruch 7, das ferner umfaßt: ein Liefern von Daten zu einer Speichereinheit über eine Punkt-zu-Punkt-Verbindung in Quadratur mit dem Taktsignal.
  11. Verfahren nach Anspruch 10, wobei das Liefern umfaßt: ein Verzögern der Datenlieferung auf einer Punkt-zu-Punkt-Verbindung zu einer der mehreren Speichereinheiten auf der Grundlage der Nähe der Speichereinheit zu der Taktquelle.
  12. System, das umfaßt: einen Prozessor; eine Speichersteuerung, die mit dem Prozessor verbunden ist; ein Dual-Inline-Speichermodul (DIMM), das mit der Speichersteuerung verbunden ist, wobei das DIMM einen Pufferchip aufweist, um Daten zu empfangen, die an eine beliebige von mehreren Speichereinheiten auf dem DIMM gerichtet sind, wobei der Puf fer ein Taktsignal erzeugt, das in einem Ring durch einen untergeordneten Satz von Speichereinheiten und zurück zu dem Puffer geleitet wird.
  13. System nach Anspruch 12, wobei jede Speichereinheit einen dynamischen wahlfreien Zugriffsspeicher (DRAM) umfasst.
  14. System nach Anspruch 12, wobei das DIMM umfaßt: mehrere Datenspuren, die jeweils eine Punkt-zu-Punkt-Verbindung zwischen dem Pufferchip und einer Speichereinheit bereitstellen.
  15. System nach Anspruch 14, wobei der Puffer umfaßt: eine Verzögerungslogik, um die Datenlieferung auf einer Datenspur auf der Grundlage der Nähe des einen Speichers zu dem Puffer zu verzögern.
  16. System nach Anspruch 14, wobei der Puffer umfaßt: eine Synchronisationslogik, um das Taktsignal, das aus den Speichereinheiten zurückkehrt, mit Daten auszurichten, die über die Datenspuren bereitgestellt werden.
DE112005002261.7T 2004-09-30 2005-09-29 Gepufferter kontinuierlicher Mehrpunkt-Taktring Expired - Fee Related DE112005002261B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/956,397 2004-09-30
US10/956,397 US7542322B2 (en) 2004-09-30 2004-09-30 Buffered continuous multi-drop clock ring
PCT/US2005/035390 WO2006039608A2 (en) 2004-09-30 2005-09-29 Buffered continuous multi-drop clock rin

Publications (2)

Publication Number Publication Date
DE112005002261T5 true DE112005002261T5 (de) 2007-08-23
DE112005002261B4 DE112005002261B4 (de) 2019-04-11

Family

ID=35610192

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112005002261.7T Expired - Fee Related DE112005002261B4 (de) 2004-09-30 2005-09-29 Gepufferter kontinuierlicher Mehrpunkt-Taktring

Country Status (7)

Country Link
US (2) US7542322B2 (de)
KR (1) KR100941024B1 (de)
CN (1) CN101031860B (de)
DE (1) DE112005002261B4 (de)
GB (1) GB2434895B (de)
TW (1) TWI323471B (de)
WO (1) WO2006039608A2 (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6675272B2 (en) 2001-04-24 2004-01-06 Rambus Inc. Method and apparatus for coordinating memory operations among diversely-located memory components
US8391039B2 (en) * 2001-04-24 2013-03-05 Rambus Inc. Memory module with termination component
DE102006051514B4 (de) * 2006-10-31 2010-01-21 Qimonda Ag Speichermodul und Verfahren zum Betreiben eines Speichermoduls
US20110033007A1 (en) * 2007-12-19 2011-02-10 Zerbe Jared L Multi-band, multi-drop chip to chip signaling
KR101393311B1 (ko) * 2008-03-19 2014-05-12 삼성전자주식회사 프로세스 변화량을 보상하는 멀티 칩 패키지 메모리
KR101580897B1 (ko) 2008-10-07 2015-12-30 삼성전자주식회사 디스플레이 드라이버, 이의 동작 방법, 및 상기 디스플레이 드라이버를 포함하는 장치
JP2010282511A (ja) * 2009-06-05 2010-12-16 Elpida Memory Inc メモリモジュール及びこれを備えるメモリシステム
WO2011016934A2 (en) 2009-07-28 2011-02-10 Rambus Inc. Method and system for synchronizing address and control signals in threaded memory modules
US8842492B2 (en) 2010-12-09 2014-09-23 Rambus Inc. Memory components and controllers that utilize multiphase synchronous timing references
US9262348B2 (en) * 2011-11-30 2016-02-16 Nvidia Corporation Memory bandwidth reallocation for isochronous traffic
US9082464B2 (en) * 2012-02-14 2015-07-14 Samsung Electronics Co., Ltd. Memory module for high-speed operations
US20150033050A1 (en) * 2013-07-25 2015-01-29 Samsung Electronics Co., Ltd Semiconductor integrated circuit and computing device including the same
US10216657B2 (en) 2016-09-30 2019-02-26 Intel Corporation Extended platform with additional memory module slots per CPU socket and configured for increased performance
US9818457B1 (en) 2016-09-30 2017-11-14 Intel Corporation Extended platform with additional memory module slots per CPU socket
KR20180066783A (ko) * 2016-12-09 2018-06-19 삼성전자주식회사 메모리 그룹을 포함하는 메모리 모듈
US10635357B2 (en) 2018-07-03 2020-04-28 Nvidia Corporation Method for overlapping memory accesses

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5230013A (en) * 1992-04-06 1993-07-20 Motorola, Inc. PLL-based precision phase shifting at CMOS levels
JP3077866B2 (ja) * 1993-11-18 2000-08-21 日本電気株式会社 メモリモジュール
US5390147A (en) 1994-03-02 1995-02-14 Atmel Corporation Core organization and sense amplifier having lubricating current, active clamping and buffered sense node for speed enhancement for non-volatile memory
KR0179824B1 (ko) * 1995-05-17 1999-05-15 문정환 아이씨 메모리 카드
US5786732A (en) * 1995-10-24 1998-07-28 Vlsi Technology, Inc. Phase locked loop circuitry including a multiple frequency output voltage controlled oscillator circuit
US5872959A (en) 1996-09-10 1999-02-16 Lsi Logic Corporation Method and apparatus for parallel high speed data transfer
US5917760A (en) 1996-09-20 1999-06-29 Sldram, Inc. De-skewing data signals in a memory system
US6115318A (en) * 1996-12-03 2000-09-05 Micron Technology, Inc. Clock vernier adjustment
JP3455040B2 (ja) * 1996-12-16 2003-10-06 株式会社日立製作所 ソースクロック同期式メモリシステムおよびメモリユニット
JP3737276B2 (ja) * 1997-04-25 2006-01-18 富士通株式会社 半導体記憶装置
US5867448A (en) * 1997-06-11 1999-02-02 Cypress Semiconductor Corp. Buffer for memory modules with trace delay compensation
US6587912B2 (en) 1998-09-30 2003-07-01 Intel Corporation Method and apparatus for implementing multiple memory buses on a memory module
US6845436B1 (en) * 1998-12-17 2005-01-18 International Business Machines Corporation Synchronized signal transfer system
KR100301054B1 (ko) * 1999-04-07 2001-10-29 윤종용 데이터 입출력 버스의 전송 데이터율을 향상시키는 반도체 메모리장치 및 이를 구비하는 메모리 모듈
JP3820843B2 (ja) 1999-05-12 2006-09-13 株式会社日立製作所 方向性結合式メモリモジュール
US6744124B1 (en) 1999-12-10 2004-06-01 Siliconix Incorporated Semiconductor die package including cup-shaped leadframe
US7363422B2 (en) 2000-01-05 2008-04-22 Rambus Inc. Configurable width buffered module
US6434081B1 (en) * 2000-05-12 2002-08-13 Micron Technology, Inc. Calibration technique for memory devices
KR100699810B1 (ko) * 2000-08-05 2007-03-27 삼성전자주식회사 버스 효율을 향상시키는 반도체 메모리장치 및 메모리시스템
US6687780B1 (en) 2000-11-02 2004-02-03 Rambus Inc. Expandable slave device system
US6735709B1 (en) * 2000-11-09 2004-05-11 Micron Technology, Inc. Method of timing calibration using slower data rate pattern
DE10059182C2 (de) 2000-11-29 2002-10-24 Infineon Technologies Ag Schaltungsanordnung zum zerstörungsfreien, selbstnormierenden Auslesen von MRAM-Speicherzellen
US6445624B1 (en) * 2001-02-23 2002-09-03 Micron Technology, Inc. Method of synchronizing read timing in a high speed memory system
US6877079B2 (en) 2001-03-06 2005-04-05 Samsung Electronics Co., Ltd. Memory system having point-to-point bus configuration
DE10136853B4 (de) * 2001-07-27 2004-11-18 Infineon Technologies Ag Verfahren zur Datenkommunikation mehrerer Halbleiterspeicherbausteine mit einem Controllerbaustein und dafür eingerichteter Halbleiterspeicherbaustein
DE10153657C2 (de) * 2001-10-31 2003-11-06 Infineon Technologies Ag Anordnung zur Datenübertragung in einem Halbleiterspeichersystem und Datenübertragungsverfahren dafür
JP4159415B2 (ja) * 2002-08-23 2008-10-01 エルピーダメモリ株式会社 メモリモジュール及びメモリシステム
JP3742051B2 (ja) * 2002-10-31 2006-02-01 エルピーダメモリ株式会社 メモリモジュール、メモリチップ、及びメモリシステム
DE102004014451A1 (de) 2003-03-26 2004-11-04 Infineon Technologies Ag Verfahren zum Messen der Verzögerungszeit einer Signalleitung
WO2004092904A2 (en) * 2003-04-10 2004-10-28 Silicon Pipe, Inc. Memory system having a multiplexed high-speed channel
DE10334779B4 (de) 2003-07-30 2005-09-29 Infineon Technologies Ag Halbleiterspeichermodul
US6996749B1 (en) * 2003-11-13 2006-02-07 Intel Coporation Method and apparatus for providing debug functionality in a buffered memory channel
US6980042B2 (en) 2004-04-05 2005-12-27 Micron Technology, Inc. Delay line synchronizer apparatus and method

Also Published As

Publication number Publication date
CN101031860A (zh) 2007-09-05
GB2434895A (en) 2007-08-08
TW200627473A (en) 2006-08-01
DE112005002261B4 (de) 2019-04-11
WO2006039608A3 (en) 2006-07-20
CN101031860B (zh) 2010-06-09
TWI323471B (en) 2010-04-11
GB0705527D0 (en) 2007-05-02
WO2006039608A2 (en) 2006-04-13
US7542322B2 (en) 2009-06-02
US20070002676A1 (en) 2007-01-04
US20060083103A1 (en) 2006-04-20
KR20070048264A (ko) 2007-05-08
GB2434895B (en) 2008-05-14
KR100941024B1 (ko) 2010-02-05

Similar Documents

Publication Publication Date Title
DE112005002261B4 (de) Gepufferter kontinuierlicher Mehrpunkt-Taktring
DE69737013T2 (de) Verfahren und Vorrichtung zur Taktsignalerzeugung und -verteilung mit minimaler Verschiebung
DE102010013668B4 (de) Aktives Training von Speicherbefehl-Timing
DE60308183T2 (de) Pufferanordnung für speicher
DE112006001643B4 (de) Verfahren und Vorrichtung zum Aushandeln von Punkt-zu-Punkt-Verbindungen
DE10210904A1 (de) Speichermodul, zugehöriges Speichersystem und Taktsignalerzeugungsverfahren
DE60224727T2 (de) Multimodus-synchronspeichervorrichtung und verfahren zum betrieb und testen derselben
DE602004007674T3 (de) Integrierte Schaltung mit bimodalem Daten-Strobe
DE19723876B4 (de) Signalübertragungsvorrichtung
DE102012204991B4 (de) Speichereinrichtungen, Systeme und Verfahren unter Verwendung einer Befehls/Adressenkalibrierung
EP1423773A1 (de) Verbesserung des timings und minimierung externer einflüsse bei digitalen signalen
DE102006035612B4 (de) Speicherpuffer, FB-DIMM und Verfahren zum Betrieb eines Speicherpuffers
DE102007039192A1 (de) Verfahren und Schaltung zum Übertragen eines Speichertaktsignals
DE10209398A1 (de) Speichersteuerung mit einer Unterstützung für Speichermodule aus RAM-Bauelementen mit inhomogener Datenbreite
DE202010018501U1 (de) System, das verteilte byteweise Puffer auf einem Speichermodul verwendet
DE112011106018B4 (de) Leistungsdrosselung des dynamischen Speichers
DE102005051308A1 (de) Zentrale Vorrichtung zum Testen von Speicher und Verfahren
DE112007002605T5 (de) Speichersystem mit seriellem Hochgeschwindigkeitspuffer
DE102006004596A1 (de) Verfahren und Vorrichtungen zum Implementieren einer Leistungsreduzierung bei einer Speichervorrichtung
DE10125724B4 (de) Speichersystem, Speicherbauelement und Speicherdatenzugriffsverfahren
DE102019112628A1 (de) Dimm für speicherkanal mit hoher bandbreite
DE10393657T5 (de) Verfahren und Vorrichtung zur Datenabfrage
DE112006002092T5 (de) Schaltungskartensynchronisation innerhalb eines standardisierten Prüfinstrumentenchassis
DE102006020186A1 (de) Vorrichtung und Verfahren von Verzögerungsberechnung für strukturierte ASIC
DE102018120862A1 (de) Nichtflüchtige Speichervorrichtung, Speichervorrichtung mit nichtflüchtigen Speichervorrichtungen und Verfahren zum Trainieren von Dateneingabe- und -ausgabeleitungen zwischen einer Steuerung und nichtflüchtigen Speichervorrichtungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: G06F0001100000

Ipc: G11C0007220000

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee