DE112011106018B4 - Leistungsdrosselung des dynamischen Speichers - Google Patents

Leistungsdrosselung des dynamischen Speichers Download PDF

Info

Publication number
DE112011106018B4
DE112011106018B4 DE112011106018.1T DE112011106018T DE112011106018B4 DE 112011106018 B4 DE112011106018 B4 DE 112011106018B4 DE 112011106018 T DE112011106018 T DE 112011106018T DE 112011106018 B4 DE112011106018 B4 DE 112011106018B4
Authority
DE
Germany
Prior art keywords
memory
rank
ranks
storage device
misalignment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112011106018.1T
Other languages
English (en)
Other versions
DE112011106018T5 (de
Inventor
Brian Toronyi
Kenneth Shoemaker
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112011106018T5 publication Critical patent/DE112011106018T5/de
Application granted granted Critical
Publication of DE112011106018B4 publication Critical patent/DE112011106018B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668Details of memory controller
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/402Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406Management or control of the refreshing or charge-regeneration cycles
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076Timing circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409Read-write [R-W] circuits 
    • G11C11/4096Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2207/00Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22Control and timing of internal memory operations
    • G11C2207/2254Calibration
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/02Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)
  • Memory System (AREA)

Abstract

Speichergerät (100), umfassend: einen Speicherstapel (270), der eine Mehrzahl von gekoppelten Speicherelementen (230–260) umfasst, wobei die Speicherelemente eine Mehrzahl von Rängen aufweisen und die Mehrzahl von Rängen einen ersten und einen zweiten Rang einschließt; und ein Logikgerät (210) mit einem Memory Controller (212); wobei der Memory Controller (212) einen Betrag der Fehlausrichtung zwischen Datensignalen in Bezug auf eine Leseanforderung für den ersten Rang und eine Leseanforderung für den zweiten Rang feststellt; und wobei der Memory Controller (212) bei der Feststellung, dass die Fehlausrichtung (620) zwischen dem ersten Rang und dem zweiten Rang größer als ein Schwellenwert (615) ist, eine Zeitverschiebung zwischen einem Datensignal für den ersten Rang und einem Datensignal für den zweiten Rang einfügt..

Description

  • TECHNISCHES GEBIET
  • Ausführungsformen der Erfindung betreffen allgemein das Gebiet elektronischer Bauelemente und genauer die Leistungsdrosselung des dynamischen Speichers.
  • HINTERGRUND
  • Um Speicher mit zusätzlicher Dichte für verschiedene Arten von Rechenvorgängen bereitzustellen, werden Speichergeräte, die eine Vielzahl eng gekoppelter Speicherelemente aufweisen (welche als 3D-Stapelspeicher oder Stapelspeicher bezeichnet werden können), entwickelt.
  • Ein 3D-Stapelspeicher kann gekoppelte Schichten oder Pakete von DRAM-Speicherelementen (DRAM: dynamischer RAM) umfassen, die als Speicherstapel bezeichnet werden können. Stapelspeicher kann verwendet werden, um eine große Menge an Hauptspeicher in einem einzigen Bauteil oder Paket bereitzustellen, wobei das Bauteil oder Paket weiter Systemkomponenten wie einen Memory-Controller und eine CPU (Hauptprozessor) oder andere Systemelemente umfassen kann.
  • Doch in einer größeren Speicherstruktur wie einem Stapelspeichergerät kann es zur Fehlausrichtung von Signalen kommen. Bei herkömmlichen Vorrichtungen oder herkömmlichem Betrieb können Speichersignale zur Neuausrichtung gestoppt werden, doch geht ein solches Anhalten des Betriebs für eine Signalneujustierung zu Lasten der Leistung eines Geräts oder eines Systems, in dem das Speichergerät verwendet wird.
  • Aus US 2010/0182855 A1 sind ein Halbleiterbauelement und ein Verfahren bekannt, die synchron mit einem Hochgeschwindigkeitstaktgeber arbeiten und ohne einen Synchronisationsschaltkreis wie einen DLL oder einen PLL auskommen.
  • Aus US 2011/0292708 A1 ist ein Halbleiterbauelement bekannt, welches über einen Chipstapel verfügt, wobei ein Master-Chip und einer oder mehrere Slave-Chips vorgesehen sind. Die I/O Verbindungen der Slave-Chips müssen nicht mit Kanälen eines Motherboard verbunden werden, nur die Anschlusspads des Master-Chips müssen mit den Kanälen verbunden werden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Erfindungsgemäße Ausführungsformen werden beispielhaft und in keiner Weise einschränkend in den Figuren der begleitenden Zeichnungen dargestellt, wobei sich gleiche Bezugsnummern auf ähnliche Elemente beziehen.
  • 1 veranschaulicht eine Ausführungsform eines Stapelspeichergeräts;
  • 2 veranschaulicht eine Ausführungsform eines 3D-Stapelspeichers, der Leistungsdrosselung ermöglicht;
  • 3 ist ein Impulsdiagramm, das das Timing einer Ausführungsform eines Speichergeräts darstellt;
  • 4 ist ein Impulsdiagramm zum Veranschaulichen der Neuausrichtung von Rang-zu-Rang-Leseanforderungen;
  • 5 ist ein Impulsdiagramm zum Veranschaulichen einer Ausführungsform der Leistungsdrosselung zum Behandeln einer Fehlausrichtung;
  • 6 ist ein Ablaufdiagramm zum Veranschaulichen einer Ausführungsform des Verfahrens zum Drosseln der Speicheroperationen zur Behandlung der Fehlausrichtung von Signalen;
  • 7 ist ein Blockdiagramm zum Veranschaulichen einer Ausführungsform eines mobilen Computergeräts einschließlich eines Stapelspeichergeräts;
  • 8 veranschaulicht eine Ausführungsform eines Computersystems einschließlich Stapelspeicher.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Ausführungsformen der Erfindung sind im Allgemeinen auf dynamische Operationen für 3D-Stapelspeicher, die thermische Daten verwenden, gerichtet.
  • Wie hier verwendet:
    bedeutet 3D-Stapelspeicher (wobei 3D auf dreidimensional hinweist) oder Stapelspeicher ein Hauptspeicher, der mehrere gekoppelte Speicherschichten, Speicherpakete oder andere Speicherelemente umfasst. Ein 3D-Stapelspeicher kann ein WideIO-Speichergerät umfassen. Der Speicher kann vertikal oder horizontal (z.B. nebeneinander) gestapelt sein oder anderweitig zusammengekoppelte Speicherelemente enthalten. Insbesondere kann ein DRAM-Stapelspeichergerät oder -system einen Speicherbaustein mit einer Mehrzahl von DRAM-Chiplagen umfassen. Ein Stapelspeichergerät kann auch Systemelemente im Bauelement umfassen, die hier als Systemschicht bezeichnet sein können, wobei die Systemschicht Elemente wie eine CPU (Hauptprozessor), einen Memory-Controller (wie eine WideIO-Steuerung) und andere zugehörige Systemelemente umfassen kann. Die Systemschicht kann einen System-On-Chip (SoC) einschließen. In manchen Ausführungsformen kann der Logik-Chip ein Anwendungsprozessor oder ein Grafikprozessor (GPU) sein. Ein 3D-Stapelspeicher kann unter anderem einen WideIO-Speichergerät umfassen, ohne darauf beschränkt zu sein.
  • Im Betrieb verliert Datenverkehr in einem Stapelspeichergerät mit der Zeit die Ausrichtung. Vom Stapelspeichergerät erzeugte ungleiche Temperaturgefälle führen zu Verschiebungen der Signalausrichtung. Zum Beispiel erwärmt sich ein WideIO-DRAM-Chip beim Betrieb, und die so entstehenden Temperaturgefälle bewirken, dass verschiedene Ränge des Speichergeräts fehlausgerichtet werden. Eine Fehlausrichtung kann jedoch auch durch andere Faktoren verursacht werden, darunter das Timing-Verhalten des Speichergeräts, und Ausführungsformen sind nicht auf eine durch Temperaturgefälle oder sonstige spezifische Ursachen bewirkte Fehlausrichtung beschränkt. Wenn die Fehlausrichtung zu groß wird, kann es zu Datenfehlern und zur Verletzung bestimmter Normanforderungen kommen. In einem Beispiel müssen WideIO-DRAMs eine Rang-zu-Rang-Timing-Genauigkeit von unter 500 ps (Pikosekunden) zwischen Rängen über Prozess-, Spannungs- und Temperaturschwankungen hinweg bieten.
  • Beim Abstimmen eines Systems können WideIO-DRAMs variable Verzögerungen in die DQ-(Daten)- und DQS-(Datenstrobesignal)-Generierungsschaltungen einführen, um die Ausrichtung aufrechtzuerhalten. WideIO-Steuerungen umfassen Phasendiskriminierungsschaltungen, um (innerhalb von 100 ps) die relativen Ankunftszeiten von zwei Impulsen auf unterschiedlichen DQ-Leitungen zu ermitteln. Dennoch können das Temperaturgefälle des Speicherstapels oder andere Faktoren trotzdem zu einer Fehlausrichtung führen. Bei herkömmlichem Betrieb wird auf eine erkannte Fehlausrichtung von Daten, die eine bestimmte Schwelle überschreitet, durch Stoppen des Datenverkehrs für eine Neuausrichtung reagiert. In einem WideIO-System erfordert eine herkömmliche Funktion, dass Wide IO DRAM-Verkehr für einen Zeitraum gestoppt wird, wenn verschiedene DRAM-Rangdaten und Datenstrobesignale fehlausgerichtet werden, wobei das Stoppen des DRAM eine Neuausrichtung der verschiedenen Rangdaten und Datenstrobesignale gestattet. Doch das Stoppen des Datenverkehrs erzeugt eine Leistungseinbuße im Speicherbetrieb.
  • In manchen Ausführungsformen reagiert eine Vorrichtung oder ein System zur Behandlung einer Fehlausrichtung von Daten zwischen Rängen eines Speichergeräts durch Drosseln des Betriebs des Speichergeräts, ohne den DRAM-Verkehr zu stoppen. In manchen Ausführungsformen umfasst eine Drosselbetrieb für ein Speichergerät das Einsetzen einer Blase durch einen Memory Controller, um bei fortgesetztem Betrieb eine Ausrichtungsänderung zu ermöglichen. In manchen Ausführungsformen ist die Blase ein temporärer Zeitversatz von einem Zyklus zwischen Rang-zu-Rang-Leseanforderungen, um die Ausrichtung zwischen Rängen zu fördern. In manchen Ausführungsformen gestattet eine Vorrichtung oder ein System, dass anstehender DRAM-Verkehr ohne Verzug für einen langwierigen Neuausrichtungsprozess fließen kann.
  • In manchen Ausführungsformen sorgt die Vorrichtung oder das System für ein Entfernen der Blase, wenn die Speicheroperationen geringer oder ausgeglichen werden. In manchen Ausführungsformen führt der Memory Controller einen Rangausrichtungsvorgang durch und entfernt die Ein-Zyklus-Blase für unterschiedliche Rangleseanforderungen, wenn der Speicherverkehr, wie zum Beispiel der WideIO-DRAM-Verkehr, reduziert ist und der WideIO-Memory Controller eine Maßnahme zur Reaktion auf den reduzierten Verkehr zu ergreifen versucht, zum Beispiel entweder die DRAM-Schnittstelle abzuschalten oder den DRAM einer Selbstauffrischung zu unterziehen.
  • In manchen Ausführungsformen umfasst das Speichergerät einen Speicherstapel, der gekoppelte Speicherelemente umfasst, wobei die Speicherelemente mehrere Ränge aufweisen und die Mehrzahl von Rängen einen ersten und einen zweiten Rang einschließt, und ein Logikgerät mit einem Memory Controller. Der Memory Controller stellt einen Betrag der Fehlausrichtung zwischen Datensignalen in Bezug auf eine Leseanforderung für den ersten Rang und eine Leseanforderung für den zweiten Rang fest und, wenn er feststellt, dass die Fehlausrichtung zwischen dem ersten Rang und dem zweiten Rang größer als ein Schwellenwert ist, fügt die Speichersteuerung eine Zeitverschiebung zwischen einem Datensignal für den ersten Rang und einem Datensignal für den zweiten Rang ein.
  • In manchen Ausführungsformen umfasst ein Verfahren zum Betreiben eines Stapelspeichergeräts, dass das Speichergerät einen Speicherstapel aufweist, der eine Mehrzahl von gekoppelten Speicherelementen umfasst, wobei die Speicherelemente eine Mehrzahl von Rängen aufweisen und die Mehrzahl von Rängen einen ersten und einen zweiten Rang einschließt. Das Verfahren umfasst die Feststellung eines Betrags der Fehlausrichtung zwischen Datensignalen in Bezug auf eine Leseanforderung für den ersten Rang und eine Leseanforderung für den zweiten Rang; und bei Feststellung, dass die Fehlausrichtung zwischen dem ersten Rang und dem zweiten Rang größer als ein Schwellenwert ist, Einfügen einer Zeitverschiebung zwischen einem Datensignal für den ersten Rang und einem Datensignal für den zweiten Rang.
  • 1 veranschaulicht eine Ausführungsform eines Stapelspeichergeräts. In manchen Ausführungsformen umfasst ein Stapelspeichergerät 100 (zum Beispiel ein WideIO-Speichergerät) einen Speicherstapel mit einer oder mehreren DRAM-Chiplagen 120, der eng mit einem Logikchip 110 gekoppelt ist, bei dem es sich um ein SoC oder ein anderes Systemelement handeln kann. In manchen Ausführungsformen kann der Logikchip 110 einen Memory Controller umfassen. In manchen Ausführungsformen sorgt der Memory Controller für eine Drosselung des Speicherbetriebs, um die Fehlausrichtung von Signalen zu behandeln.
  • 2 veranschaulicht eine Ausführungsform eines 3D-Stapelspeichers, der Leistungsdrosselung ermöglicht. In dieser Darstellung umfasst ein 3D-Stapelspeichergerät 200 ein Logikchip-Systemelement 210, das mit einer oder mehreren DRAM-Speicherchiplagen 220, die hier auch als Speicherstapel bezeichnet werden, gekoppelt ist, wobei die Speicherchiplagen eine oder mehrere Scheiben oder Teile und einen oder mehrere Kanäle umfassen können. Bei manchen Ausführungsformen kann der Logikchip 210 ein System-On-Chip (SoC) oder ein anderes ähnliches Element sein. Jede Chiplage kann eine temperaturkompensierte Selbstauffrischungsschaltung (TCSR) zur Behandlung von Temperaturproblemen aufweisen, wobei die TCSR und ein Modusregister (MR) Teil einer Managementlogik des Geräts sein können und die MC thermische Offset-Bits zur Einstellung der Auffrischrate durch die TCSR umfassen kann. Die Chiplagen und das Systemelement können thermisch miteinander gekoppelt sein. Die Elemente dieser und der folgenden Figur sind zur Veranschaulichung und nicht maßstabgerecht dargestellt.
  • Während 2 eine Implementierung veranschaulicht, bei der der Logikchip 210 unterhalb des Speicherstapels von einer oder mehreren Speicherchiplagenschichten 220 gekoppelt ist, sind Ausführungsformen nicht auf diese Anordnung begrenzt. Beispielsweise kann sich bei manchen Ausführungsformen ein Systemelement 210 neben dem Speicherstapel 220 befinden und deshalb in einer Nebeneinanderanordnung mit dem Speicherstapel 220 gekoppelt sein.
  • In dieser Darstellung schließen die DRAM-Speicherchiplagenschichten vier Speicherchiplagenschichten ein, wobei diese Schichten eine erste Speicherchiplagenschicht 230, eine zweite Speicherchiplagenschicht 240, eine dritte Speicherchiplagenschicht 250 und eine vierte Speicherchiplagenschicht 260 sind. Jedoch sind Ausführungsformen auf keine spezielle Anzahl an Speicherchiplagenschichten im Speicherstapel 220 begrenzt und können eine größere oder kleinere Anzahl an Speicherchiplagenschichten einschließen. Neben anderen Elementen kann das Systemelement 210 einen Memory-Controller 212 für den Speicherstapel 220 einschließen. Bei manchen Ausführungsformen schließt jede Speicherchiplagenschicht (mit der möglichen Ausnahme der oberen oder obersten Speicherchiplagenschicht wie der vierten Speicherchiplagenschicht 260 in dieser Darstellung) eine Vielzahl von Through Silicon Vias (TSVs) 205 ein, um Pfade durch das Siliziumsubstrat der Speicherchiplagenschichten bereitzustellen.
  • Im Betrieb kann der Speicher 200 jedoch eines oder mehrere Temperaturgefälle entwickeln, zu denen vertikale Gefälle 270, wie kühlere Bereiche, die näher an Kühlrippen oder anderen Kühlelementen liegen, und horizontale Temperaturgefälle 275 wie Unterschiede zwischen einem heißeren Innenkern und kühleren äußren Teilen des Speicherstapels 220 gehören. Neben anderen Wirkungen können die Temperaturgefälle eine Fehlausrichtung von Signalen zwischen Speicher Rängen verursachen. Außerdem können andere Faktoren, darunter das Timing-Verhalten der Speicherelemente eines Speicherstapels eine Fehlausrichtung von Signalen bewirken.
  • In manchen Ausführungsformen kann der Logikchip 210 einen Memory Controller, zum Beispiel einen WideIO Memory Controller, umfassen. In manchen Ausführungsformen kann der Memory Controller die Fehlausrichtung zwischen Rängen durch Leistungsdrosselung statt durch Stoppen des Speicherbetriebs behandeln. In manchen Ausführungsformen umfasst die Leistungsdrosselung das Einführen eines Zeitversatzes zur Korrektur der Ausrichtung, wobei eine Verzögerung insbesondere eine Blase von einem Zyklus zum Verschieben der Signalausrichtung sein kann.
  • 3 ist ein Impulsdiagramm, das das Timing einer Ausführungsform eines Speichergeräts darstellt. In dieser Darstellung zeigt das Impulsdiagramm 300 optimierte Rang-zu-Rang-Auslesungen, wobei das Timing zwischen Rängen (Rk0 und Rk1) tRDRD_d = 2 ist. Bei einer solchen Operation treten die Daten DQ und Strobesignale DQS zu Zeitdaten-Auslesungen für die einzelnen Ränge nacheinander auf. Wenn die Rang-zu-Rang-Signalbeziehung jedoch ausreichend fehlausgerichtet ist, besteht die Gefahr, dass ein Datenfehler auftritt oder dass eine Operation die Timing-Normen nicht erfüllt. In manchen Ausführungsformen wird eine Blase von einem Zyklus zur Behandlung der Fehlausrichtung eingefügt, ohne den Datenverkehr für eine Neuausrichtung zu stoppen.
  • 4 ist ein Impulsdiagramm zum Veranschaulichen der Neuausrichtung von Rang-zu-Rang-Leseanforderungen. Die Figur dient zur Veranschaulichung des Standes der Technik. Wenn eine Neuausrichtung der DRAM-Ränge erforderlich ist, wird bei herkömmlichem Betrieb der DRAM-Verkehr für die Neuausrichtung unterbrochen, wie dies in 400 dargestellt ist. Die Leistungseinbuße besteht im Verlust des gesamten Datenverkehrs während der Neuausrichtung.
  • 5 ist ein Impulsdiagramm zum Veranschaulichen einer Ausführungsform der Leistungsdrosselung zum Behandeln einer Fehlausrichtung. In manchen Ausführungsformen wird eine DRAM-Rangausrichtung benötigt, aber der Memory Controller drosselt die Speicherleistung, anstatt den DRAM-Verkehr zu blockieren. Wie dargestellt, führt der Controller eine Blase von einem Zyklus zwischen Datenrückmeldungen von Rang 0 und Datenrückmeldungen von Rang 1 ein. Wie in 500 dargestellt, sorgt das Einführen der Blase dafür, dass auf den DQ- und DQS-Leitungen zwischen Rang0-Speichern und Rang1-Speichern kein elektrischer Konflikt auftritt.
  • 6 ist ein Ablaufdiagramm zum Veranschaulichen einer Ausführungsform des Verfahrens zum Drosseln der Speicheroperationen zur Behandlung der Fehlausrichtung von Signalen 600. In dieser Darstellung umfasst der Betrieb eines Computersystems den Betrieb eines Stapelspeichers 600, wobei das Stapelspeichergerät ein WideIO-Speichergerät einschließen kann. Während des Betriebs erzeugt das Erwärmen der Stapelspeichergeräts Temperaturgefälle innerhalb des Speichergeräts und kann zu Verschiebungen der Ausrichtung zwischen Rängen für Lesesignale 610 führen. Doch auch andere Faktoren können eine Fehlausrichtung verursachen, und Ausführungsformen sind nicht auf eine durch Temperaturgefälle hervorgerufene Fehlausrichtung beschränkt.
  • Wenn in manchen Ausführungsformen die Fehlausrichtung zwischen Signalen größer als ein bestimmter Schwellenwert 615 ist, zum Beispiel 500 ps für ein WideIO-Speichergerät, dann drosselt der Memory Controller des Speichergeräts den Speicherbetrieb durch Einführen von einer oder mehreren Ein-Zyklus-Blasen, um eine ausreichende Zeitverschiebung für die Korrektur der Fehlausrichtung 620 zu erzeugen. In manchen Ausführungsformen setzt das Speichergerät den Betrieb fort, ohne für die Neuausrichtung der Leseanforderungen 625 zu stoppen.
  • In manchen Ausführungsformen kann der Memory Controller, wenn das Computersystem einen Punkt erreicht, an dem es abschaltet, eine Selbstauffrischung durchführt, oder die Speicheroperationen anderweitig reduziert sind 630, mit einer Neuausrichtung des Speichers einschließlich aller Speicherrang-Timings für den Speicher 635 und der Entfernung der einen oder mehreren Blasen zwischen Leseanforderungen 640 reagieren.
  • 7 ist ein Blockdiagramm zum Veranschaulichen einer Ausführungsform eines mobilen Computergeräts einschließlich eines Stapelspeichergeräts. Das Computergerät 700 stellt ein Computergerät dar, das ein mobiles Computergerät, wie einen Laptop oder Notebook-Computer, ein Netbook, einen Tablet-Computer (darunter ein Gerät, das einen Touchscreen ohne eine separate Tastatur aufweist; ein Gerät, das sowohl einen Touchscreen als auch eine Tastatur aufweist; ein Gerät, das eine Schnellinitiierung aufweist, die als unmittelbar-Ein-Betrieb bezeichnet wird; und ein Gerät, das generell mit einem Netzwerk in Betrieb verbunden ist, das als immer verbunden bezeichnet wird), ein Mobiltelefon oder Smartphone, einen drahtlosen e-Reader oder eine andere Mobilfunkvorrichtung einschließt?. Es ist offensichtlich, dass gewisse Komponenten generell gezeigt sind, und nicht alle Komponenten solch eines Gerätes sind in Gerät 700 gezeigt. Die Komponenten können durch einen oder mehrere Busse oder andere Verbindungen 705 verbunden sein.
  • Gerät 700 umfasst Prozessor 710, der die primären Verarbeitungsoperationen von Gerät 700 durchführt. Prozessor 710 kann ein oder mehrere physische Geräte, wie beispielsweise Mikroprozessoren, Anwendungsprozessoren, Mikrocontroller, programmierbare Logikgeräte oder andere Verarbeitungsmittel umfassen. Die vom Prozessor 710 durchgeführten Verarbeitungsoperationen umfassen die Ausführung einer Betriebsplattform oder eines Betriebssystems, auf denen Anwendungen oder Gerätefunktionen oder beides ausgeführt werden. Die Verarbeitungsoperationen umfassen Operationen in Bezug auf I/O (Ein-/Ausgabe) mit einem menschlichen Benutzer oder mit anderen Geräten, Operationen in Bezug auf Power-Management, Operationen oder beides, die mit dem Verbinden von Gerät 700 mit einem anderen Gerät in Beziehung stehen. Die Verarbeitungsoperationen können auch Operationen umfassen, die mit Audio-I/O, Display-I/O oder beidem verbunden sind.
  • Bei einer Ausführungsform umfasst das Gerät 700 das Audio-Subsystem 720, welches Hardware (wie Audiohardware und Audioschaltkreise) repräsentiert, und Softwarekomponenten (wie Treiber und Codecs), die mit dem Bereitstellen von Audiofunktionen an das Computergerät verbunden sind. Audiofunktionen können einen Lautsprecherausgang, einen Kopfhöherausgang oder beides sowie einen Mikrofoneingang umfassen. Die Geräte für solche Funktionen können in das Gerät 700 integriert oder mit dem Gerät 700 verbunden sein. Bei einer Ausführungsform interagiert ein Benutzer mit Gerät 700 durch das Bereitstellen von Audiobefehlen, die vom Prozessor 710 empfangen und verarbeitet werden.
  • Das Display-Subsystem 730 repräsentiert Hardware-(wie Displaygeräte) und Softwarekomponenten (wie Treiber), die ein Display aufweisen, das visuelle Elemente, Tastelemente oder beides für einen Benutzer bereitstellt, um mit dem Computergerät zu interagieren. Display-Subsystem 730 umfasst die Anzeigeschnittstelle 732, welche den bestimmten Bildschirm oder das Hardwaregerät umfasst, das verwendet wird, um einem Benutzer ein Display bereitzustellen. Bei einer Ausführungsform umfasst die Displayschnittstelle 732 Logik, die vom Prozessor 710 getrennt ist, um mindestens einige Verarbeitung durchzuführen, die mit dem Display verbunden ist. Bei einer Ausführungsform umfasst das Display-Subsystem 730 ein Touchscreen-Gerät, das einem Benutzer sowohl die Ausgabe als auch Eingabe bereitstellt.
  • I/O-Controller 740 repräsentiert Hardwaregeräte und Softwarekomponenten, die mit der Interaktion mit einem Benutzer verbunden sind. Der I/O-Controller 740 kann Hardware verwalten, die Teil des Audio-Subsystems 720, eines Display-Subsystems 730 oder von beiden solchen Subsystemen ist. Zusätzlich veranschaulicht der I/O-Controller 740 eine Verbindungsstelle für zusätzliche mit dem Gerät 700 verbundene Geräte, ?er die ein Benutzer mit dem System interagieren könnte. Beispielsweise könnten Geräte, die an das Gerät 700 angeschlossen werden können, Mikrofongeräte, Lautsprecher oder Stereoanlagen, Videosysteme oder ein anderes Anzeigegerät, eine Tastatur oder Tastaturgeräte oder andere I/O-Geräte zur Verwendung mit spezifischen Anwendungen wie Kartenleser oder andere Geräte umfassen.
  • Wie oben erwähnt, kann der I/O-Controller 740 mit Audio-Subsystem 720, Display-Subsystem 730 oder mit beiden diesen Subsystemen interagieren. Beispielsweise kann die Eingabe ein Mikrofon oder ein anderes Audiogerät Eingaben oder Befehle für eine oder mehrere Anwendungen oder Funktionen von Gerät 700 bereitstellen. Zusätzlich kann eine Audioausgabe anstatt oder zusätzlich zur Displayausgabe bereitgestellt werden. Bei einem weiteren Beispiel agiert das Anzeigegerät auch als Eingabegerät, das mindestens teilweise durch I/O-Controller 740 verwaltet werden kann, wenn das Display-Subsystem einen Touchscreen umfasst. Es kann auch zusätzliche Taster oder Schalter an Gerät 700 geben, um I/O-Funktionen bereitzustellen, die vom I/O-Controller 740 verwaltet werden können.
  • Bei einer Ausführungsform verwaltet der I/O-Controller 740 Geräte, wie beispielsweise Beschleunigungsmesser, Kameras, Lichtsensoren oder andere Sensoren oder andere Hardware, die in Gerät 700 enthalten sein kann. Die Eingabe kann Teil der direkten Benutzerinteraktion sowie das Bereitstellen umgebungsbedingter Eingabe in das Gerät sein, um dessen Operationen zu beeinflussen (wie beispielsweise das Filtern von Rauschen, das Anpassen von Displays bezüglich der Helligkeitserkennung, einen Blitz einer Kamera anzuwenden oder andere Funktionen).
  • Bei einer Ausführungsform umfasst Gerät 700 Energiemanagement 750, das die Batteriestromverwendung, das Laden der Batterie und die Funktionen verwaltet, die mit dem Energiesparbetrieb verbunden sind.
  • Bei manchen Ausführungsformen umfasst das Speichersubsystem 770 Speichergeräte, um Informationen im Gerät 700 zu speichern. Der Prozessor 710 kann Daten von Elementen des Speichersubsystems 760 lesen und an diese schreiben. Speicher kann nicht flüchtige Speichergeräte (die einen Zustand aufweisen, der sich nicht ändert, wenn der Strom zum Speichergerät unterbrochen wird), flüchtige Speichergeräte (die einen Zustand aufweisen, der unbestimmt ist, wenn der Strom zum Speichergerät unterbrochen wird) oder beide diese Speicher umfassen. Der Speicher 760 kann Anwendungsdaten, Benutzerdaten, Musik, Fotos, Dokumente oder andere Daten, sowie mit der Ausführung der Anwendungen und den Funktionen des Geräts 700 verbundene Gerätedaten (ob langfristig oder temporär) speichern.
  • Bei manchen Ausführungsformen kann das Speichersubsystem 760 ein Stapelspeichergerät 762 aufweisen, das einen Speicherstapel von einem oder mehreren Speicherchiplagen und Leistungsdrosselung umfasst, um die Fehlausrichtung von Leseanforderungen 764 zu behandeln, wobei die Leistungsdrosselung das Einführen einer Blase von einem Zyklus zum Behandeln der fehlenden Ausrichtung zwischen Rängen umfasst.
  • Die Konnektivität 770 schließt Hardwaregeräte (z. B. Anschlüsse und Übertragungsgeräte für die drahtlose Kommunikation, drahtgebundene Kommunikation oder beides) und Softwarekomponenten (z. B. Treiber, Protokollstapel) ein, um dem Gerät 700 zu ermöglichen, mit Peripheriegeräten zu kommunizieren. Das Gerät könnte getrennte Geräte, wie beispielsweise andere Computergeräte, drahtlose Zugangspunkte oder Basisstationen sowie Peripheriegeräte wie Headsets, Drucker oder andere Geräte darstellen. Konnektivität 770 kann mehrere unterschiedliche Arten der Konnektivität umfassen. Verallgemeinernd kann festgestellt werden, dass das Gerät 700 mit der Mobilfunkkonnektivität 772 und der drahtlosen Konnektivität 774 dargestellt ist. Die Mobilfunkkonnektivität 772 bezieht sich generell auf Mobilfunknetz-Konnektivität, die durch Mobilfunkanbieter, wie beispielsweise 4G/LTE (Long Term Evolution), GSM (Global System for Mobile Communications) oder Varianten oder Ableitungen, CDMA (Codemultiplexverfahren) oder Varianten oder Ableitungen, TDM (Zeitmultiplexbetrieb) oder Varianten oder Ableitungen oder andere Mobilfunkdienststandards bereitgestellt wird. Die drahtlose Konnektivität 774 bezieht sich auf drahtlose Konnektivität, die kein Mobilfunk ist. Sie kann persönliche Netzwerke (wie Bluetooth), lokale Netzwerke (wie WiFi), Weitverkehrsnetzwerke (wie WiMax) und andere drahtlose Kommunikation einschließen. Konnektivität kann eine oder mehrere Rundstrahl- oder Richtantennen 776 einschließen.
  • Die peripheren Verbindungen 780 umfassen Hardware-Schnittstellen und Anschlüsse sowie Softwarekomponenten (z. B. Treiber, Protokollstapel) zum Herstellen von peripheren Verbindungen. Es ist jedoch offensichtlich, dass das Gerät 700 sowohl ein Peripheriegerät (782) zu anderen Computergeräten als auch mit Peripheriegeräten (784) verbunden sein kann. Das Gerät 700 weist allgemein einen Dockinganschluss auf, um es für Zwecke wie das Verwalten (wie das Herunterladen, Hochladen, Wechseln oder Synchronisieren) von Inhalt auf dem Gerät 700 mit anderen Computergeräten zu verbinden. Zusätzlich kann ein Dockinganschluss dem Gerät 700 ermöglichen, sich mit gewissen Peripheriegeräten zu verbinden, die es dem Gerät 700 ermöglichen, beispielsweise die Inhaltsausgabe an audiovisuelle oder andere Systeme zu steuern.
  • Zusätzlich zu einem proprietären Dockinganschluss oder anderer proprietärer Verbindungshardware kann das Gerät 700 periphere Verbindungen 780 über gängige oder standardbasierte Anschlüsse herstellen. Gängige Arten können einen universellen seriellen Bus-(USB)-Anschluss (der eine aus einer Reihe von unterschiedlichen Hardware-Schnittstellen umfassen kann), DisplayPort, MiniDisplayPort (MDP), HDMI-Schnittstelle (HDMI), FireWire oder eine andere Art einschließen.
  • 8 veranschaulicht eine Ausführungsform eines Computersystems einschließlich Stapelspeicher. Das Computersystem kann einen Computer, Server, eine Spielkonsole oder eine andere Computervorrichtung umfassen. In dieser Darstellung sind bestimmte allgemein bekannte und Standardkomponenten, die nicht erfindungsrelevant sind, nicht dargestellt. Bei manchen Ausführungsformen umfasst das Computersystem 800 eine Kopplungsstruktur oder Kreuzschiene 805 oder ein anderes Kommunikationsmittel zur Übertragung von Daten. Das Computersystem 800 kann ein Verarbeitungsmittel, wie beispielsweise einen oder mehrere Prozessoren 810, umfassen, die mit der Kopplungsstruktur 805 zur Verarbeitung von Informationen gekoppelt sind. Die Prozessoren 810 können einen oder mehrere physische Prozessoren und einen oder mehrere logische Prozessoren umfassen. Die Kopplungsstruktur 805 ist zur Einfachheit als eine einzelne Kopplungsstruktur veranschaulicht, sie kann aber mehrere unterschiedliche Kopplungsstrukturen oder Busse repräsentieren, und die Komponentenverbindungen zu solchen Kopplungsstrukturen können variieren. Die in 8 gezeigte Kopplungsstruktur 805 ist eine Generalisierung, in der einer oder mehrere separate physische Busse, Punkt-zu-Punkt-Verbindungen oder beides durch entsprechende Brücken, Adapter oder Controller verbunden sind.
  • Bei manchen Ausführungsformen schließt das Computersystem 800 weiter einen Random Access Memory (RAM) oder ein anderes dynamisches Speichergerät oder -element als Hauptspeicher 812 ein, um Informationen und Anweisungen zu speichern, die von den Prozessoren 810 auszuführen sind. Der RAM-Speicher umfasst Dynamic Random Access Memory (DRAM), bei dem eine Aktualisierung des Speicherinhalts erforderlich ist, und Static Random Access Memory (SRAM), bei dem keine Aktualisierung des Inhalts notwendig ist, das aber mehr kostet. Bei manchen Ausführungsformen kann der Hauptspeicher die aktive Speicherung von Anwendungen umfassen, die eine Browseranwendung zur Verwendung bei Netzwerkdurchsuchungsaktivitäten durch einen Benutzer des Computersystems einschließen. Der DRAM-Speicher kann Synchronous Dynamic Random Access Memory (SDRAM) umfassen, der ein Taktsignal für die Steuerung von Signalen und einen DataOut Dynamic Random Access Memory (EDO DRAM) einschließt. Bei manchen Ausführungsformen kann der Speicher des Systems bestimmte Register oder andere Spezialspeicher umfassen.
  • Bei manchen Ausführungsformen kann der Hauptspeicher 812 einen Stapelspeicher 814 umfassen, wobei der Stapelspeicher einen Memory Controller zur Leistungsdrosselung bei der Rangausrichtung 815 umfasst.
  • Das Computersystem 800 kann auch einen Read Only Memory (ROM) 816 oder ein anderes statisches Speichergerät umfassen, um statische Informationen und Anweisungen für die Prozessoren 810 zu speichern. Das Computersystem 800 kann eines oder mehrere Permanentspeicherelemente 818 zur Speicherung von bestimmten Elementen einschließen.
  • Bei manchen Ausführungsformen umfasst das Computersystem 800 ein oder mehrere Eingabegeräte 830, wobei die Eingabegeräte eines oder mehrere der folgenden Geräte sein können: Tastatur, Maus, Touchpad, Sprachbefehlserkennung, Gestikerkennung oder ein anderes Gerät für das Bereitstellen einer Eingabe in ein Computersystem.
  • Das Computersystem 800 kann auch über die Kopplungsstruktur 805 mit einem Ausgabedisplay 840 gekoppelt sein. Bei manchen Ausführungsformen kann das Display 840 eine Flüssigkristallanzeige (LCD) oder eine andere Displaytechnologie umfassen, um einem Benutzer Informationen oder Inhalt anzuzeigen. In manchen Umgebungen kann das Anzeigegerät 840 einen Touchscreen einschließen, der zumindest teilweise als Eingabegerät verwendet wird. In manchen Umgebungen kann das Display 840 ein Audiogerät sein oder umfassen, wie beispielsweise ein Lautsprecher, um Audioinformationen bereitzustellen.
  • Ein oder mehrere Sender oder Empfänger 845 können ebenfalls mit der Kopplungsstruktur 805 gekoppelt sein. Bei manchen Ausführungsformen kann das Computersystem 800 einen oder mehrere Ports 850 für den Empfang oder die Übertragung von Daten umfassen. Das Computersystem 800 kann weiter eine oder mehrere Rundstrahl- oder Richtantennen 855 für den Empfang von Daten über Funksignale umfassen.
  • Das Computersystem 800 kann auch ein Stromversorgungsgerät oder -system 860 umfassen, das eine Stromversorgung, eine Batterie, eine Solarzelle, eine Brennstoffzelle oder ein anderes System oder Gerät für das Bereitstellen oder das Generieren von Strom umfasst. Der Strom, der vom Stromversorgungsgerät oder -system 860 bereitgestellt wird, kann nach Bedarf an Elemente des Computersystems 800 verteilt werden.
  • Teile verschiedener Ausführungsformen können als ein Computerprogramm-Produkt bereitgestellt werden, das ein nicht flüchtiges computerlesbares Speichermedium umfassen kann auf dem Computerprogramm-Anweisungen gespeichert sind, die verwendet werden können, um einen Computer (oder andere elektronische Geräte) zur Ausführung durch einen oder mehrere Prozessoren zu programmieren, um einen Prozess gemäß bestimmten Ausführungsformen auszuführen. Das computerlesbare Medium kann unter anderem Disketten, optische Disks, Compact-Disk-Festspeicher (compact disk read-only memory, CD-ROM) und magnetooptische Disks, Festspeicher (read-only memory, ROM), Direktzugriffsspeicher (random access memory, RAM), löschbaren programmierbaren Festspeicher (erasable programmable read-only memory, EPROM), elektrisch löschbaren programmierbaren Festspeicher (electrically-erasable programmable read-only memory, EEPROM), magnetische oder optische Karten, Flash-Memory oder andere Arten eines computerlesbaren Mediums, die zum Speichern elektronischer Befehle geeignet sind, umfassen, ohne darauf beschränkt zu sein. Außerdem kann die vorliegende Erfindung ebenfalls als ein Computerprogramm-Produkt heruntergeladen werden, wobei das Programm von einem entfernten Computer zu einem anfordernden Computer übertragen werden kann.

Claims (23)

  1. Speichergerät (100), umfassend: einen Speicherstapel (270), der eine Mehrzahl von gekoppelten Speicherelementen (230260) umfasst, wobei die Speicherelemente eine Mehrzahl von Rängen aufweisen und die Mehrzahl von Rängen einen ersten und einen zweiten Rang einschließt; und ein Logikgerät (210) mit einem Memory Controller (212); wobei der Memory Controller (212) einen Betrag der Fehlausrichtung zwischen Datensignalen in Bezug auf eine Leseanforderung für den ersten Rang und eine Leseanforderung für den zweiten Rang feststellt; und wobei der Memory Controller (212) bei der Feststellung, dass die Fehlausrichtung (620) zwischen dem ersten Rang und dem zweiten Rang größer als ein Schwellenwert (615) ist, eine Zeitverschiebung zwischen einem Datensignal für den ersten Rang und einem Datensignal für den zweiten Rang einfügt..
  2. Speichergerät (100) nach Anspruch 1, wobei der Memory Controller (212) eine Neuausrichtung von Leseanforderungen zwischen der Mehrzahl von Rängen durchführt, wenn sich das Speichergerät (100) in einem Zustand reduzierter Operationen befindet.
  3. Speichergerät (100) nach Anspruch 2, wobei die Neuausrichtung das Entfernen der Zeitverschiebung zwischen dem ersten und dem zweiten Rang umfasst.
  4. Speichergerät (100) nach Anspruch 2, wobei der Memory Controller (212) die Neuausrichtung durchführt, wenn eine Schnittstelle des Speichergeräts abgeschaltet wird oder der Speicher in einen Selbstauffrischungszustand eintritt.
  5. Speichergerät (100) nach Anspruch 1, wobei die Fehlausrichtung Ergebnis eines Temperaturgefälles des Speichergeräts (100) ist.
  6. Speichergerät (100) nach Anspruch 1, wobei die Fehlausrichtung Ergebnis des Timing-Verhaltens der Speicherelemente (230260) des Speicherstapels (220) ist.
  7. Speichergerät (100) nach Anspruch 1, wobei das Speichergerät ein WideIO-kompatibles Bauelement ist.
  8. Verfahren (600), umfassend: Betreiben(605) eines Stapelspeichergeräts, wobei das Speichergerät einen Speicherstapel aufweist, der eine Mehrzahl von gekoppelten Speicherelementen umfasst, wobei die Speicherelemente eine Mehrzahl von Rängen aufweisen und die Mehrzahl von Rängen einen ersten und einen zweiten Rang einschließt; Feststellen (615) eines Betrags der Fehlausrichtung zwischen Datensignalen in Bezug auf eine Leseanforderung für den ersten Rang und eine Leseanforderung für den zweiten Rang feststellen; und wenn festgestellt wird, dass die Fehlausrichtung zwischen dem ersten Rang und dem zweiten Rang größer als ein Schwellenwert ist, Einführen (620) einer Zeitverschiebung zwischen einem Datensignal für den ersten Rang und einem Datensignal für den zweiten Rang.
  9. Verfahren (600) nach Anspruch 8, weiterhin aufweisend das Durchführen (635) einer Neuausrichtung zwischen der Mehrzahl von Rängen, wenn sich das Speichergerät in einem Zustand reduzierter Operationen befindet.
  10. Verfahren (600) nach Anspruch 9, wobei das Durchführen einer Neuausrichtung das Entfernen (640) der Zeitverschiebung zwischen dem ersten und dem zweiten Rang umfasst.
  11. Verfahren (600) nach Anspruch 9, wobei die Neuausrichtung durchgeführt wird, wenn eine Schnittstelle des Speichergeräts abgeschaltet wird oder der Speicher in einen Selbstauffrischungszustand eintritt (630).
  12. Verfahren (600) nach Anspruch 8, wobei die Fehlausrichtung Ergebnis eines Temperaturgefälles des Speichergeräts ist.
  13. Verfahren (600) nach Anspruch 8, wobei die Fehlausrichtung Ergebnis des Timing-Verhaltens der Speicherelemente des Speicherstapels ist.
  14. System (700), umfassend: einen Prozessor (710), um Daten des Systems zu verarbeiten; einen Sender, Empfänger (770) oder beides gekoppelt mit einer Rundstrahlantenne (776), um Daten zu senden, Daten zu empfangen oder beides; und einen Speicher (760), um Daten zu speichern, wobei der Speicher ein Stapelspeichergerät (762) einschließt, und wobei das Stapelspeichergerät Folgendes umfasst: einen Speicherstapel, der eine Mehrzahl von gekoppelten Speicherelementen umfasst, wobei die Speicherelemente eine Mehrzahl von Rängen aufweisen und die Mehrzahl von Rängen einen ersten und einen zweiten Rang einschließt; und ein Logikgerät (764) mit einem Memory Controller; wobei der Memory Controller einen Betrag der Fehlausrichtung zwischen Datensignalen in Bezug auf eine Leseanforderung für den ersten Rang und eine Leseanforderung für den zweiten Rang feststellt; und wobei der Memory Controller bei der Feststellung, dass die Fehlausrichtung zwischen dem ersten Rang und dem zweiten Rang größer als ein Schwellenwert ist, eine Zeitverschiebung zwischen einem Datensignal für den ersten Rang und einem Datensignal für den zweiten Rang einfügt.
  15. System (700) nach Anspruch 14, wobei der Memory Controller eine Neuausrichtung von Leseanforderungen zwischen der Mehrzahl von Rängen durchführt, wenn sich das Speichergerät in einem Zustand reduzierter Operationen befindet.
  16. System (700) nach Anspruch 15, wobei die Neuausrichtung das Entfernen der Zeitverschiebung zwischen dem ersten und dem zweiten Rang umfasst.
  17. System (700) nach Anspruch 15, wobei der Memory Controller die Neuausrichtung durchführt, wenn eine Schnittstelle des Speichergeräts abgeschaltet wird oder der Speicher in einen Selbstauffrischungszustand eintritt.
  18. System (700) nach Anspruch 14, wobei das System ein mobiles Gerät ist.
  19. System (700) nach Anspruch 18, wobei das mobile Gerät ein Tablet-Computer ist.
  20. Computerlesbares, nichtflüchtiges Speichermedium, auf dem Daten gespeichert sind, die Sequenzen von Befehlen darstellen, die bei Ausführung durch einen Prozessor den Prozessor zur Ausführung von Operationen veranlassen welche die Schritte beinhalten: Betreiben eines Stapelspeichergeräts, wobei das Speichergerät einen Speicherstapel aufweist, der eine Mehrzahl von gekoppelten Speicherelementen umfasst, wobei die Speicherelemente eine Mehrzahl von Rängen aufweisen und die Mehrzahl von Rängen einen ersten und einen zweiten Rang einschließt; Feststellen eines Betrags einer Fehlausrichtung zwischen Datensignalen in Bezug auf eine Leseanforderung für den ersten Rang und eine Leseanforderung für den zweiten Rang; und wenn festgestellt wird, dass die Fehlausrichtung zwischen dem ersten Rang und dem zweiten Rang größer als ein Schwellenwert ist, Einfügen einer Zeitverschiebung zwischen einem Datensignal für den ersten Rang und einem Datensignal für den zweiten Rang.
  21. Computerlesbares, nichtflüchtiges Speichermedium nach Anspruch 20, weiterhin aufweisend Befehle, die bei Ausführung durch einen Prozessor den Prozessor zur Ausführung von Operationen veranlassen wie: Durchführen einer Neuausrichtung zwischen der Mehrzahl von Rängen, wenn sich das Speichergerät in einem Zustand reduzierter Operationen befindet.
  22. Computerlesbares, nichtflüchtiges Speichermedium nach Anspruch 21, wobei das Durchführen einer Neuausrichtung das Entfernen der Zeitverschiebung zwischen dem ersten und dem zweiten Rang umfasst.
  23. Computerlesbares, nichtflüchtiges Speichermedium nach Anspruch 21, wobei die Neuausrichtung durchgeführt wird, wenn eine Schnittstelle des Speichergeräts abgeschaltet wird oder der Speicher in einen Selbstauffrischungszustand eintritt.
DE112011106018.1T 2011-12-23 2011-12-23 Leistungsdrosselung des dynamischen Speichers Active DE112011106018B4 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2011/067285 WO2013095675A1 (en) 2011-12-23 2011-12-23 Dynamic memory performance throttling

Publications (2)

Publication Number Publication Date
DE112011106018T5 DE112011106018T5 (de) 2014-12-04
DE112011106018B4 true DE112011106018B4 (de) 2017-08-03

Family

ID=48669314

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112011106018.1T Active DE112011106018B4 (de) 2011-12-23 2011-12-23 Leistungsdrosselung des dynamischen Speichers

Country Status (6)

Country Link
US (1) US9104540B2 (de)
KR (1) KR101642208B1 (de)
CN (1) CN104115229B (de)
DE (1) DE112011106018B4 (de)
TW (1) TWI518681B (de)
WO (1) WO2013095675A1 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9490003B2 (en) 2011-03-31 2016-11-08 Intel Corporation Induced thermal gradients
US9658678B2 (en) 2011-03-31 2017-05-23 Intel Corporation Induced thermal gradients
CN104115227B (zh) 2011-12-23 2017-02-15 英特尔公司 使用系统热传感器数据的存储器操作
WO2015167490A1 (en) 2014-04-30 2015-11-05 Hewlett-Packard Development Company, L.P. Storage system bandwidth adjustment
EP3170099A4 (de) * 2014-07-15 2017-11-22 Microsoft Technology Licensing, LLC Verwaltung von datenaufnahme
US10254814B2 (en) 2014-09-04 2019-04-09 Hewlett Packard Enterprise Development Lp Storage system bandwidth determination
US9961475B2 (en) 2015-10-08 2018-05-01 Qualcomm Incorporated Conversion from object-based audio to HOA
US10249312B2 (en) 2015-10-08 2019-04-02 Qualcomm Incorporated Quantization of spatial vectors
US9961467B2 (en) 2015-10-08 2018-05-01 Qualcomm Incorporated Conversion from channel-based audio to HOA
US10236035B1 (en) * 2017-12-04 2019-03-19 Nanya Technology Corporation DRAM memory device adjustable refresh rate method to alleviate effects of row hammer events
US11829281B2 (en) * 2021-06-16 2023-11-28 Sandisk Technologies Llc Semi receiver side write training for non-volatile memory system
KR20240049865A (ko) * 2022-10-11 2024-04-18 에스케이하이닉스 주식회사 메모리 장치 및 메모리 장치의 불량 테스트 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100182855A1 (en) * 2009-01-20 2010-07-22 Elpida Memory, Inc. Semiconductor memory device, method of controlling read preamble signal thereof, and data transmission system
US20110292708A1 (en) * 2010-05-25 2011-12-01 Kang Uk-Song 3d semiconductor device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4747419B2 (ja) 2001-01-19 2011-08-17 ソニー株式会社 インタリーブ装置および演算システム
US6714156B1 (en) 2002-11-22 2004-03-30 Visteon Global Technologies, Inc. Method for correcting radar misalignment
US7095245B2 (en) * 2003-11-14 2006-08-22 Intel Corporation Internal voltage reference for memory interface
US7064994B1 (en) 2004-01-30 2006-06-20 Sun Microsystems, Inc. Dynamic memory throttling for power and thermal limitations
US7318130B2 (en) * 2004-06-29 2008-01-08 Intel Corporation System and method for thermal throttling of memory modules
US7184329B2 (en) * 2004-07-08 2007-02-27 Micron Technology, Inc. Alignment of memory read data and clocking
US7642125B2 (en) * 2007-09-14 2010-01-05 Macronix International Co., Ltd. Phase change memory cell in via array with self-aligned, self-converged bottom electrode and method for manufacturing
US7978721B2 (en) * 2008-07-02 2011-07-12 Micron Technology Inc. Multi-serial interface stacked-die memory architecture

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100182855A1 (en) * 2009-01-20 2010-07-22 Elpida Memory, Inc. Semiconductor memory device, method of controlling read preamble signal thereof, and data transmission system
US20110292708A1 (en) * 2010-05-25 2011-12-01 Kang Uk-Song 3d semiconductor device

Also Published As

Publication number Publication date
US9104540B2 (en) 2015-08-11
KR20140098832A (ko) 2014-08-08
CN104115229A (zh) 2014-10-22
TW201342376A (zh) 2013-10-16
KR101642208B1 (ko) 2016-07-22
WO2013095675A1 (en) 2013-06-27
TWI518681B (zh) 2016-01-21
US20140013070A1 (en) 2014-01-09
CN104115229B (zh) 2017-03-08
DE112011106018T5 (de) 2014-12-04

Similar Documents

Publication Publication Date Title
DE112011106018B4 (de) Leistungsdrosselung des dynamischen Speichers
DE102012025781B3 (de) Boundary Scan-Kette für gestapelten Speicher
DE112013003250B4 (de) Kontaktloser Stresstest von Speicher-E/A-Schnittstellen
DE112011106009T5 (de) Getrennte Mikrokanal-Spannungsdomänen in Stapelspeicherarchitektur
DE112011105998T5 (de) Speicheroperationen unter Verwendung von Systemtemperatursensordaten
DE102020104367A1 (de) Refresh-befehlssteuerung für eine hostunterstützung einer rowhammer-mitigation
DE112012006161B4 (de) Integrierter Selbsttest für Stapelspeicherarchitektur
DE112013003219T5 (de) Flexible Befehlsadressierung für Speicher
DE112016004243T5 (de) Hybrides Auffrischen mit verborgenen Auffrischungen und externen Auffrischungen
DE112017004268T5 (de) Befehlsbus mit doppelter datenrate
CN110675903B (zh) 包括绕过物理层的硅通孔(tsv)的可配置随机存取存储器(ram)阵列
DE112012006070B4 (de) Speichergerät, das auf Gerätebefehle zur Betriebssteuerung reagiert
DE112017004966T5 (de) Erweiterte anwendung eines fehlerprüfungs- und korrekturcodes in einem speicher
DE102022105932A1 (de) Komprimierter verbindungsstiftmit geschlossenem regelkreis
DE102017106713A1 (de) Rechensystem, nichtflüchtiges Speichermodul und Verfahren zum Betreiben einer Speichervorrichtung
US20200293415A1 (en) Memory training
DE102020132763A1 (de) Undirektionaler informationskanal zur überwachung einer drift eines bidirektionalen informationskanals
US10241538B2 (en) Resynchronization of a clock associated with each data bit in a double data rate memory system
CN102279801A (zh) 存储器共享系统及方法
US11901039B2 (en) Multiple differential write clock signals with different phases
DE10342474B4 (de) Anzeige der Systemoperationsfrequenz an einen DRAM während des Einschaltens
US20240079049A1 (en) Memory device and memory controller configured to perform re-training based on temperature information and electronic device including the same
CN117672282A (zh) 电子装置及其操作方法以及存储器装置
Vijaya Design and Implementation of CSR for DDR4 Memory Controller

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final