CN102279801A - 存储器共享系统及方法 - Google Patents

Abstract

本发明涉及一种存储器共享系统及存储器共享方法。存储器共享系统包含主控制装置、从属控制装置及存储器装置。主控制装置选择性地产生一时钟信号给存储器装置；从属控制装置接收时钟信号，并利用延迟锁相回路追踪时钟信号以产生一输出信号，使得输出信号对齐时钟信号；以及，主控制装置仲裁存储器装置的存取权。

Description

存储器共享系统及方法

技术领域

本发明涉及存储器的共享(memory sharing)，特别地，有关于一种能够适用于新一代具有高数据传输速率的存储器装置的存储器共享系统、存储器共享装置及其运作方法。

背景技术

近年来，随着科技不断地演进，各种储存装置及储存技术亦有着相当显著的进展。尤其在现今信息爆炸的时代，各式各样的信息处理设备，例如个人电脑、笔记型电脑、智慧型手机或个人数位助理等，均已成为现代人日常生活中不可或缺的工具，也连带使得存储器等储存装置的需求大增。

一般而言，在信息处理设备中，存储器装置的数据总线(data bus)通常会耦接至仲裁器(arbiter)，以供多个控制装置透过数据总线进行数据的储存或读取，例如中央处理单元(Central Processing Unit，CPU)、影像处理器、声音处理器或其他周边设备(peripheral)等，藉由仲裁器来决定数据总线的支配权属于哪一个控制装置。

随着目前市面上的信息处理设备逐渐朝向即时(real time)应用的方向发展，例如多媒体应用中的影音同步播放、影像撷取或录制、电话通讯等，再加上中央处理单元的规格不断地提升，因此，信息处理设备对于存储器装置的数据传输速率的要求亦愈来愈高。以目前市面上的双倍数据速率动态随机存取存储器(Double DataRate Dynamic Random Access Memory，DDR-DRAM)为例，其时钟频率即需高达数百MHz以上，容量也日益提升。

因此，本发明的主要目的在于提供一种存储器共享系统、存储器共享装置及其运作方法，以解决上述问题。

发明内容

本发明揭示了一种存储器共享系统，包含主控制装置、从属控制装置及存储器装置。主控制装置经由数据总线耦接至存储器装置，用以发出时钟信号给存储器装置；从属控制装置耦接至主控制装置，并经由数据总线耦接至存储器装置，从属控制装置包含延迟锁相回路，其接收时钟信号，延迟锁相回路追踪时钟信号，主控制装置与从属控制装置可经由数据总线存取存储器装置。较佳地，从属控制装置可主张一请求信号给主控制装置，以请求存储器装置的存取权，且主控制装置可主张一允许信号以回应于请求信号，以授予存储器装置的存取权给从属控制装置；较佳地，主控制装置可同时监测数据总线的数据传输情形。当主控制装置欲收回数据总线的存取权时，主控制装置主张一收回信号至从属控制装置，从属控制装置根据收回信号于一预定时间内将数据总线的存取权交还给主控制装置，较佳地，从属控制装置发出一全部页面关闭指令至存储器装置后，再交还数据总线的存取权。主控制装置或从属控制装置可周期性发出一更新指令至存储器装置。延迟锁相回路接收时钟信号，并追踪时钟信号的相位以产生一输出信号，例如数据闪控信号或命令信号，以供从属控制装置经由数据总线存取存储器装置的运作。较佳地，主控制装置还产生一时钟致能信号给存储器装置，且主控制装置选择性地产生时钟信号给存储器装置以回应于时钟致能信号。

本发明亦揭示一种存储器共享方法，用于一存储器共享系统中，存储器共享系统包含主控制装置、从属控制装置及存储器装置，包含下列步骤：主控制装置选择性地产生一时钟信号给存储器装置；从属控制装置接收时钟信号，并利用延迟锁相回路追踪时钟信号以产生一输出信号，例如数据闪控信号或命令信号，使得输出信号对齐时钟信号；以及，主控制装置仲裁该存储器装置的一存取权，较佳地，从属控制装置主张一请求信号给主控制装置，以请求该存储器装置的存取权，主控制装置主张一允许信号给从属控制装置，以回应于请求信号。较佳地，主控制装置可主张一收回信号给从属控制装置，从属控制装置于一预定时间内将存储器装置的存取权交还给主控制装置，以回应于该收回信号。

关于本发明的优点与精神可以藉由以下的发明详述及附图得到进一步的了解。

附图说明

图1绘示了根据本发明的第一具体实施例的存储器共享系统的电路方块图。

图2绘示了从属控制装置的延迟锁相回路的详细电路方块图。

图3绘示了请求信号及授予信号与时钟信号间的对应关系的示意图。

图4绘示了根据本发明的第二具体实施例的存储器共享系统的电路方块图。

图5绘示了根据本发明的第五具体实施例的存储器共享系统运作方法的流程图。

图6绘示了主控制装置自目前拥有数据总线的支配权的从属控制装置收回支配权的流程图。

主要元件符号说明

S10-S22：流程步骤

1、2：存储器共享系统      10、20：存储器装置

12、22：主控制装置        14：从属控制装置

142：延迟锁相回路         102、202：数据总线

CLK：存储器时钟           CKE：时钟致能信号

clk：时钟接脚             DQS：数据控制接脚

DQ：数据接脚              CMD：指令接脚

1422、1427～1428：多工器  1423：时钟树合成复制器

1424、1430：正反器        1425：输入端延迟复制器

1426：输出端延迟复制器    1420：相位检测器

1421：可调延迟器          Z：时钟信号

Z’：控制信号             24：第一从属控制装置

25：第二从属控制装置      T：时钟周期

具体实施方式

本发明的主要目的在于提出一种存储器共享系统、存储器共享装置及其运作方法。

图1绘示了存储器共享系统的功能方块图，存储器共享系统1包含存储器装置10、主(master)控制装置12及从属(slave)控制装置14。主控制装置12提供存储器时钟CLK给存储器装置10与从属控制装置14；从属控制装置14经由双向控制总线16耦接至主控制装置12；主控制装置12、从属控制装置14及存储器装置10耦接于数据总线102。存储器装置10可以是任何种类的存储器，例如双倍数据速率动态随机存取存储器(DDR-DRAM)等；主控制装置12及从属控制装置14可以是任何可以存取存储器装置10的控制装置，例如微处理器等，但不以此实施例所述为限。举例而言，双向控制总线16可包括请求信号、允许信号以及收回信号。在此实施例中，主控制装置12提供存储器时钟CLK给存储器装置10作为数据存取的参考，当需要进行数据存取时，主控制装置12透过主张时钟致能信号CKE并驱动存储器时钟CLK至存储器装置10，主控制装置12与从属控制装置14透过双向信号总线16的协定沟通可共享存储器装置10，藉以减少不必要的功率消耗。

图2绘示从属控制装置14所包含的延迟锁相回路(DLL)142的详细示意图。当从属控制装置14自主控制装置12接收到该时钟信号后，从属控制装置14的延迟锁相回路142追踪(track)该时钟信号的相位(phase)以输出一参考信号。图2中的存储器装置10的clk接脚代表的是时钟接脚；DQS接脚代表的是数据闪控(DataStrobe，DQS)接脚；DQ接脚代表的是数据接脚；CMD接脚代表的是指令接脚。

举例而言，存储器装置10可为DDR-DRAM，DDR-DRAM在介面数据传输上，可以在时钟信号的上升沿与下降沿时各传输一次数据，这使得DDR-DRAM的数据传输速率可以为传统DRAM的增倍。DDR-DRAM具有一个双向的数据闪控DQS接脚，作为数据倍速存取时的参考。

如图2所示，假设时钟频率为200MHz，当主控制装置12输出至从属控制装置14的时钟信号Z进入延迟锁相回路142后，依序经过多工器1422对其进行匹配(matching)、时钟树合成复制器1423对其进行时钟树合成(Clock Tree Synthesis，CTS)的复制、正反器1424、输入端延迟复制器1425对其进行输入端延迟的复制以及输出端延迟复制器1426对其进行输出端延迟的复制后，再藉由相位检测器1420对其进行相位的检测并将相位检测的结果输出至可调延迟器1421。延迟锁相回路142分别透过多工器1427及1428选择调整所欲的延迟。

在此实施例中，当从属控制装置14欲存取存储器装置10时，从属控制装置14对主控制装置12主张请求信号REQ，主控制装置12回应允许信号GNT予从属控制装置14，从属控制装置14对多工器1428输出的参考信号进行时钟树合成延迟2至5毫微秒(ns)及正反器1430等处理后产生控制信号Z’，再将控制信号Z’输出至存储器装置10的数据闪控DQS接脚。从属控制装置14透过其延迟锁相回路142的处理，利用制程上匹配输入端延迟、输出端延迟及相关元件延迟后，使得所输出的控制信号Z’的相位与原本输入至从属控制装置14的时钟信号Z的相位能够对齐。

请参照图3，图3绘示了请求信号及允许信号与时钟信号间的对应关系的示意图。由从属控制装置14主张请求信号的时间一直到从属控制装置14接收到授予信号的时间，可以定义一段延迟时间，例如7T，其中T为时钟周期，显示一段长达(7-1)T＝6T的禁止窗(prohibited window)时间，在此段禁止窗时间内，禁止从属控制装置14进行任何存储器存取动作。

在此实施例中，假设目前系由从属控制装置14拥有存储器装置10的存取权，当从属控制装置14要将数据总线102的存取权交还给主控制装置12之前，较佳地，会经由命令信号CMD发出一全部页面关闭指令(all-page-close command)至存储器装置10，以避免于存储器装置10的存储库(memory bank)产生页冲突(pageconflict)的现象。此外，从属控制装置14亦会周期性经由命令信号CMD发出数据更新指令(refreshing command)至存储器装置10，以进行存储器数据的更新。

主控制装置12与从属控制装置14可从命令信号CMD，监测数据总线102的数据传输情形，以利目前未拥有数据总线102的支配权的控制装置(例如主控制装置12)对于存储器装置10的存储库中被开启的页(opened pages)进行追踪，避免一旦主控制装置12由从属控制装置14重新取回数据总线102的支配权时会有页冲突的现象发生。

图4绘示了根据本发明的第二具体实施例存储器共享系统方块图。存储器共享系统2包含存储器装置20、主控制装置22、第一从属控制装置24及第二从属控制装置25。存储器装置20包含数据总线202及存储器时钟204。主控制装置22提供存储器时钟CLK给存储器装置20、第一从属控制装置24及第二从属控制装置25；第一从属控制装置24与第二从属控制装置25分别耦接至主控制装置22。

应注意到，此实施例所示例的存储器共享系统2包含两个从属控制装置24及25的情形。实际上，存储器共享系统2所包含的从属控制装置的数目亦可以视实际需求变成三个、五个或更多个，并不以此例为限。

在此实施例中，主控制装置22负责提供存储器时钟信号CLK给存储器装置20，当主控制装置22在需要作数据存取时才会主张时钟致能信号CKE予存储器装置20，藉以减少不必要的功率消耗。当主控制装置22驱动存储器时钟204后，主控制装置22将时钟信号CLK提供给存储器装置20、第一从属控制装置24及第二从属控制装置25，以供第一从属控制装置24及第二从属控制装置25产生数据与命令时的参考。

当第一从属控制装置24自主控制装置22接收到该时钟信号后，第一从属控制装置24内部的延迟锁相回路(DLL，未示出)会追踪该时钟信号的相位，以输出第一参考信号；当第二从属控制装置25自主控制装置22接收到该时钟信号后，第二从属控制装置25内部的延迟锁相回路(DLL，未示出)即追踪该时钟信号的相位，以输出第二参考信号，使得进去第二从属控制装置25的时钟信号CLK可以与第二从属控制装置25所输出的数据与命令信号得以对齐。举例而言，当主控制装置22将存储器装置20的存取权授予第一从属控制装置24，第一从属控制装置24即会根据其延迟锁相回路所输出的第一参考信号产生输出信号，以使得第一从属控制装置24所输出之输出信号的相位能够对齐第一从属控制装置24原本接收到的时钟信号CLK的相位。

或者，当主控制装置22将数据总线202的存取权授予第二从属控制装置25，第二从属控制装置25根据其延迟锁相回路所输出的第二参考信号产生输出信号，以使得第二从属控制装置25所输出的输出信号的相位能够对齐时钟信号CLK的相位。较佳地，适当地使得主控制装置22到存储器装置20的时钟信号CLK的迹线(trace)长度匹配主控制装置22到第一从属控制装置24及第二从属控制装置25的迹线长度，第一从属控制装置24及第二从属控制装置25可以准确地参考时钟信号CLK发出数据信号DQ、闪控信号DQS与命令信号CMD，以存取存储器装置20。至于第一从属控制装置24及第二从属控制装置25的延迟锁相回路的详细运作情形则请参照图2及其相关说明，在此不另行赘述。

在此实施例中，假设第一从属控制装置24拥有目前数据总线202的存取权，当第一从属控制装置24正要将数据总线202的存取权释出之前，较佳地，会先发出一全部页面关闭指令至存储器装置20，以避免于存储器装置20的存储库产生页冲突的现象。其余的控制装置可即时监测数据总线202的数据传输情形，以利目前未拥有数据总线202的存取权的控制装置(例如主控制装置22与第二从属控制装置25)进行追踪，避免一旦其余控制装置从第一从属控制装置24接管数据总线202的存取权时，存储器装置20的存储库内将会产生页冲突的现象。

图5绘示了根据本发明具体实施例的存储器共享方法的流程图。首先，执行步骤S10，主控制装置选择性地驱动一存储器时钟给存储器装置。步骤S12，当M个从属控制装置中的一从属控制装置接收到该时钟信号时，追踪该时钟信号的相位以产生一参考信号，较佳地，可以透过该从属控制装置内部的延迟锁相回路进行延迟锁相，使得该从属控制装置的输出信号对齐该时钟信号；步骤S14，主控制装置根据该从属控制装置的一请求信号仲裁该存储器装置的一数据总线的存取权。若步骤S14的仲裁结果为将数据总线的支配权仲裁给该从属控制装置，执行步骤S16，该从属控制装置根据该参考信号产生输出信号至该存储器装置，使得该输出信号的相位能够对齐该时钟信号的相位；若步骤S14的仲裁结果为否，从属控制装置则持续等待。举例而言，所有控制装置可监测该总线上命令与数据的传输情形，以利目前未拥有该数据总线的支配权的控制装置(例如主控制装置)对于存储器装置的存储库中被开启的页进行追踪，避免一旦主控制装置重新取回数据总线的支配权时会有页冲突的现象发生。较佳地，本方法可进一步包含周期性发出一更新指令至存储器装置的步骤。若M＞1，亦即存储器共享系统包含不只一个从属控制装置，较佳地，更新指令可由主控制装置发出。

图6绘示了当M＞＝1时，主控制装置自目前拥有数据总线的支配权的从属控制装置收回数据总线的支配权的流程图。步骤S20，当该主控制装置欲收回该数据总线的支配权时，该主控制装置分别发出一收回(recall)信号至各个从属控制装置。在步骤S22，当目前拥有该数据总线的支配权的从属控制装置接收到该收回信号后，根据该收回信号于一段预定时间内将该数据总线的支配权交还给该主控制装置。

综上所述，在本发明的存储器共享系统中，由主控制装置提供存储器时钟信号给存储器装置，每一个从属控制装置透过其延迟锁相回路延迟锁相时钟信号，使得每一个从属控制装置追踪进入的时钟信号的相位，使得其产生的输出信号的相位能够对齐时钟信号的相位，以对存储器装置进行存取的参考。因此，根据本发明的存储器共享系统能够满足新一代具有高数据传输速率的存储器(例如DDR-DRAM)的需求，并减少脚位与存储器的成本与用量。根据本发明的存储器共享系统可透过目前拥有数据总线的存取权的控制装置发出全部页面关闭指令至存储器装置的方式或是协助目前未拥有数据总线的存取权的控制装置监测并追踪数据总线的数据传输情形的方式，以避免传统上进行存储器共享时常见的页冲突现象发生。由于主控制装置在需要存取数据时才会驱动存储器装置的存储器时钟，故可有效地节省存储器装置的功率消耗。

综上所述，本发明揭露一种存储器共享系统，包含主控制装置、从属控制装置及存储器装置。主控制装置发出时钟信号给存储器装置；从属控制装置耦接至主控制装置，两者并经由数据总线耦接至存储器装置，从属控制装置包含延迟锁相回路，其接收时钟信号，延迟锁相回路追踪时钟信号，主控制装置与从属控制装置可经由数据总线存取存储器装置。较佳地，从属控制装置可主张一请求信号给主控制装置，以请求存储器装置的存取权，且主控制装置可主张一允许信号以回应于请求信号，以授予存储器装置的存取权给从属控制装置；较佳地，主控制装置可同时监测数据总线的数据传输情形。当主控制装置欲收回数据总线的存取权时，主控制装置主张一收回信号至从属控制装置，从属控制装置根据收回信号于一预定时间内将数据总线的存取权交还给主控制装置，较佳地，从属控制装置发出一全部页面关闭指令至存储器装置后，再交还数据总线的存取权。主控制装置或从属控制装置可周期性发出一更新指令至存储器装置。延迟锁相回路接收时钟信号，并追踪时钟信号的相位以产生一输出信号，例如数据闪控信号或命令信号，以供从属控制装置经由数据总线存取存储器装置的运作。较佳地，主控制装置更产生一时钟致能信号给存储器装置，且主控制装置选择性地产生时钟信号给存储器装置以回应于时钟致能信号。

本发明亦揭示一种存储器共享方法，用于一存储器共享系统中，存储器共享系统包含主控制装置、从属控制装置及存储器装置，包含下列步骤：主控制装置选择性地产生一时钟信号给存储器装置；从属控制装置接收时钟信号，并利用延迟锁相回路追踪时钟信号以产生一输出信号，例如数据信号、数据闪控信号或命令信号，使得输出信号对齐时钟信号；以及，主控制装置仲裁存储器装置的存取权，较佳地，从属控制装置主张一请求信号给主控制装置，以请求存储器装置的存取权，主控制装置主张一允许信号给从属控制装置，以回应于请求信号。较佳地，主控制装置可主张一收回信号给从属控制装置，从属控制装置于一预定时间内将存储器装置的存取权交还给主控制装置，以回应于该收回信号。

藉由以上较佳具体实施例的详述，希望能更加清楚描述本发明的特征与精神，而并非以上述所揭示的较佳具体实施例来对本发明的范畴加以限制。熟知本技术领域者当可做出各种改变及具相等性的安排于本发明所欲保护的范围内。

Claims (20)

1.一种存储器共享系统，包含：

一存储器装置；

一主控制装置，经由一数据总线耦接至该存储器装置，主控制装置发出一时钟信号给该存储器装置；以及

一从属控制装置，耦接至该主控制装置并经由该数据总线耦接至该存储器装置，包含一延迟锁相回路，其接收该时钟信号，该延迟锁相回路追踪该时钟信号之相位；

其中，该主控制装置与该从属控制装置可经由该数据总线存取该存储器装置。

2.如权利要求1项所述之存储器共享系统，其中该存储器装置系一倍数据速率动态随机存取存储器。

3.如权利要求1所述的存储器共享系统，其特征在于，该从属控制装置可主张一请求信号给该主控制装置，以请求该存储器装置的存取权，且该主控制装置可主张一允许信号以回应于该请求信号，以授予该存储器装置的存取权给该从属控制装置。

4.如权利要求1所述的存储器共享系统，其特征在于，该从属控制装置周期性发出一更新指令至该存储器装置。

5.如权利要求1所述的存储器共享系统，其特征在于，该主控制装置周期性发出一更新指令至该存储器装置。

6.如权利要求3所述的存储器共享系统，其特征在于，当该主控制装置欲收回该数据总线的存取权时，该主控制装置主张一收回信号至该从属控制装置，该从属控制装置根据该收回信号于一预定时间内将该数据总线的存取权交还给该主控制装置。

7.如权利要求3所述的存储器共享系统，其特征在于，该从属控制装置发出一全部页面关闭指令至该存储器装置后，再交还该数据总线的存取权。

8.如权利要求3所述的存储器共享系统，其特征在于，该主控制装置监测该数据总线的数据传输。

9.如权利要求1所述的存储器共享系统，其特征在于，该延迟锁相回路接收该时钟信号，并追踪该时钟信号的相位以产生一输出信号，以供该从属控制装置经由该数据总线存取该存储器装置的运作。

10.如权利要求9所述的存储器共享系统，其特征在于，该输出信号相位对齐于该时钟信号。

11.如权利要求9所述的存储器共享系统，其特征在于，该输出信号为一命令信号。

12.如权利要求9所述的存储器共享系统，其特征在于，该输出信号为一数据闪控信号。

13.如权利要求1所述的存储器共享系统，其特征在于，该从属控制装置经由一命令总线耦接至该主控制装置，该命令总线包括一请求信号、一允许信号以及一收回信号。

14.如权利要求1所述的存储器共享系统，其特征在于，该主控制装置产生一时钟致能信号给该存储器装置，且该主控制装置选择性地产生该时钟信号给该存储器装置以回应于该时钟致能信号。

15.一种存储器共享方法，用于一存储器共享系统中，该存储器共享系统包含一主控制装置、一从属控制装置及一存储器装置，该方法包含下列步骤：

该主控制装置选择性地产生一时钟信号给该存储器装置；

该从属控制装置接收该时钟信号，并利用一延迟锁相回路追踪该时钟信号以产生一输出信号，使得该输出信号对齐该时钟信号；以及

该主控制装置仲裁该存储器装置的一存取权。

16.如权利要求15所述的方法，其特征在于，还包含：

监测该存储器装置的一数据总线的数据传输。

17.如权利要求15所述的方法，其特征在于，还包含：

周期性发出一更新指令至该存储器装置。

18.如权利要求15所述的方法，其特征在于，该输出信号为一数据闪控信号或一命令信号。

19.如权利要求15所述的方法，其特征在于，该仲裁步骤包含：

该从属控制装置主张一请求信号给该主控制装置，以请求该存储器装置的存取权；以及

该主控制装置主张一允许信号给该从属控制装置，以回应于该请求信号。

20.如权利要求19所述的方法，其特征在于，还包含发出一全部页面关闭指令至该存储器装置的步骤。

Images