DE112011106009T5 - Getrennte Mikrokanal-Spannungsdomänen in Stapelspeicherarchitektur - Google Patents

Getrennte Mikrokanal-Spannungsdomänen in Stapelspeicherarchitektur Download PDF

Info

Publication number
DE112011106009T5
DE112011106009T5 DE112011106009.2T DE112011106009T DE112011106009T5 DE 112011106009 T5 DE112011106009 T5 DE 112011106009T5 DE 112011106009 T DE112011106009 T DE 112011106009T DE 112011106009 T5 DE112011106009 T5 DE 112011106009T5
Authority
DE
Germany
Prior art keywords
memory
chip
microchannel
voltage
stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112011106009.2T
Other languages
English (en)
Inventor
Andre Schaeffer
Ruchir Saraswat
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tahoe Research Ltd
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112011106009T5 publication Critical patent/DE112011106009T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Power Sources (AREA)

Abstract

Getrennte Mikrokanal-Spannungsdomänen in einer Stapelspeicherarchitektur. Eine Ausführungsform eines Speichergeräts beinhaltet einen Speicherstapel mit ein oder mehreren gekoppelten Speicherchips, wobei ein erster Speicherchip des Speicherstapels mehrere Mikrokanäle beinhaltet, und einen Logikchip, der mit dem Speicherstapel gekoppelt ist, wobei der Logikchip einen Speichercontroller umfasst. Jeder der Mikrokanäle beinhaltet eine getrennte Spannungsdomäne und das Spannungsniveau wird für jeden aus der Vielzahl der Mikrokanäle gesteuert.

Description

  • TECHNISCHES GEBIET
  • Ausführungsformen der Erfindung beziehen sich generell auf das Gebiet von elektronischen Geräten und insbesondere auf getrennte Mikrokanal-Spannungsdomänen in einer Stapelspeicherarchitektur.
  • HINTERGRUND
  • Um Speicher mit zusätzlicher Dichte für Rechenoperationen bereitzustellen, werden Konzepte, die Speichergeräte mit einer Mehrzahl von eng gekoppelten Speicherelementen (welche als 3D-Stapelspeicher oder Stapelspeicher bezeichnet werden können) umfassen, entwickelt. Ein 3D-Stapelspeicher kann gekoppelte Schichten oder Einheiten von DRAM-Speicherelementen (dynamic random-access memory) umfassen, die als ein Speicherstapel bezeichnet werden können. Stapelspeicher kann verwendet werden, um eine große Menge an Hauptspeicher in einem einzigen Bauelement oder einer einzigen Einheit bereitzustellen, wobei das Bauelement oder die Einheit außerdem bestimmte Systemkomponenten, wie z. B. einen Speichercontroller und eine CPU (Zentraleinheit), umfassen kann. Bei herkömmlichen Implementierungen gestapelter Mehrkanal-3D-DRAM-Architekturen wie WidelO ist die Spannungsdomäne (die auch als Spannungs-Vint bezeichnet werden kann) für Datenpfade, Codecs und Taktung über jeden der mehreren Mikrokanäle der Architektur dieselbe. Aus diesem Grund ist es nicht möglich, das Spannungsniveau für einen effektiven Betrieb in jedem Mikrokanal des Speichergeräts zu ändern.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Ausführungsformen der Erfindung werden beispielhaft und in keiner Weise einschränkend in den Figuren der begleitenden Zeichnungen dargestellt, wobei sich gleiche Bezugsnummern auf ähnliche Elemente beziehen.
  • 1 veranschaulicht eine Ausführungsform eines Stapelspeichergeräts.
  • 2 veranschaulicht eine Ausführungsform eines 3D-Stapelspeichers.
  • 3 veranschaulicht eine Ausführungsform eines Speicherchips mit mehreren Spannungsdomänen
  • 4A veranschaulichteine Ausführungsform eines Stapelspeichergeräts, die eine getrennte Stromdomäne für jede Mikrokanalscheibe des Speicherstapels bietet.
  • 4B veranschaulichteine Ausführungsform eines Stapelspeichergeräts, die eine getrennte Stromdomäne für jeden Mikrokanalchip des Speicherstapels bietet.
  • 5A veranschaulicht eine Ausführungsform einer Speichervorrichtung oder eines Speichersystems, die/das Leistungssteuerung der Mikrokanäle bietet.
  • 5B veranschaulicht einen Speichercontroller einer Ausführungsform eines Speichergeräts.
  • 5C ist ein Ablaufdiagramm zur Veranschaulichung der Interaktion des Speichercontrollers mit der dynamischen Spannungs-Engine in einer Ausführungsform einer Vorrichtung oder eines Systems.
  • 6 veranschaulicht eine Architektur einer Ausführungsform eines Stapelspeichergeräts.
  • 7 ist ein Blockdiagramm zum Veranschaulichen einer Ausführungsform eines mobilen Computergeräts einschließlich eines Stapelspeichergeräts, und
  • 8 veranschaulicht eine Ausführungsform eines Computersystems einschließlich Stapelspeicher.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Ausführungsformen der Erfindung sind generell auf getrennte Mikrokanal-Speicherdomänen in einer Stapelspeicherarchitektur gerichtet. Wie hier verwendet:
    bedeutet „3D-Stapelspeicher” (wobei 3D auf dreidimensional hinweist) oder „Stapelspeicher” einen Hauptspeicher, der eine oder mehrere gekoppelte Speicherschichten, Speichereinheiten oder andere Speicherelemente umfasst. Der Speicher (als Stapelspeicher bezeichnet) kann vertikal gestapelt oder horizontal (wie z. B. nebeneinander) gestapelt sein, oder er kann sonst miteinander gekoppelte Speicherelemente umfassen. Insbesondere kann ein DRAM-Stapelspeichergerät oder -system ein Speichergerät mit einer Vielzahl von DRAM-Schichten enthalten. Ein Stapelspeichergerät kann auch Systemelemente (die als Logikchip bezeichnet werden können) im Gerät umfassen, wobei der Logikchip eine CPU (Zentraleinheit), einen Speichercontroller und andere zugehörige Systemelemente umfassen kann, die einen Power-Host-Chip umfassen können, wobei der Speicherstapel mit dem Power-Host-Chip gestapelt ist. In einigen Ausführungsformen kann der Logikchip eine Anwendungsprozessor- oder eine Grafikverarbeitungseinheit (graphics processing unit, GPU) sein. Ein 3D-Stapelspeicher kann unter anderem ein WideIO-Speichergerät umfassen, ohne darauf beschränkt zu sein.
  • „Mikrokanal” ist ein logischer, unabhängiger Speicherkanal in einem 3D-Speicherstapel. Im Allgemeinen wird ein Speicherkanal als Mikrokanal bezeichnet, wenn ein 3D-Speicherstapel mehr als einen Speicherkanal umfasst. Sonst ist der Speicherstapel ein 3D-Einkanal-Speicherstapel.
  • Bei gestapelten Mehrkanal-3D-DRAM-Architekturen wie WidelO ist die Spannungsdomäne (die auch als Spannungs-Vint bezeichnet werden kann) für Datenpfade, Codecs und Taktung über die mehreren Kanäle der Architektur dieselbe. Eine getrennte Spannungsdomäne pro Mikrokanal ist nicht verfügbar und daher sind Optimierungen der Energieeffizienz pro Mikrokanal durch Anpassung des lokalen Vint nicht möglich.
  • In einigen Ausführungsformen umfasst ein Speichercontroller die Fähigkeit, den DRAM-Stapelenergieverbrauch effizienter zu kontrollieren. In einigen Ausführungsformen können Plattformen mit DRAM-Mehrkanalstapeln mit höherer Energieeffizienz bereitgestellt sein. In einigen Ausführungsformen wird die Spannungssteuerungsfunktion über die Speichersteuerung und CPU eines Geräts aktiviert.
  • Bei einigen Ausführungsformen sorgt eine Vorrichtung, ein System oder ein Verfahren dafür, dass jeder Mikrokanal eines Stapelspeichergeräts einen getrennten lokalen Vint- hat und dass der Vint für jeden Mikrokanal einstellbar ist. In einigen Ausführungsformen wird der Vint für jeden Mikrokanal durch Energieerzeuger auf dem Chip bereitgestellt, die Teil eines getrennten, speziellen Energieerzeugungschips (einem Power-Host-Chip) sein können, oder die Energieerzeuger können in einem Logikchipelement (z. B. einem System-on-Chip, das die CPU enthält) integriert sein, das Teil des 3D-Stapelspeichers ist.
  • In einigen Ausführungsformen ist jede Vint-Domänenschiene eines Stapelspeichergeräts überein Power Through Silicon Via (TSV) des spezifischen Mikrokanals verbunden. In einigen Ausführungsformen gibt es keine Verbindungen zwischen mehreren Vint-Domänenjedes Speicherchips, der die Kacheln verschiedener Mikrokanäle enthält.
  • In einigen Ausführungsformen integriert eine alternative Implementierung die Vint-Generatoren in jedem DRAM-Chip. In einigen Ausführungsformen enthält jeder DRAM-Chip eines Speicherstapels so viele Vint-Domänen und Generatoren wie der DRAM-ChipMikrokanäle enthält. In einer solchen Implementierung erzeugt eine DVS(Dynamic Voltage Scaling)-Engine im Logikchip ein Steuerwort, das jeden der Vint-Spannungsgeneratoren steuert und sodie individuelle Skalierung von Vint-Domänen ermöglicht.
  • In einigen Ausführungsformen ordnet eine DVS-Engine jedem der einzelnen Mikrokanäle des Stapelspeichergeräts einen Aktivitätsfaktor zu. In einigen Ausführungsformen skaliert die DVS-Engine zumindest teilweise basierend auf dem Aktivitätsfaktor die Vint-Domänen für jeden der Mikrokanäle eines Stapelspeichergeräts nach oben oder unten und ermöglicht so eine verbesserte Energiesparrichtlinie in Vergleich zu einem herkömmlichen Gerät mit einer einzigen Spannungsdomäne.
  • In einigen Ausführungsformen ist die herkömmliche Vint-Domäne eines Speicherchips in einem Speicherstapelin getrennte Vint-Domänen für jede Kachelscheibe (oder anderen Teil des Speicherchips) des jeweiligen Mikrokanals (jede Kachel eines Chips, die eine von den anderen Kacheln des Chips getrennte Vint-Domäne hat) aufgeteilt, oder kann aufgeteilt sein, wobei jeder Chip ein Mikrokanal ist (jeder Chip mit einer von den anderen Chips des Speicherstapels getrennten Vint-Domäne). In einigen Ausführungsformen sind die Vint-Domänen der Kacheln, die zum selben Mikrokanal (mit einer bestimmten Scheibe des Speicherstapels) gehören, über TSV-Säulen verbunden. In einigen Ausführungsformen sind die Vint-Domänenmit den ihnen zugeordneten Vint-Generatoren verbunden oder frei über ein Wort einstellbar, das von der Speichersteuerung oder einem anderen Controller gesendet wird, um alle DRAM-Kacheln effektiv zu steuern. In einigen Ausführungsformen bietet die Vint-Steuerung per CPU-Steuerworteinen Implementierungsansatz, der verwendet werden kann, wenn sich Vint-Generatoren auf dem DRAM-Chip befinden. In einigen Ausführungsformen unterstützt jeder DRAM einen Modus für die Anpassung seiner lokalen Vint-Spannungsdomänenwerte durch Änderung spezifischer Bits in einem Modusregister.
  • In einigen Ausführungsformen schließt ein Speichergerät einen Speicherstapel mit einem oder mehreren gekoppelten Speicherchips ein, wobei ein erster Speicherchip des Speicherstapels mehrere Mikrokanäle beinhaltet, und einen Logikchip, der mit dem Speicherstapel gekoppelt ist, wobei der Logikchip einen Speichercontroller beinhaltet. Jeder der Mikrokanäle beinhaltet eine getrennte Spannungsdomäne und das Spannungsniveau wird für jeden aus der Vielzahl der Mikrokanäle gesteuert. In einigen Ausführungsformen beinhaltet die Verfolgung des Verkehrs für einen ersten Mikrokanal eines Speichergeräts, wobei das Speichergerät einen Logikchip enthält, der mit einem Speicherstapel von einem oder mehreren gekoppelten Speicherchips gekoppelt ist, wobei das Speichergerät eine Vielzahl von Mikrokanälen enthält und jeder Mikrokanal eine Spannungsdomäne hat, die Erkennung eines Verkehrsmusters für den ersten Mikrokanal, die Bestimmung eines Vorteils in Verbindung mit einer Änderung der Spannung des Mikrokanals und die Anforderung einer Änderung der Spannung des Mikrokanals.
  • 1 veranschaulicht eine Ausführungsform eines Stapelspeichergeräts. In einigen Ausführungsformen umfasst ein Stapelspeichergerät 100 einen Speicherstapel, der eine oder mehrere DRAM-Chipschichten 120 umfasst und eng mit einem Systemelement wie z. B. einem Logikchip 110 gekoppelt ist, der ein SoC oder ein anderes Systemelement sein kann.
  • In einigen Ausführungsformen kann der Logikchip 110 die Steuerung für Spannungsdomänen für jeden Mikrokanal des Speicherstapels 120 enthalten. In einigen Ausführungsformen kann der Speicherstapel oder der Logikchip 110 mehrere getrennte Spannungsgeneratoren für jeden Mikrokanal des Speicherstapels enthalten. In einigen Ausführungsformen kann der Logikchip 110 die Steuerung der Mikrokanal-Spannungsdomänen nutzen, um den Energieverbrauch des Speichergeräts 100 zu kontrollieren.
  • 2 stellt eine Ausführungsform eines 3D-Stapelspeichers dar. In dieser Darstellung umfasst ein 3D-Stapelspeichergerät 200 ein Systemelement, z. B. einen Logikchip 210, der mit einer oder mehreren DRAM-Speicherchipschichten 220, die hier auch als Speicherstapel bezeichnet werden, gekoppelt ist. In einigen Ausführungsformen kann der Speicherstapel 220 mehrere Mikrokanäle umfassen. In einigen Ausführungsformen kann das Systemelement 210 ein System-On-Chip (SoC) oder ein anderes ähnliches Element sein. Die Elemente dieser Figur und der nachfolgenden Figuren sind zum Zweck der Veranschaulichung dargestellt und sind nicht maßstabsgetreu gezeichnet. Jede Chipschicht kann eine temperaturkompensierte Self-Refresh-Schaltung (temperature compensated selfrefresh, TCSR) umfassen, um thermische Aspekte anzugehen, wobei die TCSR und ein Mode-Register (MR) ein Teil einer Managementlogik des Geräts sein können und wobei die MC thermische Versatzbit(s) zum Einstellen der Aktualisierungsrate durch die TCSR umfassen kann. Die Chipschichten und das Systemelement können thermisch miteinander gekoppelt sein.
  • Obwohl 2 eine Implementierung veranschaulicht, bei der der Logikchip 210 unterhalb des Speicherstapels aus einer oder mehreren Speicherchipschichten 220 gekoppelt ist, sind Ausführungsformen nicht auf diese Anordnung beschränkt. Beispielsweise kann in einigen Ausführungsformen ein Systemelement 210 an den Speicherstapel 220 angrenzend angeordnet sein und kann deshalb in einer Nebeneinanderanordnung mit dem Speicherstapel 220 gekoppelt sein. In einigen Ausführungsformen kann Systemelement 210 einen Power-Host-Chip enthalten, wobei der Power-Host-Chip Energie für getrennte Vint-Domänen der Mikrokanäle des Speichergeräts liefern kann.
  • In dieser Darstellung umfassen die DRAM-Speicherchipschichten vier Speicherchipschichten, wobei diese Schichten eine erste Speicherchipschicht 230, eine zweite Speicherchipschicht 240, eine dritte Speicherchipschicht 250 und eine vierte Speicherchipschicht 260 sind. Jedoch sind Ausführungsformen auf keine spezielle Anzahl an Speicherchipschichten im Speicherstapel 220 begrenzt und können eine größere oder kleinere Anzahl an Speicherchipschichten einschließen. Neben anderen Elementen kann das Systemelement 210 einen Speichercontroller 212 für den Speicherstapel 220 umfassen. In einigen Ausführungsformen schließt jede Speicherchipschicht (mit der möglichen Ausnahme der oberen oder äußersten Speicherchipschicht wie die vierte Speicherchipschicht 260 in dieser Darstellung, die TSVs enthalten kann oder nicht) eine Vielzahl von Through Silicon Vias (TSVs) 205 ein, um Pfade durch das Siliziumsubstrat der Speicherchipschichten bereitzustellen. In einigen Ausführungsformen kann der DRAM-Speicherstapel 220 Vint-Powerpins/Microbumps für jede Vint-Domäne bereitstellen. In einigen Ausführungsformen schließt der Speicherstapel 220 eine Vielzahl von Mikrokanälen ein, wobei jede Kachelscheibe des Speicherstapels ein Mikrokanal (z. B. die veranschaulichten Scheiben der Kacheln 290 des Speicherstapels 220) ist, oder wobei jeder Chips ein getrennter Mikrokanal ist. In einigen Ausführungsformen beinhaltet jeder der Mikrokanäle eine getrennte Spannungsdomäne mit Spannungs-Vint. In einigen Ausführungsformen kann der Vint für jeden Mikrokanal auf jedem Chip erzeugt werden. In einigen Ausführungsformen werden Vint-Generatoren 280 für jeden Mikrokanal im Systemelement 210, z. B. einem Power-Host-Chip, erzeugt und in einigen Ausführungsformen befinden sich Vint-Generatoren 282 für jeden Mikrokanal in jedem Speicherchip 230–260.
  • 3 veranschaulicht eine Ausführungsform eines Speicherchips mit mehreren Spannungsdomänen. In dieser Darstellung beinhaltet ein DRAM-Chip 300 vier Kacheln (oder andere Teile eines Chips). In einigen Ausführungsformen umfasst jede der Kacheln eine getrennte Spannungsdomäne mit Spannungs-Vint, der getrennt vom Vint einer anderen Kachel eingestellt werden kann. In diesem Beispiel beinhaltet der DRAM-Chip eine Domäne_0 305 mit Spannung Vint0, eine Domäne_1 310 mit Spannung Vint1, eine Domäne_2 315 mit Spannung Vint2 und eine Domäne_3 320 mit Spannung Vint3. In einigen Ausführungsformen kann jede Domäne getrennt von den anderen Vint-Werten gesteuert werden. In einigen Ausführungsformen haben andere DRAM-Chips eines Speicherstapels dieselbe Aufteilung der Kacheln, wobei die Kacheln in einem vertikalen Stapel eine Scheibe bilden, die einen bestimmten Mikrokanal darstellt.
  • 4A und 4B veranschaulichen zwei verschiedene Mikrokanalimplementierungen:
    4A veranschaulichteine Ausführungsform eines Stapelspeichergeräts, das eine getrennte Stromdomäne für jede Mikrokanalscheibe des Speicherstapels bereitstellt. In der in 4A veranschaulichten Implementierung ist jede Scheibe oder Spalte von Kacheln ein Mikrokanal und somit ist die Zahl der Kacheln pro DRAM-Speicherchip gleich der Zahl der Mikrokanäle. In einigen Ausführungsformen beinhaltet ein Stapelspeichergerät 400 einen Logikchip 410 und einen Speicherstapel mit ein oder mehreren Speicherchips 420, die mit dem Logikchip 410 gekoppelt sind. In dieser bestimmten Darstellung beinhaltet der Speicherstapel vier Chips, wobei jeder Chip vier Mikrokanäle (μCH0, μCH1, μCH2 und μCH3) beinhaltet, und wobei die Mikrokanäle durch eine Vielzahl von TSVs mit dem Systemchip gekoppelt sind. In dieser Darstellung gibt es getrennte Vint-Domänen über jeden Chip (Vint0, Vint1, Vint2 und Vint3), wobei dieselbe Trennung der Vint-Domänen in jedem Chip des Speicherstapels vorhanden ist, um Scheiben von Chips zu bilden, und die Verbindung der Vint-Domänen erfolgt über TSVs. In einigen Ausführungsformen beinhaltet das Stapelspeichergerät 400 eine getrennte Stromdomäne für jeden Mikrokanal, mit einer Spannungsversorgung oder Steuereinheit für jeden Mikrokanal.
  • In dieser Ausführungsform befindet sich eine Spannungsversorgung für jeden Mikrokanal im Logikchip 410, somit zwischen dem Substrat und dem DRAM-3D-Stapel, wobei der Logikchip 410 einen Power-Host-Chip enthalten kann, der eine lokale Spannungsversorgung und Steuereinheit für jeden Mikrokanal hat. In einigen Ausführungsformen teilen die Kacheln oder anderen Teile von Chips, die sich in derselbenSpalte (und damit auf derselben Scheibe) befinden, eine gemeinsame Vint-Domäne, die durch die jeweilige Vint-Steuereinheit im Controller oder der CPU des Logikchip 410 geliefert oder gesteuert wird. In einigen Ausführungsformen sind die Chipkacheln in einer Spalte durch TSVs verbunden, die durch den Speicherstapel laufen. In einigen Ausführungsformen wird die Energie für die Spannungsdomäne der Mikrokanäle von z. B. der Vint0-Versorgungs- oder Steuereinheit 422 für eine erste Spannungsdomäne, der Vint1-Versorgungs- oder Steuereinheit 424 für eine zweite Spannungsdomäne, der Vint2-Versorgungs- oder Steuereinheit 426 für eine dritte Spannungsdomäne und der Vint3-Versorgungs- oder Steuereinheit 428 für eine vierte Spannungsdomäne geliefert und gesteuert.
  • 4B veranschaulichteine Ausführungsform eines Stapelspeichergeräts, die eine getrennte Stromdomäne für jeden Mikrokanalchip des Speicherstapels bietet. In der in 4B veranschaulichten Implementierung ist jeder DRAM-Speicherchip ein getrennter Mikrokanal und daher entspricht die Zahl der Chips der Zahl der Mikrokanäle. In einigen Ausführungsformen beinhaltet das Stapelspeichergerät 401 einen Logikchip 411 und einen Speicherstapel aus ein oder mehreren Speicherchips 421, die mit Logikchip 411 gekoppelt sind. In dieser bestimmten Darstellung beinhaltet der Speicherstapel vier Chips, wobei jeder Chip einen einzigen Mikrokanal (μCH0, μCH1, μCH2 und μCH3) beinhaltet, und wobei die Mikrokanäle durch eine Vielzahl von TSVs mit dem Systemchip gekoppelt sind. In dieser Darstellung gibt es eine einzige Vint-Domäne über jeden Chip (Vint0, Vint1, Vint2 oder Vint3), wobei die Verbindung der Vint-Domänen über TSVs erfolgt. In einigen Ausführungsformen beinhaltet das Stapelspeichergerät 401 eine getrennte Stromdomäne für jeden Mikrokanal, mit einer Spannungsversorgung oder Steuereinheit für jeden Mikrokanal.
  • In dieser Ausführungsform befindet sich eine Spannungsversorgung für jeden Mikrokanal im Logikchip 411, somit zwischen dem Substrat und dem DRAM-3D-Stapel, wobei der Logikchip 411 einen Power-Host-Chip enthalten kann, der eine lokale Spannungsversorgung und Steuereinheit für jeden Mikrokanal hat. In einigen Ausführungsformen hat jeder Chip eine Vint-Domäne, die von der jeweiligen Vint-Versorgungs- oder Steuereinheit des Systemelements 411 geliefert oder gesteuert wird. In einigen Ausführungsformen ist jeder Chip mit bestimmten TSVs verbunden, die durch den Speicherstapel laufen. In einigen Ausführungsformen wird die Energie für die Spannungsdomäne der Mikrokanäle von z. B. der Vint0-Versorgungs- oder Steuereinheit 423 für eine erste Spannungsdomäne, der Vint1-Versorgungs- oder Steuereinheit 425 für eine zweite Spannungsdomäne, der Vint2-Versorgungs- oder Steuereinheit 427 für eine dritte Spannungsdomäne und der Vint3-Versorgungs- oder Steuereinheit 429 für eine vierte Spannungsdomäne geliefert und gesteuert.
  • 5A veranschaulicht eine Ausführungsform einer Speichervorrichtung oder eines Speichersystems, die/das Leistungssteuerung der Mikrokanäle bietet. In einigen Ausführungsformen kann ein Speicherstapelgerät 500 einen Speicherstapel 520 mit einer Vielzahl von Mikrokanälen und einen Logikchip 510 enthalten, wobei der Logikchip 510 einen Speichercontroller 530 enthält, und ein Lenkungsblock 512 die Logik für die Leistungssteuerung der Vielzahl von Mikrokanälen des Speicherstapels 520 liefert. In einigen Ausführungsformen beinhaltet der Lenkungsblock 512 eine dynamische Spannungsskalierungs-Engine 516, wobei die dynamische Spannungsskalierungs-Engine die Fähigkeit beinhaltet, Steuerwörter 514 zur Steuerung der Spannungen der Mikrokanal-Spannungsdomänen zu erzeugen.
  • In einigen Ausführungsformen beinhaltet die dynamische Spannungsskalierungs-Engine 516 Logik für die Bestimmung des Spannungsniveaus für jede der Spannungsdomänen des Speicherstapels 520. In einigen Ausführungsformen basiert der Betrieb der dynamischen Spannungsskalierungs-Engine 516 zumindest teilweise auf den Rückmeldungsinformationen, die von DRAM-Chips des Speicherstapels 520 empfangen werden. In einigen Ausführungsformen basiert der Betrieb der dynamischen Spannungsskalierungs-Engine 516 zumindest teilweise auf einer Nachschlagetabelle, die Daten von einem Verkehrsmonitor empfängt, der den Verkehr für jeden Mikrokanal überwacht. In einigen Ausführungsformen erzeugt die dynamische Spannungsskalierungs-Engineein Steuerwort 514 oder einen ähnlichen Befehl, der an Vint-Versorgungsgeneratoren ausgegeben wird, wobei die Versorgungsgeneratoren 580 sich gemeinsamim Logikchip befinden können (die Versorgung erfolgt dann über die TSVs). In einigen Ausführungsformen wird dasSteuerwort direkt in den Stapel eingespeist, wobei der Stapel die Vint-Versorgungsgeneratoren 580 lokal auf den Speicherchips enthält. 5B veranschaulicht einen Speichercontroller einer Ausführungsform eines Speichergeräts. Bei einigen Ausführungsformen kann ein Speichercontroller 530 einen Traffic-Tracker 532 zur Verfolgung des Datenverkehrs für das Stapelspeichergerät 500 beinhalten, wobei die Verwendung des Traffic-Trackers in einer bestimmten Implementierung in 5C veranschaulicht ist. 5C ist ein Ablaufdiagramm zur Veranschaulichung der Interaktion des Speichercontrollers mit der dynamischen Spannungs-Engine in einer Ausführungsform einer Vorrichtung oder eines Systems. In einigen Ausführungsformen wird der Verkehr zu einem bestimmten Mikrokanal n durch einen Speichercontroller-Traffic-Tracker 540 überwacht, z. B. Traffic-Tracker 532 des Speichercontrollers 530, der in 5B veranschaulicht ist. In einigen Ausführungsformen kann, wenn der Speichercontroller ein bestimmtes Verkehrsstrommuster erkennt, wobei ein solches Muster auf eine lange Leerlaufphase 542 hinweist, ein auf dem Speichercontroller basierender Verkehrsvorhersagealgorithmus einen Leistungsvorteil für die Änderung des Vint erkennen, z. B. Verringern des Vint von Mikrokanal n, wegen des langen Leerlaufzustand, der für den Mikrokanal 544 angegeben wird. In einigen Ausführungsformen überträgt der Speichercontroller eine Anfrage, die eine Vint-Änderung für Mikrokanal n anfordert, an die dynamische Spannungs-Engine 546, die den Vint von Mikrokanal 548 ändern kann.
  • 6 veranschaulicht eine Architektur einer Ausführungsform eines Stapelspeichergeräts. In einigen Ausführungsformen wird jeder Mikrokanal eines Stapelspeichergeräts von einem DRAM-Chip im Speicherstapel angetrieben. 6 veranschaulicht Architekturen für Speichergeräte, die zwei Chips und vier Chips enthalten. In einigen Ausführungsformen kann ein Speicherstapel einen getrennten C/A-Bus (Command and Address/Befehls- und Adress) für jeden Kanal enthalten. In einigen Ausführungsformen kann ein Speicherstapel einen gemeinsamen C/A-Bus für alle Kanäle enthalten.
  • In dieser Darstellung veranschaulicht eine erste Architektur 610 einen Stapel mit zwei Chips mit einem getrennten C/A-Bus für jeden Kanal, eine zweite Architektur 620 veranschaulicht einen Stapel mit zwei Chips mit einem gemeinsamen C/A-Bus für jeden Kanal, eine dritte Architektur 630 veranschaulicht einen Stapel mit vier Chips mit einem getrennten C/A-Bus für jeden Kanal und eine vierte Architektur 640 veranschaulicht einen Stapel mit vier Chips mit einem gemeinsamen C/A-Bus für alle Kanäle.
  • 6 veranschaulicht verschiedene Formen von C/A-Bus-Topologien und Aufteilung von IOs über die DRAM-Chips, wenn der Stapel wächst. In einigen Ausführungsformen kann für jede solche Implementierung eine Vint-Domänenaufteilung und -steuerung, wie in 4A veranschaulicht, angewendet werden.
  • 7 ist ein Blockdiagramm zum Veranschaulichen einer Ausführungsform eines mobilen Computergeräts einschließlich eines Stapelspeichergeräts. Computergerät 700 stellt ein Computergerät einschließlich eines mobilen Computergeräts dar, z. B. einen Laptop- oder Notebook-Computer, ein Netbook, einen Tablet-Computer (einschließlich eines Geräts, das einen Touchscreen ohne eine getrennte Tastatur hat, ein Gerät, das sowohl einen Touchscreen als auch eine Tastatur hat, ein Gerät mit schneller Initiierung, als „Instant on”-Betrieb bezeichnet, und ein Gerät, das im Allgemeinen mit einem Netzwerk in Betrieb verbunden ist, als „always connected” bezeichnet), ein Mobiltelefon oder ein Smartphone, eindrahtlos-fähigerE-Reader oder ein anderes drahtloses mobiles Gerät. Es ist offensichtlich, dass bestimmte Komponenten allgemein dargestellt werden und nicht alle Komponenten eines solchen Geräts im Gerät 700 dargestellt werden. Die Komponenten können durch einen oder mehrere Busse oder andere Verbindungen 705 verbunden sein. Gerät 700 umfasst Prozessor 710, der die primären Verarbeitungsoperationen von Gerät 700 durchführt. Prozessor 710 kann ein oder mehrere physische Geräte, wie beispielsweise Mikroprozessoren, Anwendungsprozessoren, Mikrocontroller, programmierbare Logikgeräte oder andere Verarbeitungsmittel umfassen. Die vom Prozessor 710 durchgeführten Verarbeitungsoperationen umfassen die Ausführung einer Betriebsplattform oder eines Betriebssystems, auf denen Anwendungen oder Gerätefunktionen oder beides ausgeführt werden. Die Verarbeitungsoperationen umfassen Operationen in Bezug auf I/O (Ein-/Ausgabe) mit einem menschlichen Benutzer oder mit anderen Geräten, Operationen in Bezug auf Power-Management, Operationen oder beides, die mit dem Verbinden von Gerät 700 mit einem anderen Gerät in Beziehung stehen. Die Verarbeitungsoperationen können außerdem Operationen umfassen, die auf Audio-I/O, Anzeige-I/O oder beides bezogen sind. Bei einer Ausführungsform umfasst das Gerät 700 das Audiountersystem 720, welches Hardware (wie Audiohardware und Audioschaltkreise) repräsentiert, und Softwarekomponenten (wie Treiber und Codecs), die mit dem Bereitstellen von Audiofunktionen an das Computergerät verbunden sind. Audiofunktionen können einen Lautsprecherausgang, einen Kopfhörerausgang oder beide Arten von Audioausgang sowie einen Mikrofoneingang umfassen. Die Geräte für solche Funktionen können in das Gerät 700 integriert oder mit dem Gerät 700 verbunden sein. Bei einer Ausführungsform interagiert ein Benutzer mit Gerät 700 durch das Bereitstellen von Audiobefehlen, die vom Prozessor 710 empfangen und verarbeitet werden. Das Display-Untersystem 730 repräsentiert Hardware-(wie Anzeigegeräte) und Softwarekomponenten (wie Treiber), die ein Display aufweisen, das visuelle Elemente, Tastelemente oder beides für einen Benutzer bereitstellt, um mit dem Computergerät zu interagieren. Display-Untersystem 730 umfasst die Anzeigeschnittstelle 732, welche den bestimmten Bildschirm oder das Hardwaregerät umfasst, das verwendet wird, um einem Benutzer ein Display bereitzustellen. Bei einer Ausführungsform umfasst die Anzeigeschnittstelle 732 Logik, die vom Prozessor 710 getrennt ist, um mindestens einige Verarbeitung durchzuführen, die mit dem Display verbunden ist. Bei einer Ausführungsform umfasst das Display-Untersystem 730 ein Touchscreen-Gerät, das einem Benutzer sowohl die Ausgabe als auch Eingabe bereitstellt.
  • I/O-Controller 740 repräsentiert Hardwaregeräte und Softwarekomponenten, die mit der Interaktion mit einem Benutzer verbunden sind. Der I/O-Controller 740 kann Hardware verwalten, die Teil des Audiountersystems 720, eines Display-Untersystems 730 oder von beiden solchen Untersystemen ist. Zusätzlich veranschaulicht der I/O-Controller 740 einen Verbindungspunkt für zusätzliche, mit dem Gerät 700 verbundene Geräte, über die ein Benutzer mit dem System interagieren könnte. Beispielsweise könnten Geräte, die an das Gerät 700 angeschlossen werden können, Mikrofongeräte, Lautsprecher oder Stereoanlagen, Videosysteme oder ein anderes Anzeigegerät, eine Tastatur oder Tastaturgeräte oder andere I/O-Geräte zur Verwendung mit spezifischen Anwendungen wie Kartenleser oder andere Geräte umfassen.
  • Wie oben erwähnt, kann I/O-Controller 740 mit Audiountersystem 720, Display-Untersystem 730 oder mit beiden solchen Untersystemen interagieren. Beispielsweise kann die Eingabe über ein Mikrofon oder ein anderes Audiogerät Eingaben oder Befehle für eine oder mehrere Anwendungen oder Funktionen von Gerät 700 bereitstellen. Außerdem kann eine Audioausgabe anstatt oder zusätzlich zur Anzeigeausgabe bereitgestellt sein. Bei einem weiteren Beispiel agiert das Anzeigegerät auch als Eingabegerät, das mindestens teilweise durch I/O-Controller 740 verwaltet werden kann, wenn das Display-Untersystem einen Touchscreen umfasst. Es kann auch zusätzliche Taster oder Schalter an Gerät 700 geben, um I/O-Funktionen bereitzustellen, die vom I/O-Controller 740 verwaltet werden können. In einer Ausführungsform verwaltet der I/O-Controller 740 Geräte, wie beispielsweise Akzelerometer, Kameras, Lichtsensoren oder andere Sensoren oder andere Hardware, die in Gerät 700 enthalten sein kann. Die Eingabe kann Teil der direkten Benutzerinteraktion sowie das Bereitstellen einer umgebungsbedingten Eingabe in das Gerät sein, um dessen Operationen (wie z. B. das Filtern von Rauschen, das Anpassen der Anzeigen bezüglich der Helligkeitserkennung, Anwenden eines Blitzes einer Kamera oder andere Funktionen) zu beeinflussen. Bei einer Ausführungsform umfasst Gerät 700 Power-Management 750, das die Batteriestromverwendung, das Laden der Batterie und die Funktionen verwaltet, die mit dem Energiesparbetrieb verbunden sind.
  • Bei einigen Ausführungsformen umfasst das Speicheruntersystem 760 Speichergeräte, um Informationen im Gerät 700 zu speichern. Der Prozessor 710 kann Daten von Elementen des Speicheruntersystems 760 lesen und an diese schreiben. Speicher kann nichtflüchtige Speichergeräte (die einen Zustand aufweisen, der sich nicht ändert, wenn die Stromversorgung zum Speichergerät unterbrochen wird), flüchtige Speichergeräte (die einen Zustand aufweisen, der unbestimmt ist, wenn die Stromversorgung zum Speichergerät unterbrochen wird) oder beide derartige Speicher umfassen. Der Speicher 760 kann Anwendungsdaten, Benutzerdaten, Musik, Fotos, Dokumente oder andere Daten sowie mit der Ausführung der Anwendungen und den Funktionen des Geräts 700 verbundene Gerätedaten (ob langfristig oder temporär) speichern.
  • In einigen Ausführungsformen kann das Speicheruntersystem 760 ein Stapelspeichergerät 762 beinhalten, wobei das Stapelspeichergerät eine oder mehrere Speicherchipschichten und eine Vielzahl von Mikrokanälen mit getrennten Spannungsdomänen enthält. In einigen Ausführungsformen beinhaltet das Stapelspeichergerät 762 ein Power-Management-Untersystem für die Steuerung der Mikrokanal-Spannungsdomänen 764, wobei das Power-Management-Untersystem 764 eine dynamische Spannungsskalierungs-Engine zur Erzeugung von Signalen oder Befehlen zum Einstellen des Spannunngsniveaus in jedem der Mikrokanäle enthält.
  • Die Konnektivität 770 schließt Hardwaregeräte (z. B. Anschlüsse und Übertragungsgeräte für die drahtlose Kommunikation, drahtgebundene Kommunikation oder beides) und Softwarekomponenten (z. B. Treiber, Protokollstapel) ein, um dem Gerät 700 zu ermöglichen, mit Peripheriegeräten zu kommunizieren. Das Gerät könnte separate Geräte, wie z. B. andere Computergeräte, drahtlose Zugangspunkte (access points) oder Basisstationen sowie Peripheriegeräte, wie z. B. Headsets, Drucker oder andere Geräte, sein.
  • Konnektivität 770 kann mehrere unterschiedliche Arten der Konnektivität umfassen. Verallgemeinernd kann festgestellt werden, dass das Gerät 700 mit der Mobilfunkkonnektivität 772 und der drahtlosen Konnektivität 774 dargestellt ist. Die Mobilfunkkonnektivität 772 bezieht sich generell auf Mobilfunknetz-Konnektivität, die durch Mobilfunkanbieter, wie beispielsweise 4G/LTE (Long Term Evolution), GSM (Global System for Mobile Communications) oder Varianten oder Ableitungen, CDMA (Codemultiplexverfahren) oder Varianten oder Ableitungen, TDM (Zeitmultiplexbetrieb) oder Varianten oder Ableitungen oder andere Mobilfunkdienststandards bereitgestellt wird. Die drahtlose Konnektivität 774 bezieht sich auf drahtlose Konnektivität, die kein Mobilfunk ist. Sie kann persönliche Netzwerke (wie Bluetooth), lokale Netzwerke (wie WiFi), Weitverkehrsnetzwerke (wie WiMax) und andere drahtlose Kommunikation einschließen. Konnektivität kann eine oder mehrere Rundstrahl- oder Richtantennen 776 einschließen.
  • Die peripheren Verbindungen 780 umfassen Hardware-Schnittstellen und Anschlüsse sowie Softwarekomponenten (z. B. Treiber, Protokollstapel) zum Herstellen von peripheren Verbindungen. Es ist jedoch offensichtlich, dass das Gerät 700 sowohl ein Peripheriegerät („zu” 782) zu anderen Computergeräten als auch mit Peripheriegeräten („von” 784) verbunden sein kann. Das Gerät 700 weist allgemein einen „Docking”-Anschluss auf, um es für Zwecke wie das Verwalten (wie das Herunterladen, Hochladen, Wechseln oder Synchronisieren) von Inhalt auf dem Gerät 700 mit anderen Computergeräten zu verbinden. Zusätzlich kann ein Dockinganschluss dem Gerät 700 ermöglichen, sich mit gewissen Peripheriegeräten zu verbinden, die es dem Gerät 700 ermöglichen, beispielsweise die Inhaltsausgabe an audiovisuelle oder andere Systeme zu steuern.
  • Zusätzlich zu einem proprietären Dockinganschluss oder anderer proprietärer Verbindungshardware kann das Gerät 700 periphere Verbindungen 780 über gängige oder standardbasierte Anschlüsse herstellen. Herkömmliche Arten können einen USB-Anschluss (der irgendeine von einer Anzahl von unterschiedlichen Hardwareschnittstellen umfassen kann), DisplayPort, einschließlich von MiniDisplayPort (MDP), HDMI-Schnittstelle (High Definition Multimedia Interface, HDMI), FireWire oder eine andere Art umfassen. 8 veranschaulicht eine Ausführungsform eines Computersystems einschließlich Stapelspeicher. In dieser Darstellung sind bestimmte herkömmliche und allgemein bekannte Komponenten, die für die vorliegende Erfindung nicht relevant sind, nicht gezeigt. Das Computersystem kann einen Computer, einen Server, eine Spielkonsole oder eine andere Rechenvorrichtung umfassen. Bei manchen Ausführungsformen umfasst das Computersystem 800 eine Kopplungsstruktur oder Kreuzschiene 805 oder ein anderes Kommunikationsmittel zur Übertragung von Daten. Das Computersystem 800 kann ein Verarbeitungsmittel, wie beispielsweise einen oder mehrere Prozessoren 810, umfassen, die mit der Kopplungsstruktur 805 zur Verarbeitung von Informationen gekoppelt sind. Die Prozessoren 810 können einen oder mehrere physische Prozessoren und einen oder mehrere logische Prozessoren umfassen. Die Kopplungsstruktur 805 ist zur Einfachheit als eine einzelne Kopplungsstruktur veranschaulicht, sie kann aber mehrere unterschiedliche Kopplungsstrukturen oder Busse repräsentieren, und die Komponentenverbindungen zu solchen Kopplungsstrukturen können variieren. Die in 8 gezeigte Kopplungsstruktur 805 ist eine Generalisierung, in der einer oder mehrere separate physische Busse, Punkt-zu-Punkt-Verbindungen oder beides durch entsprechende Brücken, Adapter oder Controller verbunden sind.
  • In einigen Ausführungsformen umfasst das Computersystem 800 des Weiteren einen Random Access Memory(RAM)-Speicher oder ein anderes dynamisches Speichergerät oder -element als Hauptspeicher 814 für das Speichern von Informationen und Anweisungen, die von den Prozessoren 810 ausgeführt werden.
  • Der RAM-Speicher umfasst Dynamic Random Access Memory (DRAM), bei dem eine Aktualisierung des Speicherinhalts erforderlich ist, und Static Random Access Memory (SRAM), bei dem keine Aktualisierung des Inhalts notwendig ist, der aber mehr kostet. In manchen Ausführungsformen kann der Hauptspeicher die aktive Speicherung von Anwendungen umfassen, die eine Browseranwendung zur Verwendung bei Netzwerkdurchsuchungsaktivitäten durch einen Benutzer des Computersystems einschließen. Der DRAM-Speicher kann einen SDRAM (Synchronous Dynamic Random Access Memory), der ein Taktsignal zum Steuern von Signalen aufweist, und einen EDO-DRAM (Extended Data-Out Dynamic Random Access Memory) umfassen. In einigen Ausführungsformen kann der Speicher des Systems bestimmte Register- oder andere Spezialspeicher umfassen. In einigen Ausführungsformen kann der Hauptspeicher 814 einen Stapelspeicher 815 umfassen, wobei der Stapelspeicher eine Vielzahl von Mikrokanälen umfasst und jeder Mikrokanal eine getrennte Spannungsdomäne umfasst, die von einem Controller im Stapelspeicher gesteuert werden kann. Der Stapelspeicher 815 kann Speicher wie in 1–6 dargestellt umfassen.
  • Das Computersystem 800 kann auch einen Read Only Memory (ROM) 816 oder ein anderes statisches Speichergerät umfassen, um statische Informationen und Anweisungen für die Prozessoren 810 zu speichern. Das Computersystem 800 kann eines oder mehrere Permanentspeicherelemente 818 zur Speicherung von bestimmten Elementen einschließen.
  • Bei manchen Ausführungsformen umfasst das Computersystem 800 ein oder mehrere Eingabegeräte 830, wobei die Eingabegeräte eines oder mehrere der folgenden Geräte sein können: Tastatur, Maus, Touchpad, Sprachbefehlserkennung, Gestikerkennung oder ein anderes Gerät für das Bereitstellen einer Eingabe in ein Computersystem.
  • Das Computersystem 800 kann auch über die Kopplungsstruktur 805 mit einem Ausgabedisplay 840 gekoppelt sein. Bei manchen Ausführungsformen kann das Display 840 eine Flüssigkristallanzeige (LCD) oder eine andere Displaytechnologie umfassen, um einem Benutzer Informationen oder Inhalt anzuzeigen. In manchen Umgebungen kann das Anzeigegerät 840 einen Touchscreen einschließen, der zumindest teilweise als Eingabegerät verwendet wird. In manchen Umgebungen kann das Display 840 ein Audiogerät sein oder umfassen, wie beispielsweise ein Lautsprecher, um Audioinformationen bereitzustellen.
  • Ein oder mehrere Sender oder Empfänger 845 können ebenfalls mit der Kopplungsstruktur 805 gekoppelt sein. In einigen Ausführungsformen kann das Computersystem 800 einen oder mehrere Ports 850 für den Empfang oder die Übertragung von Daten umfassen. Das Computersystem 800 kann weiter eine oder mehrere Rundstrahl- oder Richtantennen 855 für den Empfang von Daten über Funksignale umfassen.
  • Das Computersystem 800 kann auch ein Stromversorgungsgerät oder -system 860 umfassen, das eine Stromversorgung, eine Batterie, eine Solarzelle, eine Brennstoffzelle oder ein anderes System oder Gerät für das Bereitstellen oder das Erzeugen von Strom umfasst. Der Strom, der vom Stromversorgungsgerät oder -system 860 bereitgestellt wird, kann nach Bedarf an Elemente des Computersystems 800 verteilt werden.
  • Bei der vorstehenden Beschreibung sind zum Zweck der Erklärung zahlreiche spezifische Details dargelegt, um ein gründliches Verständnis der vorliegenden Erfindung zu ermöglichen. Für einen Fachmann ist es jedoch offensichtlich, dass die vorliegende Erfindung ohne einige dieser spezifischen Details realisiert werden kann. In anderen Fällen sind allgemein bekannte Anordnungen und Geräte in Form von Blockdiagrammen gezeigt. Es können Zwischenstrukturen zwischen veranschaulichten Komponenten vorhanden sein. Die hier beschriebenen oder veranschaulichten Komponenten können zusätzliche Eingänge oder Ausgänge aufweisen, die nicht veranschaulicht oder beschrieben sind. Verschiedene Ausführungsformen können verschiedene Prozesse umfassen. Diese Prozesse können von Hardwarekomponenten ausgeführt werden oder sie können in einem Computerprogramm oder maschinenausführbaren Befehlen eingebettet sein, die verwendet werden können, um einen Allzweck- oder Spezialprozessor oder Logikschaltungen, die mit den Befehlen programmiert sind, zu veranlassen, die Prozesse auszuführen. Alternativ können die Prozesse von einer Kombination aus Hardware und Software ausgeführt werden.
  • Teile verschiedener Ausführungsformen können als ein Computerprogramm-Produkt bereitgestellt werden, das ein computerlesbares Medium beinhalten kann, auf dem Befehle eines Computerprogramms gespeichert sind, die zum Programmieren eines Computers (oder anderer elektronischer Geräte) zur Ausführung durch einen oder mehr Prozessoren verwendet werden können, um einen Prozess gemäß bestimmter Ausführungsformen auszuführen. Das computerlesbare Medium kann umfassen, ist aber nicht beschränkt auf, Disketten, optische Platten, CD-ROM (compact disk read-only memory) und magnetooptische Platten, Festwertspeicher (read-only memory, ROM), Direktzugriffsspeicher (random access memory, RAM), löschbaren programmierbaren Festwertspeicher (erasable programmable read-only memory, EPROM), elektrisch löschbaren programmierbaren Festspeicher (electrically-erasable programmable read-only memory, EEPROM), magnetische oder optische Karten, Flash-Speicher oder andere Arten eines computerlesbaren Mediums, die zum Speichern elektronischer Befehle geeignet sind. Des Weiteren können Ausführungsformen außerdem als ein Computerprogramm-Produkt heruntergeladen werden, wobei das Programm von einem entfernten (remote) Computer zu einem anfragenden Computer übertragen werden kann.
  • Viele der Verfahren sind in ihrer grundlegendsten Form beschrieben, jedem der Verfahren können jedoch Prozesse hinzugefügt oder davon entfernt werden und Informationen können bei jeglicher der beschriebenen Bootschaften hinzugefügt oder entfernt werden, ohne vom grundlegenden Umfang der vorliegenden Erfindung abzuweichen. Für Fachleute ist es offensichtlich, dass viele weitere Modifizierungen und Anpassungen realisiert werden können. Die bestimmten Ausführungsformen sollen die Erfindung nicht einschränken, sondern sie veranschaulichen. Der Umfang der Ausführungsformen der vorliegenden Erfindung ist nicht durch die vorstehend aufgeführten spezifischen Beispiele bestimmt, sondern nur durch die nachfolgenden Ansprüche.
  • Wenn gesagt wird, dass ein Element „A” mit Element „B” gekoppelt ist, kann Element A direkt mit Element B gekoppelt sein oder indirekt durch beispielsweise Element C gekoppelt sein. Wenn die Beschreibung oder Ansprüche besagen, dass eine Komponente, ein Merkmal, eine Struktur, ein Prozess oder ein Charakteristikum A eine Komponente, ein Merkmal, eine Struktur, ein Prozess oder ein Charakteristikum B „veranlasst”, bedeutet dies, dass „A” zumindest eine teilweise Ursache von „B” ist, dass aber ebenfalls zumindest eine weitere Komponente, ein weiteres Merkmal, eine weitere Struktur, ein weiterer Prozess oder ein weiteres Charakteristikum vorhanden sein kann, die/das bei der Verursachung von „B” hilft. Wenn die Beschreibung angibt, dass eine Komponente, ein Merkmal, eine Anordnung, ein Prozess oder eine Eigenschaft beinhaltet sein „kann” oder „könnte”, muss diese bestimmte Komponente, dieses bestimmte Merkmal, diese bestimmte Anordnung, dieser bestimmte Prozess oder diese bestimmte Eigenschaft nicht notwendigerweise beinhaltet sein. Wenn sich die Beschreibung oder ein Anspruch auf „ein” Element bezieht, bedeutet dies nicht, dass nur eines der beschriebenen Elemente vorhanden ist.
  • Eine Ausführungsform ist eine Implementierung oder ein Beispiel der vorliegenden Erfindung. Bezugnahme in der Beschreibung auf „eine Ausführungsform”, „einige Ausführungsformen” oder „andere Ausführungsformen” bedeutet, dass ein bestimmtes Merkmal, eine bestimmte Anordnung oder eine bestimmte Eigenschaft, das/die im Zusammenhang mit den Ausführungsformen beschrieben ist, in mindestens einigen Ausführungsformen, aber nicht notwendigerweise allen Ausführungsformen, enthalten ist. Das verschiedenartige Auftreten von „eine Ausführungsform” oder „einige Ausführungsformen” bezieht sich nicht notwendigerweise auf dieselben Ausführungsformen. Es sollte selbstverständlich sein, dass in der vorstehenden Beschreibung von Ausführungsbeispielen der vorliegenden Erfindung verschiedene Merkmale manchmal bei einer einzelnen Ausführungsform, Figur oder Beschreibung davon zum Zweck der Vereinfachung der Offenbarung und zum Erreichen eines besseren Verständnisses einer oder mehrerer verschiedener erfinderischer Aspekte in Gruppen zusammengefasst sind. Diese Methode der Offenbarung soll jedoch nicht als eine Absicht ausgelegt werden, dass die beanspruchte Erfindung mehr Merkmale erfordert als in jedem Anspruch ausdrücklich zitiert sind. Vielmehr liegen die erfindungsgemäßen Aspekte, wie in den folgenden Ansprüchen niedergelegt, in weniger als allen Merkmalen einer einzelnen vorstehenden offenbarten Ausführungsform. Somit sind die Ansprüche ausdrücklich ein fester Bestandteil dieser Beschreibung, wobei jeder Anspruch selbstständig als separate Ausführungsform dieser Erfindung steht.

Claims (27)

  1. Speichergerät, umfassend: einen Speicherstapel mit einem oder mehreren gekoppelten Speicherchips, wobei der Speicherstapel eine Vielzahl von Mikrokanälen enthält, und einen mit dem Speicherstapel gekoppelten Logikchip, wobei der Logikchip einen Speichercontroller enthält, wobei jeder aus der Vielzahl der Mikrokanäle eine getrennte Spannungsdomäne enthält, und wobei das Spannungsniveau für jeden aus der Vielzahl der Mikrokanäle getrennt gesteuert wird.
  2. Speichergerät nach Anspruch 1, wobei jeder der ein oder mehreren Speicherchips eine Vielzahl von Kacheln enthält, und wobei jede Kachel eines Speicherchips ein Mikrokanal ist, der getrennt von den anderen Kacheln des Speicherchips ist.
  3. Speichergerät nach Anspruch 2, wobei der Speicherstapel eine Vielzahl von Speicherchips enthält, und wobei eine erste Kachel eines ersten Speicherchips und eine erste Kachel eines zweiten Speicherchips über einen Through Silicon Via (TSV) für einen ersten Kanal verbunden ist.
  4. Speichergerät nach Anspruch 1, wobei jeder Speicherchip ein von den anderen Speicherchips getrennter Mikrokanal ist.
  5. Speichergerät nach Anspruch 1, wobei der Logikchip eine dynamische Spannungs-Engine zur Bereitstellung von Befehlen zur Steuerung des Spannungsgrads in jedem der Vielzahl von Mikrokanälen beinhaltet.
  6. Speichergerät nach Anspruch 5, wobei die dynamische Spannungs-Engine Rückmeldung von jedem Mikrokanal empfängt.
  7. Speichergerät nach Anspruch 1, wobei der Speichercontroller einen Traffic-Tracker beinhaltet, und der Speichercontroller eine Änderung bei der Spannung eines Mikrokanals feststellt, die zumindest zum Teil auf einem Verkehrsmuster für Daten basiert.
  8. Speichergerät nach Anspruch 1, weiter umfassend einen Spannungsgenerator für jeden der Mikrokanäle.
  9. Speichergerät nach Anspruch 8, wobei die Spannungsgeneratoren für die Vielzahl von Mikrokanälen sich im Logikchip befinden.
  10. Speichergerät nach Anspruch 9, wobei das Logikelement ein Power-Host-Chip ist.
  11. Speichergerät nach Anspruch 8, wobei die Spannungsgeneratoren für die Vielzahl von Mikrokanälen sich in einem oder mehreren Speicherchips des Speicherstapels befinden.
  12. Verfahren, umfassend: Verfolgung des Verkehrs für einen ersten Mikrokanal eines Speichergeräts, wobei das Speichergerät einen Logikchip beinhaltet, der mit einem Speicherstapel aus einem oder mehreren gekoppelten Speicherchips besteht, und das Speichergerät eine Vielzahl von Mikrokanälen besteht, wobei jeder Mikrokanal eine Spannungsdomäne hat, Erkennung eines Verkehrsmusters für den ersten Mikrokanal, Bestimmung eines Vorteils in Verbindung mit einer Änderung bei einer Spannung des Mikrokanals, und Anforderung einer Änderung der Spannung des Mikrokanals.
  13. Verfahren nach Anspruch 12, wobei die Anforderung einer Änderung der Spannung des Mikrokanals die Erzeugung eines Steuerworts umfasst, das an einen Versorgungsgenerator für den Mikrokanal gerichtet ist.
  14. Verfahren nach Anspruch 13, wobei der Versorgungsgenerator für den Mikrokanal sich im Logikchip befinden.
  15. Verfahren nach Anspruch 14, wobei das Logikelement ein Power-Host-Chip ist.
  16. Verfahren nach Anspruch 12, wobei der Spannungsgenerator für den Mikrokanal ein Speicherchip des Speicherstapels ist.
  17. Verfahren nach Anspruch 12, wobei jeder der ein oder mehreren Speicherchips eine Vielzahl von Kacheln enthält, und wobei jede Kachel eines Speicherchips ein von den anderen Kacheln des Speicherchips getrennter Mikrokanal ist.
  18. Verfahren nach Anspruch 12, wobei eine Anforderung der Änderung der Spannung durch eine dynamische Spannungs-Engine des Steuerchips erfolgen muss.
  19. System, umfassend: einen Prozessor zum Verarbeiten von Daten des Systems, einen Sender, einen Empfänger oder beides, der/die mit einer Rundstrahlantenne gekoppelt ist/sind, um Daten zu senden, Daten zu empfangen oder beides, und einen Speicher zum Speichern von Daten, wobei der Speicher einen Stapelspeichergerät aufweist, wobei das Stapelspeichergerät aufweist: einen Speicherstapel mit einem oder mehreren gekoppelten Speicherchips, wobei der Speicherstapel eine Vielzahl von Mikrokanälen enthält, und einen mit dem Speicherstapel gekoppelten Logikchip, wobei der Logikchip einen Speichercontroller enthält, wobei jeder aus der Vielzahl der Mikrokanäle eine getrennte Spannungsdomäne enthält, und wobei das Spannungsniveau für jeden aus der Vielzahl der Mikrokanäle getrennt gesteuert wird.
  20. System nach Anspruch 19, wobei jeder der ein oder mehreren Speicherchips eine Vielzahl von Kacheln enthält, und wobei jede Kachel eines Speicherchips ein Mikrokanal ist, der getrennt von den anderen Kacheln des Speicherchips ist.
  21. System nach Anspruch 20, wobei der Speicherstapel eine Vielzahl von Speicherchips enthält, und wobei eine erste Kachel eines ersten Speicherchips und eine erste Kachel eines zweiten Speicherchips über einen Through Silicon Via (TSV) für einen ersten Kanal verbunden ist.
  22. System nach Anspruch 19, wobei jeder Speicherchip ein von den anderen Speicherchips getrennter Mikrokanal ist.
  23. System nach Anspruch 19, wobei das Speichergerät des Weiteren einen Spannungsgenerator für jeden der Mikrokanäle beinhaltet.
  24. System nach Anspruch 23, wobei die Spannungsgeneratoren für die Vielzahl von Mikrokanälen sich im Logikchip befinden.
  25. System nach Anspruch 24, wobei der Logikchip ein Power-Host-Chip ist.
  26. System nach Anspruch 23, wobei die Spannungsgeneratoren für die Vielzahl von Mikrokanälen sich in einem oder mehreren Speicherchips des Speicherstapels befinden.
  27. Nichtflüchtiges, computerlesbares Speichermedium, das darauf gespeicherte Daten aufweist, die Befehlsfolgen repräsentieren, die, wenn sie durch einen Prozessor ausgeführt werden, den Prozessor zum Ausführen von Operation veranlassen, wobei die Operationen aufweisen: Verfolgung des Verkehrs für einen ersten Mikrokanal eines Speichergeräts, wobei das Speichergerät einen Logikchip beinhaltet, der mit einem Speicherstapel aus einem oder mehreren gekoppelten Speicherchips besteht, und das Speichergerät eine Vielzahl von Mikrokanälen besteht, wobei jeder Mikrokanal eine Spannungsdomäne hat, Erkennung eines Verkehrsmusters für den ersten Mikrokanal, Bestimmung eines Vorteils in Verbindung mit einer Änderung bei einer Spannung des Mikrokanals, und Anforderung einer Änderung der Spannung des Mikrokanals.
DE112011106009.2T 2011-12-23 2011-12-23 Getrennte Mikrokanal-Spannungsdomänen in Stapelspeicherarchitektur Pending DE112011106009T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2011/067286 WO2013095676A1 (en) 2011-12-23 2011-12-23 Separate microchannel voltage domains in stacked memory architecture

Publications (1)

Publication Number Publication Date
DE112011106009T5 true DE112011106009T5 (de) 2014-12-18

Family

ID=48669315

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112011106009.2T Pending DE112011106009T5 (de) 2011-12-23 2011-12-23 Getrennte Mikrokanal-Spannungsdomänen in Stapelspeicherarchitektur

Country Status (6)

Country Link
US (1) US9230614B2 (de)
KR (1) KR101678751B1 (de)
CN (1) CN104115226B (de)
DE (1) DE112011106009T5 (de)
TW (2) TWI514378B (de)
WO (1) WO2013095676A1 (de)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9490003B2 (en) * 2011-03-31 2016-11-08 Intel Corporation Induced thermal gradients
US9658678B2 (en) 2011-03-31 2017-05-23 Intel Corporation Induced thermal gradients
US8913443B2 (en) * 2011-09-19 2014-12-16 Conversant Intellectual Property Management Inc. Voltage regulation for 3D packages and method of manufacturing same
US9396787B2 (en) 2011-12-23 2016-07-19 Intel Corporation Memory operations using system thermal sensor data
US9465430B2 (en) 2013-05-23 2016-10-11 Industrial Technology Research Institute Memory with variable operation voltage and the adjusting method thereof
US9391453B2 (en) 2013-06-26 2016-07-12 Intel Corporation Power management in multi-die assemblies
KR20150041385A (ko) * 2013-10-08 2015-04-16 에스케이하이닉스 주식회사 반도체 칩 및 그를 포함하는 반도체 집적회로
US9419606B2 (en) * 2013-11-18 2016-08-16 Taiwan Semiconductor Manufacturing Company Limited Stacked semiconductor arrangement
KR102100709B1 (ko) * 2013-11-29 2020-04-16 에스케이하이닉스 주식회사 반도체 칩의 스큐를 튜닝하는 반도체 시스템
US9298201B2 (en) * 2013-12-18 2016-03-29 International Business Machines Corporation Power delivery to three-dimensional chips
CN104575585A (zh) * 2015-01-15 2015-04-29 西安华芯半导体有限公司 一种dram扩展结构及dram扩展方法
JP6672626B2 (ja) * 2015-07-22 2020-03-25 富士通株式会社 半導体装置および半導体装置の制御方法
KR20170030307A (ko) * 2015-09-09 2017-03-17 삼성전자주식회사 분리 배치된 커패시터를 갖는 메모리 장치
KR102410992B1 (ko) * 2015-11-26 2022-06-20 삼성전자주식회사 적층형 메모리 장치, 이를 포함하는 메모리 패키지 및 메모리 시스템
KR20170135063A (ko) * 2016-05-30 2017-12-08 삼성전자주식회사 피이드백 제어 회로를 포함하는 전압 발생기 및 메모리 장치
US10083722B2 (en) 2016-06-08 2018-09-25 Samsung Electronics Co., Ltd. Memory device for performing internal process and operating method thereof
US10170448B2 (en) 2016-12-07 2019-01-01 Micron Technology, Inc. Apparatus and method of power transmission sensing for stacked devices
US10607995B2 (en) * 2017-05-08 2020-03-31 Micron Technology, Inc. Memory arrays
WO2018208719A1 (en) 2017-05-08 2018-11-15 Micron Technology, Inc. Memory arrays
KR102475892B1 (ko) 2017-07-26 2022-12-08 삼성전자주식회사 집적 회로, 집적 회로에게 전력을 공급하는 방법 및 시스템
US11043499B2 (en) 2017-07-27 2021-06-22 Micron Technology, Inc. Memory arrays comprising memory cells
KR102416942B1 (ko) * 2017-11-13 2022-07-07 에스케이하이닉스 주식회사 적층 반도체 장치 및 반도체 시스템
US20190393204A1 (en) * 2018-06-21 2019-12-26 Xcelsis Corporation Eliminating defects in stacks
TWI697905B (zh) * 2018-08-07 2020-07-01 日商東芝記憶體股份有限公司 半導體記憶裝置
US11348909B2 (en) 2018-09-28 2022-05-31 Intel Corporation Multi-die packages with efficient memory storage
US11320883B2 (en) * 2018-09-28 2022-05-03 Intel Corporation Multi-die stacks with power management
US10950618B2 (en) 2018-11-29 2021-03-16 Micron Technology, Inc. Memory arrays
US11164847B2 (en) 2019-12-03 2021-11-02 Intel Corporation Methods and apparatus for managing thermal behavior in multichip packages
CN111158451A (zh) * 2019-12-31 2020-05-15 瓴盛科技有限公司 电子设备及供电方法
TWI792754B (zh) 2021-12-09 2023-02-11 力晶積成電子製造股份有限公司 具有高資料頻寬的記憶體裝置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7136987B2 (en) 2004-03-30 2006-11-14 Intel Corporation Memory configuration apparatus, systems, and methods
US7521950B2 (en) * 2005-10-07 2009-04-21 International Business Machines Corporation Wafer level I/O test and repair enabled by I/O layer
US8327158B2 (en) * 2006-11-01 2012-12-04 Texas Instruments Incorporated Hardware voting mechanism for arbitrating scaling of shared voltage domain, integrated circuits, processes and systems
US8513791B2 (en) * 2007-05-18 2013-08-20 International Business Machines Corporation Compact multi-port CAM cell implemented in 3D vertical integration
US8059443B2 (en) * 2007-10-23 2011-11-15 Hewlett-Packard Development Company, L.P. Three-dimensional memory module architectures
KR20100003911A (ko) * 2008-07-02 2010-01-12 삼성전자주식회사 3차원 메쉬 기반 전력분배 네트워크를 갖는 멀티 칩 패키지및 이의 전력분배 방법
US7796446B2 (en) * 2008-09-19 2010-09-14 Qimonda Ag Memory dies for flexible use and method for configuring memory dies
US8027215B2 (en) * 2008-12-19 2011-09-27 Unity Semiconductor Corporation Array operation using a schottky diode as a non-ohmic isolation device
US8271855B2 (en) * 2008-12-22 2012-09-18 Unity Semiconductor Corporation Memory scrubbing in third dimension memory
US9105323B2 (en) * 2009-01-23 2015-08-11 Micron Technology, Inc. Memory device power managers and methods
US7894230B2 (en) * 2009-02-24 2011-02-22 Mosaid Technologies Incorporated Stacked semiconductor devices including a master device
US8247906B2 (en) * 2009-07-06 2012-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Supplying power to integrated circuits using a grid matrix formed of through-silicon vias
US8276002B2 (en) * 2009-11-23 2012-09-25 International Business Machines Corporation Power delivery in a heterogeneous 3-D stacked apparatus
US8437163B2 (en) * 2010-02-11 2013-05-07 Micron Technology, Inc. Memory dies, stacked memories, memory devices and methods
US8466024B2 (en) 2010-12-13 2013-06-18 International Business Machines Corporation Power domain controller with gated through silicon via having FET with horizontal channel
US8569861B2 (en) * 2010-12-22 2013-10-29 Analog Devices, Inc. Vertically integrated systems
US8949102B2 (en) * 2011-02-24 2015-02-03 Cadence Design Systems, Inc. Method and system for power delivery network analysis
US8547769B2 (en) * 2011-03-31 2013-10-01 Intel Corporation Energy efficient power distribution for 3D integrated circuit stack

Also Published As

Publication number Publication date
US9230614B2 (en) 2016-01-05
CN104115226B (zh) 2018-02-06
US20130279276A1 (en) 2013-10-24
KR20140097520A (ko) 2014-08-06
TW201346903A (zh) 2013-11-16
TWI514378B (zh) 2015-12-21
TWI598876B (zh) 2017-09-11
TW201619962A (zh) 2016-06-01
WO2013095676A1 (en) 2013-06-27
CN104115226A (zh) 2014-10-22
KR101678751B1 (ko) 2016-11-23

Similar Documents

Publication Publication Date Title
DE112011106009T5 (de) Getrennte Mikrokanal-Spannungsdomänen in Stapelspeicherarchitektur
DE112011105998T5 (de) Speicheroperationen unter Verwendung von Systemtemperatursensordaten
DE112019002524T5 (de) Drosseln von komponenten über prioritätenreihenfolgen
DE112013003219T5 (de) Flexible Befehlsadressierung für Speicher
DE102012025781B3 (de) Boundary Scan-Kette für gestapelten Speicher
DE112013003250B4 (de) Kontaktloser Stresstest von Speicher-E/A-Schnittstellen
DE112011106018T5 (de) Leistungsdrosselung des dynamischen Speichers
DE112012006161T5 (de) Integrierter Selbsttest für Stapelspeicherarchitektur
DE102020104367A1 (de) Refresh-befehlssteuerung für eine hostunterstützung einer rowhammer-mitigation
DE102008030205B4 (de) Speichermatrix auf mehr als einem Die
DE102017112326B4 (de) Gestapelte Speichervorrichtung und Speicherchip mit demselben
DE112011105905B4 (de) Speichergerät mit gestapeltem Speicher, der Veränderlichkeit bei Zusammenschaltungen von Geräten erlaubt
DE112016004243T5 (de) Hybrides Auffrischen mit verborgenen Auffrischungen und externen Auffrischungen
DE102021124514A1 (de) Vorrichtung und verfahren für hierarchische leistungsverwaltung
DE112013003294B4 (de) 1-8Konfiguration zur Stromreduzierung im Dram
DE102018128601A1 (de) Hintergrunddatenauffrischung unter Verwendung eines Systemzeitstempels in Speicherungseinrichtungen
DE112011105909B4 (de) Speichergerät mit Speicherchiplagenschichten, Speicherchiplagenelement mit Kopplungsstrukturen und System umfassend Speicherstapel, Prozessor und Systemelement
DE112017003334T5 (de) Lastreduzierte nichtflüchtige speicherschnittstelle
DE112017001471T5 (de) Mehrebenen-speichermanagement
DE112012006070B4 (de) Speichergerät, das auf Gerätebefehle zur Betriebssteuerung reagiert
DE112006002265T5 (de) Zuverlässiges Rechnen mit einem Mehrkern-Prozessor
DE102013104216A1 (de) Verfahren und Vorrichtung zum Steuern von Leistungsaufnahme
DE112016005671T5 (de) Zeitbasissynchronisierung
DE112017004966T5 (de) Erweiterte anwendung eines fehlerprüfungs- und korrekturcodes in einem speicher
DE102006062383A1 (de) Halbleiterspeicherelement, System für ein Halbleiterspeicherelement und Verfahren zum Betreiben eines Halbleiterspeicherelements

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: TAHOE RESEARCH, LTD., IE

Free format text: FORMER OWNER: INTEL CORP., SANTA CLARA, CALIF., US

R082 Change of representative

Representative=s name: VOSSIUS & PARTNER PATENTANWAELTE RECHTSANWAELT, DE

R016 Response to examination communication