CN104115229B - 动态存储器性能调节 - Google Patents

动态存储器性能调节 Download PDF

Info

Publication number
CN104115229B
CN104115229B CN201180076444.8A CN201180076444A CN104115229B CN 104115229 B CN104115229 B CN 104115229B CN 201180076444 A CN201180076444 A CN 201180076444A CN 104115229 B CN104115229 B CN 104115229B
Authority
CN
China
Prior art keywords
row
memory
secondary series
equipment
realignment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180076444.8A
Other languages
English (en)
Other versions
CN104115229A (zh
Inventor
B.多伦伊
K.舍马克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN104115229A publication Critical patent/CN104115229A/zh
Application granted granted Critical
Publication of CN104115229B publication Critical patent/CN104115229B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/402—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)
  • Memory System (AREA)

Abstract

动态存储器性能调节。存储器设备的实施例包括存储器栈，其包括耦合的存储器元件，这些存储器元件包括多个列，该多个列包括第一列和第二列；和逻辑设备，其包括存储器控制器。该存储器控制器确定与对第一列的读请求和对第二列的读请求有关的数据信号之间的失准量，并且在确定第一列与第二列之间的失准大于阈值时，存储器控制器在对于第一列的数据信号与对于第二列的数据信号之间插入时移。

Description

动态存储器性能调节
技术领域
本发明的实施例大体上涉及电子设备的领域，并且更特定地涉及动态存储器性能调节。
背景技术
为了对存储器提供额外的密度用于各种计算操作，开发了具有多个紧密耦合的存储器元件（其可称为3D堆栈存储器，或堆栈存储器）的存储器设备。
3D堆栈存储器可包括DRAM（动态随机存取存储器）存储器元件的耦合层或封装件，其可称为存储器栈。堆栈存储器可用于在单个设备或封装件中提供大量计算机存储器，其中该设备或封装件可进一步包括系统部件，例如系统控制器和CPU（中央处理单元）或其它系统元件。
然而，在例如堆栈存储器设备等较大的存储器结构中，信号可变得失准。在常规装置或操作中，存储器信号可被终止来使信号重对准，但对于信号重对准的操作的终止对使用存储器设备的装置或系统产生性能成本。
附图说明
本发明的实施例在附图的图中通过示例而非限制的方式图示，在图中类似的参考标号指示相似的元件。
图1是堆栈存储器设备的实施例的图示。
图2图示提供性能调节的3D堆栈存储器的实施例。
图3是图示存储器设备的实施例的定时的定时图。
图4是图示列对列读请求的重对准的定时图；
图5是图示解决失准的性能调节的实施例的定时图；
图6是图示用于调节存储器操作来解决信号失准的方法的实施例的流程图；
图7是图示移动计算设备（其包括堆栈存储器设备）的实施例的框图；
图8图示计算系统（其包括堆栈存储器）的实施例。
具体实施方式
本发明的实施例大体上针对对于使用热数据的3D堆栈存储器的动态操作。
如本文使用的：
“3D堆栈存储器”（其中3D指示三维）或“堆栈存储器”意指这样的计算机存储器，其包括多个耦合的存储器层、存储器封装件或其它存储器元件。3D堆栈存储器可包括 WideIO存储器设备。存储器可垂直堆栈或水平（例如，并排）堆栈，或用别的方式包含耦合在一起的存储器元件。特别地，堆栈存储器DRAM设备或系统可包括具有多个DRAM裸晶层的存储器设备。堆栈存储器设备还可包括设备中的系统元件，其在本文可称为系统层，其中该系统层包括例如CPU（中央处理单元）、存储器控制器（例如WideIO存储器控制器）和其它相关系统元件等元件。系统层可包括片上系统（SoC）。在一些实施例中，逻辑芯片可以是专用处理器或图形处理单元（GPU）。3D堆栈存储器可包括但不限于，WideIO存储器设备。
在操作中，堆栈存储器设备中的业务可随时间变得未对准。由堆栈存储器设备生成的不相等的热梯度在信号对准中引起移位。例如，WideIO DRAM裸晶在操作中变热，其中所得的热梯度促使存储器设备的不同列变得未对准。然而，失准可由其它因素引起，其包括存储器设备的定时特性，并且实施例不限于由热梯度或失准的其它特定原因引起的失准。如果失准增长得太大，结果可引起数据误差，并且可违背某些标准要求。在示例中，需要WideIO DRAM在跨PVT（过程、电压和温度）变化的列之间提供在500psec（微微秒）内的列对列定时精度。
在调谐系统中，WideIO DRAM可将可变延迟插入DQ（数据）和DQS（数据选通信号）生成电路内来维持对准。WideIO控制器包括相位鉴别电路，用于确定（在100 psec内）不同DQ线路上两个脉冲的相对到达时间。然而，存储器栈的热梯度或其它因素仍可导致失准。在常规操作中，检测的在某一阈值以上的数据失准通过终止数据业务用于重对准而解决。在WideIO系统中，一旦不同的DRAM列数据和数据选通信号变得未对准，常规功能就需要WideIO DRAM业务持续一段时间地停止，其中DRAM业务的终止允许不同列数据和数据选通的重对准。然而，数据业务的终止在存储器的操作中产生性能惩罚。
在一些实施例中，装置或系统操作以通过调节存储器设备的操作而不终止DRAM业务来解决存储器设备的列之间的数据失准。在一些实施例中，对于存储器设备的调节操作包括由存储器控制器插入“磁泡（bubble）”以在继续操作时允许对准修改。在一些实施例中，磁泡是列对列读请求之间的临时的单周期时移，用于修改列之间的对准。在一些实施例中，装置或系统允许搁置DRAM业务以在没有拖延漫长的重对准过程的情况下进行。
在一些实施例中，装置或系统在存储器操作变得减少或固定时提供磁泡的去除。在一些实施例中，当存储器业务（例如WideIO DRAM业务）已经减少并且WideIO存储器控制器试图响应于减少的业务而采取动作（例如来关闭DRAM接口或使DRAM处于自刷新）时，则存储器控制器实施列重对准过程并且对于不同的列读请求去除单周期磁泡。
在一些实施例中，存储器设备包括：存储器栈，其包括耦合的存储器元件，这些存储器元件包括多个列，该多个列包括第一列和第二列；和逻辑设备，其包括存储器控制器。该存储器控制器确定与对第一列的读请求和对第二列的读请求有关的数据信号之间的失准量，并且在确定第一列与第二列之间的失准大于阈值时，存储器控制器在对于第一列的数据信号与对于第二列的数据信号之间插入时移。
在一些实施例中，方法包括操作堆栈存储器设备，该存储器设备包括存储器栈，其包括多个耦合的存储器元件，这些存储器元件包括多个列，该多个列包括第一列和第二列。方法包括确定与对第一列的读请求和对第二列的读请求有关的数据信号之间的失准量；并且在确定第一列与第二列之间的失准大于阈值时，在对于第一列的数据信号与对于第二列的数据信号之间插入时移。
图1是堆栈存储器设备的实施例的图示。在一些实施例中，堆栈存储器设备100（例如WideIO存储器设备）包括存储器栈，该存储器栈包括一个或多个DRAM裸晶层120，其紧密地与逻辑裸晶110耦合，该逻辑芯片110可以是SoC或其它系统元件。在一些实施例中，逻辑芯片110可包括存储器控制器。在一些实施例中，存储器控制器提供存储器的操作的调节来解决信号的失准。
图2图示提供性能调节的3D堆栈存储器的实施例。在该图示中，3D堆栈存储器设备200包括与一个或多个DRAM存储器裸晶层220耦合的逻辑芯片系统元件210（在本文也称为存储器栈），其中存储器裸晶层可包括一个或多个片或部分，并且可包括一个或多个通道。在一些实施例中，逻辑芯片210可以是片上系统（SoC）或其它相似的元件。每个裸晶层可包括用于解决热问题的温度补偿自刷新（TCSR）电路，其中该TCSR和模式寄存器（MR）可以是设备的管理逻辑的一部分，并且其中MC可包括对于由TCSR调整刷新速率的热偏移位。裸晶层和系统元件可热耦合在一起。该图和下面的图的元件为了图示而呈现，并且未按比例绘制。
尽管图2图示逻辑芯片210在一个或多个存储器裸晶层220的存储器栈下方耦合所采用的实现，但实施例不限于该布置。例如，在一些实施例中，系统元件210可邻近存储器栈220而定位，并且从而可采用并排布置与存储器栈220耦合。
在该图示中，DRAM存储器裸晶层包括四个存储器裸晶层，这些层是第一存储器裸晶层230、第二存储器裸晶层240、第三存储器裸晶层250和第四存储器裸晶层260。然而，实施例不限于存储器栈220中任何特定数量的存储器裸晶层，并且可包括更大或更小数量的存储器裸晶层。除其它元件外，系统元件210可包括对于存储器栈220的存储器控制器212。在一些实施例中，每个存储器裸晶层（顶部或最外面的存储器裸晶层（例如在该图示中，第四存储器裸晶层260）可能例外）包括多个硅通孔（TSV）205，用于提供通过存储器裸晶层的硅衬底的路径。
然而，在操作中，存储器200可发展一个或多个温度梯度，其中这些温度梯度可包括垂直梯度270（例如较接近冷却片或其它冷却元件的较冷区域）和水平温度梯度275，例如存储器栈220的较热的内核与较冷的外部部分之间的差异。除其它效应外，热梯度可在存储器的列之间引起信号的失准。另外，包括存储器栈的存储器元件的定时特性的其它因素可引起信号失准。
在一些实施例中，逻辑芯片210可包括存储器控制器，例如WideIO存储器控制器。在一些实施例中，存储器控制器可通过性能调节而不是终止存储器操作来解决列之间的失准。在延迟一些实施例中，性能调节包括插入时移来调整对准，其中延迟可专门是使信号对准移位的单周期磁泡。
图3是图示存储器设备的实施例的定时的定时图。在该图示中，定时图300示出优化的列对列读取，其中列（Rk0和Rk1）之间的定时是tRDRD_d=2。在这样的操作中，对每个列的时间数据读取的数据DQ和选通信号DQS连续出现。然而，如果列对列信号关系变得充分失准，存在不满足定时标准的数据误差或操作的风险。在一些实施例中，插入单周期磁泡以在不终止对于重对准的数据业务的情况下解决失准。
图4是图示列对列读请求的重对准的定时图。如果需要DRAM列重对准，则在常规操作中，DRAM业务被阻断以用于重对准，如在400中示出的。性能成本是在重对准期间失去所有数据业务。
图5是图示用于解决失准的性能调节的实施例的定时图。在一些实施例中，需要DRAM列对准，但存储器控制器调节存储器的性能，而不是阻断DRAM业务。如图示的，控制器在列0数据返回和列1数据返回之间插入单周期磁泡。如在500中示出的，磁泡的插入确保在列0存储器与列1存储器之间的DQ或DQS线路上没有电连接。
图6是图示用于调节存储器操作来解决信号的失准的方法的实施例的流程图600。在该图示中，计算机系统的操作包括堆栈存储器设备的操作600，其中该堆栈存储器设备可包括WideIO存储器设备。在操作期间，堆栈存储器设备的变热通过存储器设备产生热梯度，并且可在对于读信号的列之间引起对准移位610。然而，其它因素也可引起失准，并且实施例不限于由热梯度引发的失准。
在一些实施例中，如果信号之间的失准大于某一阈值（例如对于WideIO存储器设备是500 psec）615，则存储器设备的存储器控制器操作来通过插入一个或多个单周期磁泡来调节存储器操作以对失准的校正生成足够的时移620。在一些实施例中，存储器设备继续操作而不终止使读请求重对准625。
在一些实施例中，在计算系统到达关闭、自刷新或存储器操作减少的其它状态点630时，存储器控制器可起到使存储器重对准的作用，其包括使对于存储器的存储器列定时重对准635和去除读请求之间的一个或多个磁泡640。
图7是图示移动计算设备（其包括堆栈存储器设备）的实施例的框图。计算设备700代表这样的计算设备，其包括移动计算设备，例如便携式或笔记本计算机、上网本、平板计算机（其包括具有触摸屏但没有独立键盘的设备；具有触摸屏和键盘两者的设备；具有快速启动（称为“即时开启”操作）的设备；和大体上连接到运行中的网络（称为“始终连接”）的设备）、移动电话或智能电话、支持无线的电子阅读器或其它无线移动设备。将理解大体上示出部件中的某些，并且不是这样的设备中的全部部件都在设备700中示出。部件可通过一个或多个总线或其它连接而连接。
设备700包括处理器710，其执行设备700的主要处理操作。处理器710可以包括一个或多个物理设备，例如微处理器、应用处理器、微控制器、可编程逻辑设备或其它处理工具。由处理器710进行的处理操作包括执行应用、设备功能或其两者所在的操作平台或操作系统的执行。处理操作包括与I/O（输入/输出）有关的人类用户或其它设备的操作、与电力管理有关的操作、与使设备700连接到另一个设备有关的操作或与这两者都有关的操作。处理操作还可包括与音频I/O、显示I/O或两者有关的操作。
在一个实施例中，设备700包括音频子系统720，其代表与向计算设备提供音频功能关联的硬件（例如，音频硬件和音频电路）和软件（例如，驱动器和编解码器）组件。音频功能可以包括扬声器、头戴式耳机或这两者的音频输出，以及麦克风输入。对于这样的功能的设备可以集成到设备700内，或连接到设备700。在一个实施例中，用户通过提供被处理器710接收和处理的音频命令而与设备700交互。
显示子系统730代表对用户提供具有视觉、触觉或两者的元件的显示器来与计算设备交互的硬件（例如，显示设备）和软件（例如，驱动器）部件。显示子系统730包括显示界面732，其包括用于向用户提供显示的特定屏幕或硬件设备。在一个实施例中，显示界面732包括与处理器710分离来进行与显示有关的至少一些操作的逻辑。在一个实施例中，显示子系统730包括触屏设备，其向用户提供输出和输入两者。
I/O控制器740代表与用户的交互有关的硬件设备和软件部件。I/O控制器740可以操作来管理是音频子系统720、显示子系统730或这两个子系统的部分的硬件。另外，I/O控制器740图示对于连接到设备700的额外设备的连接点，用户可通过该连接点来与系统交互。例如，可以附连到设备700的设备可包括麦克风设备、扬声器或立体音响系统、视频系统或其它显示设备、键盘或小键盘设备或用于与例如卡阅读器或其它设备等特定应用一起使用的其它I/O设备。
如上文提到的，I/O控制器740可与音频子系统720或显示子系统730或这两个子系统交互。例如，通过麦克风或其它音频设备的输入可以对设备700的一个或多个应用或功能提供输入或命令。另外，可以提供音频输出来代替显示输出，或除显示输出外还可以提供音频输出。在另一个示例中，如果显示子系统包括触摸屏，显示设备还充当输入设备，其可以至少部分由I/O控制器740管理。在设备700上还可以存在额外的按钮或开关来提供由I/O控制器740管理的I/O功能。
在一个实施例中，I/O控制器740管理例如加速计、拍摄装置、光传感器或其它环境传感器等设备，或可以包括在设备700中的其它硬件。输入可以是直接用户交互的部分，以及向设备提供环境输入来影响它的操作（例如对于噪声的过滤、调整显示器用于亮度检测、对拍摄装置应用闪光灯，或其它特征）。
在一个实施例中，设备700包括电力管理750，其管理电池电力使用、电池的充电和与电力节省操作有关的特征。
在一些实施例中，存储器子系统760包括用于将信息存储在设备700中的存储器设备。处理器710可读取数据并且将数据写入存储器子系统760的元件。存储器可以包括非易失性（如果对存储器设备的电力被中断则具有不改变的状态）、易失性（如果对存储器设备的电力被中断则具有不确定的状态）存储器设备，或这两个存储器。存储器760可以存储应用数据、用户数据、音乐、照片、文件或其它数据，以及与系统700的应用和功能的执行有关的设备数据（无论是长期还是暂时的）。
在一些实施例中，存储器子系统760可包括堆栈存储器设备762，其包括一个或多个存储器裸晶层的存储器栈并且包括用于解决读请求的失准的性能调节，其中性能调节包括插入单周期磁泡来解决列之间缺乏对准。
连接性770包括用于使设备700能够与外部设备通信的硬件设备（例如，用于无线通信、有线通信或两者的连接器和通信硬件）和软件部件（例如，驱动器、协议栈）。设备可以是例如其它计算设备、无线接入点或基站等独立设备，以及例如耳机、打印机或其它设备等外围设备。
连接性770可以包括多个不同类型的连接性。为了泛化，设备700图示有蜂窝连接性772和无线连接性774。蜂窝连接性772大体上指由无线载波提供的蜂窝网络连接性，例如经由4G/LTE（长期演进）、GSM（全球移动通信系统）或变化或衍生、CDMA（码分多址接入）或变化或衍生、TDM（时分复用）或变化或衍生或其它蜂窝服务标准提供的。无线连接性774指不是蜂窝的无线连接性，并且可以包括个人区域网（例如蓝牙）、局域网（例如WiFi）、广域网（例如WiMax）和其它无线通信。连接性可包括一个或多个全向或定向天线776。
外围连接780包括硬件接口和连接器，以及软件部件（例如，驱动器、协议栈），用于进行外围连接。将理解设备700可以既是到其它计算设备（“到”782）的外围设备，又具有连接到它的外围设备（“从”784）。设备700通常可具有“对接”连接器，用于连接到其它计算设备用于例如管理设备700上的内容（例如，下载和/或上传、改变或使其同步）等目的。另外，对接连接器可以允许设备700连接到某些外设，其允许设备700控制例如到视听或其它系统的内容输出。
除外围对接连接器或其它外围连接硬件外，设备700可以经由常见或基于标准的连接器来进行外围连接780。常见类型可以包括通用串行总线（USB）连接器（其可以包括许多不同硬件接口中的任何）、DisplayPort，其包括MiniDisplayPort（MDP）、高清晰度多媒体接口（HDMI）、火线或其它类型。
图8图示包括堆栈存储器的计算系统的实施例。该计算系统可包括计算机、服务器、游戏控制台或其它计算装置。在该图示中，未示出与本描述无关的某些标准和众所周知的部件。根据一些实施例，计算系统800包括用于传送数据的互连或交叉805或其它通信工具。计算系统800可包括处理工具，例如与互连805耦合用于处理信息的一个或多个处理器810。处理器810可包括一个或多个物理处理器和一个或多个逻辑处理器。为了简单起见，互连805图示为单个互连，但可代表多个不同的互连或总线并且到这样的互连的部件连接可改变。在图8中示出的互连805是抽象概念，其代表通过合适的网桥、适配器或控制器而连接的任何一个或多个独立物理总线、点到点连接或两者。
在一些实施例中，计算系统800进一步包括随机存取存储器（RAM）或其它动态存储设备或元件作为用于存储信息和指令以供处理器810执行的主存储器812。RAM存储器包括：动态随机存取存储器（DRAM），其需要刷新存储器内容；和静态随机存取存储器（SRAM），其不需要刷新内容，但要增加成本。在一些实施例中，主存储器可包括应用的主动存储，其包括用于在网络浏览活动中由计算系统的用户使用的浏览器应用。DRAM存储器可包括：同步动态随机存取存储器（SDRAM），其包括用于控制信号的时钟信号；和扩展数据输出动态随机存取存储器（EDO DRAM）。在一些实施例中，系统的存储器可包括某些寄存器或其它专用存储器。
在一些实施例中，主存储器812包括堆栈存储器814，其中该堆栈存储器包括存储器控制器，用于对列对准815提供性能调节。
计算系统800还可包括只读存储器（ROM）816或其它静态存储设备，用于存储对于处理器810的静态信息和指令。计算系统800可包括一个或多个非易失性存储器元件818，用于存储某些元素。
在一些实施例中，计算系统800包括一个或多个输入设备830，其中这些输入设备包括键盘、鼠标、触摸板、语音命令识别、姿势识别或用于向计算系统提供输入的其它设备中的一个或多个。
计算系统800还可经由互连805耦合于输出显示器840。在一些实施例中，显示器840可包括液晶显示器（LCD）或任何其它显示技术，用于向用户显示信息或内容。在一些环境中，显示器840可包括触摸屏，其也用作输入设备的至少一部分。在一些环境中，显示器840可以是或可包括音频设备，例如用于提供音频信息的扬声器。
一个或多个传送器或接收器845还可耦合于互连805。在一些实施例中，计算系统800可包括一个或多个端口850，用于接收或传送数据。计算系统800可进一步包括一个或多个全向或定向天线855，用于经由无线电信号接收数据。
计算系统800还可包括电力设备或系统860，其可包括电力供应、电池、太阳能电池、燃料电池或用于提供或产生电力的其它系统或设备。由电力设备或系统860提供的电力可根据需要分布到计算系统800的元件。
在上文的描述中，为了解释目的，阐述许多具体细节以提供对本发明的更全面的解释。然而，本发明可在没有这些具体细节中的一些的情况下实践，这对于本领域内技术人员将是明显的。在其它实例中，以框图的形式示出众所周知的结构和设备。在图示的部件之间可存在中间结构。本文描述或图示的部件可具有未图示或描述的额外输入或输出。
各种实施例可包括各种过程。这些过程可由硬件部件执行或可包含在计算机程序或机器可执行指令中，其可用于促使用指令对通用或专用处理器或逻辑电路编程来执行过程。备选地，过程可由硬件和软件的组合执行。
各种实施例的部分可作为计算机程序产品而提供，该计算机程序产品可包括非短暂性计算机可读存储介质，其具有存储在其上的计算机程序指令，这些计算机程序指令可用于对计算机（或其它电子设备）编程以供一个或多个处理器执行来执行根据某些实施例的过程。计算机可读介质可包括但不限于，软盘、光盘、压缩盘只读存储器（CD-ROM）和磁光盘、只读存储器（ROM）、随机存取存储器（RAM）、可擦除可编程只读存储器（EPROM）、电可擦除可编程只读存储器（EEPROM）、磁或光卡、闪速存储器或适合于存储电子指令的其它类型的计算机可读介质。此外，实施例还可作为计算机程序产品而下载，其中程序可从远程计算机传输到请求计算机。
方法中的许多采用它们最基本的形式描述，但过程可添加到方法中的任一个或从其删除并且信息可以添加到描述的消息中的任一个或从其扣除而不偏离本发明的基本范围。可以做出许多另外的修改和更改，这对于本领域内技术人员将是明显的。未提供特定实施例来限制本发明而是说明它。本发明的实施例的范围不由上文提供的具体示例而仅由下文的权利要求确定。
如果认为元件“A”耦合于元件“B”或与元件“B”耦合，则元件A可直接耦合于元件B或通过例如元件C而间接耦合。当说明书或权利要求规定部件、特征、结构、过程或特性A“引起”部件、特征、结构、过程或特性B时，这意指“A”至少是“B”的部分起因但还可存在有助于引起“B”的至少一个其它部件、特征、结构、过程或特性。如果说明书指示部件、特征、结构、过程或特性“可”、“可能”或“可以”被包括，则特定部件、特征、结构、过程或特性不需要被包括。如果说明书或权利要求指“一个”元件，这不意指仅存在描述的元件中的一个。
实施例是本发明的实现或示例。在说明书中对“实施例”、“一个实施例”、“一些实施例”或“其它实施例”的引用意指结合实施例描述的特定特征、结构或特性包括在至少一些实施例中，而不一定是所有实施例。“实施例”、“一个实施例”或“一些实施例”的各种表现不一定都指相同的实施例。应意识到在本发明的示范性实施例的前面的描述中，为了使本公开流水线化并且有助于理解各种发明性方面中的一个或多个的目的，各种特征有时在单个实施例、图或其描述中组合在一起。然而，公开的该方法不解释为反映要求保护的本发明需要比在每个权利要求中专门列举的更多的特征这一意向。相反，如下面的权利要求所反映的，发明性方面在于比单个前面公开的实施例的所有特征要少。从而，权利要求书由此特别并入该描述，其中每个权利要求立足于它自身作为本发明的独立实施例。

Claims (23)

1.一种存储器设备，其包括：
存储器栈，其包括多个耦合的存储器元件，所述存储器元件包括多个列，所述多个列包括第一列和第二列；和
逻辑设备，其包括存储器控制器；
其中所述存储器控制器确定与对所述第一列的读请求和对所述第二列的读请求有关的数据信号之间的失准量；并且
其中在确定所述第一列与所述第二列之间的失准大于阈值时，所述存储器控制器在对于所述第一列的数据信号与对于所述第二列的数据信号之间插入时间偏移。
2.如权利要求1所述的存储器设备，其中所述存储器控制器在所述存储器设备处于减少操作状态时实施所述多个列之间的读请求的重对准。
3.如权利要求2所述的存储器设备，其中所述重对准包括去除所述第一列与所述第二列之间的时间偏移。
4.如权利要求2所述的存储器设备，其中所述存储器控制器在所述存储器设备的接口关闭或在所述存储器设备进入自刷新状态时实施所述重对准。
5.如权利要求1所述的存储器设备，其中所述失准是所述存储器设备的热梯度的结果。
6.如权利要求1所述的存储器设备，其中所述失准是所述存储器栈的所述存储器元件的定时特性的结果。
7.如权利要求1所述的存储器设备，其中所述存储器设备是WideIO兼容设备。
8.一种用于动态存储器性能调节的方法，包括：
操作堆栈存储器设备，所述堆栈存储器设备包括存储器栈，其包括多个耦合的存储器元件，所述存储器元件包括多个列，所述多个列包括第一列和第二列；
确定与对所述第一列的读请求和对所述第二列的读请求有关的数据信号之间的失准量；并且
在确定所述第一列与所述第二列之间的失准大于阈值时，在对于所述第一列的数据信号与对于所述第二列的数据信号之间插入时间偏移。
9.如权利要求8所述的方法，其进一步包括在所述堆栈存储器设备处于减少操作状态时实施所述多个列之间的读请求的重对准。
10.如权利要求9所述的方法，其中实施重对准包括去除所述第一列与所述第二列之间的时间偏移。
11.如权利要求9所述的方法，其中在所述堆栈存储器设备的接口关闭时或在所述堆栈存储器设备进入自刷新状态时实施所述重对准。
12.如权利要求8所述的方法，其中所述失准是所述堆栈存储器设备的热梯度的结果。
13.如权利要求8所述的方法，其中所述失准是所述存储器栈的所述存储器元件的定时特性的结果。
14.一种用于动态存储器性能调节的系统，包括：
处理器，用于处理所述系统的数据；
传送器、接收器，其与全向天线耦合来传送数据、接收数据；以及
存储器，用于存储数据，所述存储器包括堆栈存储器设备，所述堆栈存储器设备包括：
存储器栈，其包括多个耦合的存储器元件，
所述存储器元件包括多个列，所述多个列包括第一列和第二列，和
逻辑设备，其包括存储器控制器；
其中所述存储器控制器确定与对所述第一列的读请求和对所述第二列的读请求有关的数据信号之间的失准量；并且
在确定所述第一列与所述第二列之间的失准大于阈值时，所述存储器控制器在对于所述第一列的数据信号与对于所述第二列的数据信号之间插入时间偏移。
15.如权利要求14所述的系统，其中所述存储器控制器在所述存储器处于减少操作状态时实施所述多个列之间的读请求的重对准。
16.如权利要求15所述的系统，其中所述重对准包括去除所述第一列与所述第二列之间的时间偏移。
17.如权利要求15所述的系统，其中所述存储器控制器在所述存储器的接口关闭或在所述存储器进入自刷新状态时实施所述重对准。
18.如权利要求14所述的系统，其中所述系统是移动设备。
19.如权利要求18所述的系统，其中所述移动设备是平板计算机。
20.一种用于动态存储器性能调节的的设备，包括：
操作堆栈存储器设备的部件，所述存储器设备包括存储器栈，其包括多个耦合的存储器元件，所述存储器元件包括多个列，所述多个列包括第一列和第二列；
确定与对所述第一列的读请求和对所述第二列的读请求有关的数据信号之间的失准量的部件；以及
在确定所述第一列与所述第二列之间的失准大于阈值时，在对于所述第一列的数据信号与对于所述第二列的数据信号之间插入时间偏移的部件。
21.如权利要求20所述的设备，进一步包括：
在所述存储器设备处于减少操作状态时实施所述多个列之间的读请求的重对准的部件。
22.如权利要求21所述的设备，其中实施重对准包括去除所述第一列与所述第二列之间的时间偏移。
23.如权利要求21所述的设备，其中在所述存储器设备的接口关闭时或在所述存储器进入自刷新状态时实施所述重对准。
CN201180076444.8A 2011-12-23 2011-12-23 动态存储器性能调节 Active CN104115229B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2011/067285 WO2013095675A1 (en) 2011-12-23 2011-12-23 Dynamic memory performance throttling

Publications (2)

Publication Number Publication Date
CN104115229A CN104115229A (zh) 2014-10-22
CN104115229B true CN104115229B (zh) 2017-03-08

Family

ID=48669314

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180076444.8A Active CN104115229B (zh) 2011-12-23 2011-12-23 动态存储器性能调节

Country Status (6)

Country Link
US (1) US9104540B2 (zh)
KR (1) KR101642208B1 (zh)
CN (1) CN104115229B (zh)
DE (1) DE112011106018B4 (zh)
TW (1) TWI518681B (zh)
WO (1) WO2013095675A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9490003B2 (en) 2011-03-31 2016-11-08 Intel Corporation Induced thermal gradients
US9658678B2 (en) 2011-03-31 2017-05-23 Intel Corporation Induced thermal gradients
CN104115227B (zh) 2011-12-23 2017-02-15 英特尔公司 使用系统热传感器数据的存储器操作
WO2015167490A1 (en) 2014-04-30 2015-11-05 Hewlett-Packard Development Company, L.P. Storage system bandwidth adjustment
EP3170099A4 (en) * 2014-07-15 2017-11-22 Microsoft Technology Licensing, LLC Managing data ingestion
US10254814B2 (en) 2014-09-04 2019-04-09 Hewlett Packard Enterprise Development Lp Storage system bandwidth determination
US9961475B2 (en) 2015-10-08 2018-05-01 Qualcomm Incorporated Conversion from object-based audio to HOA
US10249312B2 (en) 2015-10-08 2019-04-02 Qualcomm Incorporated Quantization of spatial vectors
US9961467B2 (en) 2015-10-08 2018-05-01 Qualcomm Incorporated Conversion from channel-based audio to HOA
US10236035B1 (en) * 2017-12-04 2019-03-19 Nanya Technology Corporation DRAM memory device adjustable refresh rate method to alleviate effects of row hammer events
US11829281B2 (en) * 2021-06-16 2023-11-28 Sandisk Technologies Llc Semi receiver side write training for non-volatile memory system
KR20240049865A (ko) * 2022-10-11 2024-04-18 에스케이하이닉스 주식회사 메모리 장치 및 메모리 장치의 불량 테스트 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1906696A (zh) * 2003-11-14 2007-01-31 英特尔公司 用于存储器接口的内部电压基准
CN101677080A (zh) * 2007-09-14 2010-03-24 旺宏电子股份有限公司 一种存储单元阵列的制造方法与存储装置
KR20110129149A (ko) * 2010-05-25 2011-12-01 삼성전자주식회사 3ｄ 반도체 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4747419B2 (ja) 2001-01-19 2011-08-17 ソニー株式会社 インタリーブ装置および演算システム
US6714156B1 (en) 2002-11-22 2004-03-30 Visteon Global Technologies, Inc. Method for correcting radar misalignment
US7064994B1 (en) 2004-01-30 2006-06-20 Sun Microsystems, Inc. Dynamic memory throttling for power and thermal limitations
US7318130B2 (en) * 2004-06-29 2008-01-08 Intel Corporation System and method for thermal throttling of memory modules
US7184329B2 (en) * 2004-07-08 2007-02-27 Micron Technology, Inc. Alignment of memory read data and clocking
US7978721B2 (en) * 2008-07-02 2011-07-12 Micron Technology Inc. Multi-serial interface stacked-die memory architecture
JP2010170597A (ja) * 2009-01-20 2010-08-05 Elpida Memory Inc 半導体記憶装置及びそのリードプリアンブル信号の制御方法、並びにデータ伝送システム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1906696A (zh) * 2003-11-14 2007-01-31 英特尔公司 用于存储器接口的内部电压基准
CN101677080A (zh) * 2007-09-14 2010-03-24 旺宏电子股份有限公司 一种存储单元阵列的制造方法与存储装置
KR20110129149A (ko) * 2010-05-25 2011-12-01 삼성전자주식회사 3ｄ 반도체 장치

Also Published As

Publication number Publication date
US9104540B2 (en) 2015-08-11
KR20140098832A (ko) 2014-08-08
CN104115229A (zh) 2014-10-22
TW201342376A (zh) 2013-10-16
KR101642208B1 (ko) 2016-07-22
WO2013095675A1 (en) 2013-06-27
TWI518681B (zh) 2016-01-21
DE112011106018B4 (de) 2017-08-03
US20140013070A1 (en) 2014-01-09
DE112011106018T5 (de) 2014-12-04

Similar Documents

Publication Publication Date Title
CN104115229B (zh) 动态存储器性能调节
CN104115227B (zh) 使用系统热传感器数据的存储器操作
KR101428332B1 (ko) 적층 메모리를 위한 경계 스캔 체인
US9940984B1 (en) Shared command address (C/A) bus for multiple memory channels
US20170110178A1 (en) Hybrid refresh with hidden refreshes and external refreshes
CN104321824B (zh) 存储器i/o接口的非接触应力测试设备、方法和系统
CN109478177B (zh) 双数据率命令总线
EP3462455B1 (en) Reading from a mode register having different read and write timing
TWI493338B (zh) 用於記憶體的彈性命令定址的方法、堆疊記憶體裝置、儲存媒體及其系統
TW201346903A (zh) 在堆疊的記憶體架構中之分離的微通道電壓域
CN106575274A (zh) 用于低功率存储器设备的公用管芯实现
US9953694B2 (en) Memory controller-controlled refresh abort
US11587597B2 (en) Connector retention mechanism for improved structural reliability
US20220393682A1 (en) Unidirectional command bus phase drift compensation
US20220122929A1 (en) Package routing for crosstalk reduction in high frequency communication

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant