CN106575274A

CN106575274A - 用于低功率存储器设备的公用管芯实现

Info

Publication number: CN106575274A
Application number: CN201580045831.3A
Authority: CN
Inventors: K.拜恩斯; N.博宁; C.科克斯; J.麦克考尔
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2014-09-26
Filing date: 2015-09-03
Publication date: 2017-04-19
Also published as: TWI546672B; KR20170033390A; WO2016048618A1; EP3198457A4; US20160092383A1; EP3198457B1; EP3198457A1; JP6373487B2; TW201626242A; KR102256441B1; JP2017532637A

Abstract

存储器设备和存储器控制器可以通过具有比在存储器设备内部的数据总线窄的带宽的系统数据总线对接。存储器设备和存储器控制器通过系统数据总线在突发长度的所有传送时段上传送数据，但是发送比交换将所需要的位少的位来传送可以在存储器设备的内部数据总线上读取或写入的所有位。存储器设备可以具有不同的操作模式以虑及公用存储器设备基于与较窄带宽系统数据总线对接的能力而用在不同的系统配置中。

Description

用于低功率存储器设备的公用管芯实现

技术领域

本发明的实施例一般地与存储器设备相关，并且更特别地与用于具有不同数据总线带宽的存储器子系统的公用（common）存储器设备实现相关。

版权通知/许可

背景技术

计算设备使用存储器设备来存储数据和代码以供处理器执行其操作。存在不同类型的存储器设备，其在传统上用在不同背景下。例如，服务器设备倾向于使用允许每通道增加的存储器容量的存储器设备。因此，倾向于选择具有较窄接口的存储器设备用于服务器。然而，这样的存储器设备倾向于消耗更多功率，从而使这样的配置在例如移动实现中较不合期望。尽管焦点在用于移动实现的功率上，但移动设备继续变得更有能力，且日益需要具有较大存储器容量的存储器设备。

特别地已经使低功率存储器设备集中在功率管理上。低功率存储器设备在传统上已被设计有较宽数据总线接口（例如，x32设备，涉及32位宽的数据总线接口），这限制了每通道的数据存储容量，但可以用在更功率高效的设计中。存储器设备的不同使用可能对于制造用于各种实现的存储器设备的存储器设备制造商产生问题。具有相同容量但意图不同实现的设备先前要求制造两个不同的存储器管芯以虑及不同实现。制造用于不同实现的彼此有轻微变化的非常类似的设备可能增加设计成本和建造成本，而且导致生产和存货问题。

附图说明

以下描述包括对具有被给出作为本发明的实施例的实现的示例的图示的图的讨论。图应被理解作为示例，并非作为限制。如本文中使用的那样，对一个或多个“实施例”的引用将被理解为描述包括在本发明的至少一个实现中的特定特征、结构和/或特性。因此，在本文中出现的诸如“在一个实施例中”或“在一个替代实施例中”之类的短语描述本发明的各种实施例和实现，且不一定都指的是同一实施例。然而，它们也不一定是互相排斥的。

图1是具有存储器设备的系统的实施例的框图，所述存储器设备可以被配置成与不同带宽的系统数据总线对接。

图2是存储器设备的实施例的框图，所述存储器设备可以与不同带宽的系统数据总线对接。

图3是在半字节模式实现中与系统数据总线对接的存储器设备的实施例的框图。

图4是在字节模式实现中与系统数据总线对接的存储器设备的实施例的框图。

图5是利用内部路由促进在字节模式实现中与系统数据总线对接的存储器设备的实施例的框图。

图6是利用内部路由和多路复用促进在字节模式实现中与系统数据总线对接的存储器设备的实施例的框图。

图7是用于在存储器控制器与存储器设备之间对接以交换用于不同带宽的总线的数据的过程的实施例的流程图。

图8是其中可以实现对接至不同带宽的数据总线的公用管芯的计算系统的实施例的框图。

图9是其中可以实现对接至不同带宽的数据总线的公用管芯的移动设备的实施例的框图。

以下是对某些细节和实现的描述，包括对图的描述，所述图可以描绘下面描述的实施例中的一些或全部，以及讨论本文中呈现的发明概念的其他潜在实施例或实现。

具体实施方式

如本文中描述的那样，存储器设备支持全带宽实现和较窄带宽实现两者。存储器设备和存储器控制器通过系统数据总线对接。支持全带宽系统总线实现和较窄带宽系统总线实现两者的存储器设备允许同一存储器设备用在具有提供较大或较小带宽的系统数据总线的不同配置中。为支持较窄带宽实现，存储器设备和存储器控制器可以通过系统数据总线传送数据达传送时段的突发长度（burst length），其中传送包括所有传送时段上的实际数据但比将在全带宽实现中所传送位少的位。较小带宽实现将具有使存储器设备的内部传送容量最大化所需要的较少带宽。例如，对于在读取或写入上支持N个数据位的存储器设备，存储器设备和存储器控制器可以在全带宽实现中交换N个数据位或在一部分或较低带宽实现中交换N/2个数据位。提供限制由存储器设备使用的带宽的量的模式意味着可以增加每通道存储器设备的数目，从而增加总系统容量。提供分离的全带宽模式和部分带宽模式允许将公用存储器设备用于不同实现。如本文中使用的那样，对N位或N/2位或其他指定的传送的引用将被理解为涉及数据位的传送，除非另外指出。因此，在读取或写入上支持N位的设备将通过数据总线传送N个数据位，且可以针对命令或控制信息或元数据交换其他位。

存储器设备的在先实现将具有分离的设备或分离的集成电路（I/C）管芯以用于每个不同的存储器实现。因此，针对x16实现而封装的存储器将包括与被封装以用在x32实现中的相同容量的存储器不同的管芯。将理解，x16指代具有16位宽的数据I/O（输入/输出）接口的设备，且x32指代具有32位宽的数据I/O接口的设备。将理解，将设备指定为x16、x32或其他涉及数据总线带宽，且不使设备限于通过不同的连接器或总线在同一周期上交换其他位的数据。其他公用存储器设备配置包括x8设备和x4设备。如本文中描述的那样，存储器管芯可以包括对不同实现（例如，x16实现和x32实现）的支持。因此，可以将公用存储器管芯用于不同实现。公用存储器管芯可以针对不同实现来封装，和/或用在将与不同带宽的数据总线对接的片上系统（SOC）设计或多芯片封装设计中。

低功率（LP）存储器设备传统上用在较低容量已满足消费者期望的移动设备（诸如移动电话）中。然而，LP存储器设备在较低功率上的焦点已增加对用于具有对较高容量的期望的计算设备（诸如膝上型计算机和平板计算机）的存储器的兴趣。LP存储器传统上已可用作x32设备，这限制容量。因此，增加LP存储器的容量在传统上仅通过使存储器设备堆叠得较深而可能，这增加了负荷且负面地影响较高速度存储器访问。在一个实施例中，使能与较窄或较宽带宽总线对接的存储器管芯可以用于x16存储器设备实现或x32存储器设备实现。因此，LP存储器管芯可以支持x16实现，同时也支持x32实现。提供x16实现可以通过在系统级别处使用相同数目的引脚同时使每列（rank）设备的数目加倍来使容量加倍。将理解，存储器的列涉及平行地一起成组的多个设备，其在存储器访问操作上被一起选择和访问。将理解，本文中描述的技术不限于LP存储器中的实现。

对存储器设备的引用可以适用于不同存储器类型。存储器设备一般地涉及易失性存储器技术。易失性存储器是在至设备的电力中断的情况下状态（和因此存储在所述易失性存储器上的数据）不确定的存储器。动态易失性存储器要求刷新存储在设备中的数据以维持状态。动态易失性存储器的一个示例包括DRAM（动态随机访问存储器）或诸如同步DRAM（SDRAM）之类的一些变体。如本文中描述的存储器子系统可以与多个存储器技术兼容，所述存储器技术诸如DDR3（2007年6月27日由JEDEC（联合电子设备工程委员会）最初发布的双重数据速率版本3，当前在发布21）、DDR4（DDR版本4，由JEDEC在2012年9月公布的初始规范）、LPDDR3（由JEDEC 2013年8月公布的低功率DDR版本3，JESD209-3B）、LPDDR4（低功率双重数据速率（LPDDR）版本4，JESD209-4，最初由JEDEC在2014年8月公布）、WIO2（宽I/O 2（WideIO2），JESD229-2，最初由JEDEC在2014年8月公布）和/或其他技术，以及基于这样的规范的衍生物或延伸技术。

图1是具有存储器设备的系统的实施例的框图，所述存储器设备可以被配置成与不同带宽的系统数据总线对接。系统100包括计算设备中的存储器子系统的组件。主机110表示执行操作系统（OS）和应用的主机计算平台。OS和应用执行导致存储器访问的操作。主机110包括处理器或处理单元，所述处理器或处理单元可以是单或多核处理器。系统100可以被实现为SOC，或利用单独的组件来实现。

存储器控制器112表示响应于通过（一个或多个）处理器进行的操作的执行而生成存储器访问命令的控制逻辑。在一个实施例中，系统100包括多个存储器控制器。在一个实施例中，系统100每通道包括一个或多个存储器控制器，其中通道耦合以访问多个存储器设备。每个通道是到存储器的独立访问路径。在一个实施例中，存储器控制器112是主机110的部分，诸如在相同管芯或封装空间上作为主机处理器实现的逻辑。

存储器控制器112包括I/O接口逻辑114以耦合至系统总线130。系统总线130具有有一定带宽的数据总线。基于系统100的设计和/或实现，系统总线130可以每存储器设备具有更多或更少带宽。例如，系统总线130可以具有固定大小但使用具有x32接口或x16接口的存储器设备。存储器设备的接口大小是关于可以在系统100中并行地使用多少存储器设备的控制因素。

存储器设备120表示用于系统100的存储器资源。每个存储器设备120包括I/O接口逻辑124，所述I/O接口逻辑具有通过设备的实现而确定的带宽（例如，所述I/O接口逻辑是x16还是具有一些其他接口带宽）。I/O接口逻辑124和114可以包括引脚、连接器、信号线和/或其他硬件以连接设备。系统总线130可以被实现为将存储器控制器112耦合至存储器设备120的多个信号线。系统总线130包括至少一个命令和地址（C/A）部分以及数据部分。C/A部分可以被称为“C/A总线”，并且数据部分可以同样地被称为“数据总线”。

存储器设备120中的每个包括多个存储器阵列122。存储器阵列122表示存储器设备120存储数据位的逻辑。在一个实施例中，存储器设备120可以被认为具有内部数据总线，该内部数据总线涉及在单个读取预取中产生或可以针对写入命令而写入的多个位。内部数据总线的带宽将取决于存储器阵列的数目和存储器阵列的设计。虽然在系统100中未具体示出，但每个存储器设备120也包括用以确定发送什么数据和如何驱动总线130的信号线发送数据的发送和接收逻辑，以及用以对命令和地址解码并将其路由到存储器阵列122以用于执行的逻辑。

存储器设备120中的每个包括模式逻辑126。模式逻辑126可以涉及存储配置设置的模式寄存器或存储器设备内的其他机构。在一个实施例中，在模式逻辑126内设置特定存储器设备的实现。基于模式逻辑126中的设置，存储器设备120可以以其限制存储器访问事务的每传送周期的数据量的方式操作。存储器访问事务涉及存储器控制器向存储器设备发送命令以及存储器设备满足命令中的请求的操作。例如，写入事务包括存储器控制器112将写入命令发送至存储器设备120，该存储器设备120然后将数据存储在在命令中请求的位置处。类似地，读取事务包括存储器控制器112将读取命令发送至存储器设备120，该存储器设备120访问数据并通过数据总线将该数据返回至存储器控制器112。存储器访问事务通常采用多个周期来完成。例如，读取和写入可以通过突发长度控制，该突发长度指示通过系统总线130发送/接收或输入/输出数据的连续传送时段的数目。传送时段是通过系统总线130的信号线发送信号的一个或较少或较多时钟周期的时段。出于系统100的目的，模式逻辑126也可以表示指示突发长度和传送定时的逻辑，该逻辑可以是与用来指示I/O接口模式的逻辑不同的逻辑。

出于描述的目的，I/O接口模式（例如，x16模式）可以确定传送带宽。传送带宽涉及在系统总线130上传送至每个存储器设备130或从每个存储器设备130传送的数据量。在一个实施例中，可以针对每个传送时段来考虑传送带宽，并且所述传送带宽将因此涉及用来针对每个传送时段与存储器控制器交换数据的I/O连接器或引脚的数目。在一个实施例中，传送带宽可以涉及要被传送用于存储器访问事务的数据的总量，该总量是I/O连接器的数目乘以突发长度或用以完成存储器访问事务的传送时段的总数。在一个实施例中，存储器设备120支持有限带宽接口，其中针对存储器访问事务通过系统总线130进行的交换仅为存储器设备的内部数据总线的位的数目的一半。关于图2至图5提供更详细的示例。

在一个实施例中，存储器设备120可以被认为通过发送比用于读取而预取的位少的位和写入至比可以用于写入而写入至的位置少的位置的过程来提供有限带宽交换。对于读取事务，存储器设备可以被认为执行“内部突发中断”操作。突发中断被理解为使存储器设备传送数据仅达BL的有限数目的传送时段的机制。例如，对于正常的BL 8，突发中断模式可以导致数据在传送时段中的仅4个上传送，从而使存储器设备对于其他4个传送时段为闲置（不传送数据）。然而，传统突发中断将还防止在其他4个传送时段内对存储器设备的访问，因为系统配置防止访问存储器设备直至BL的结束为止。因此，存储器设备将为闲置但不可用的。

本文中提到的“内部突发中断”包括存储器设备在BL的所有传送时段上传送数据（对于整个时间，该存储器设备将不可由系统配置利用），但并不通过BL传送该存储器设备的数据位中的全部。因此，在读取时，存储器设备选择性地不发送所有预取数据，而漏掉预取数据中的一些（例如，一半）。将理解，所描述的内部突发中断不同于传统突发中断，因为存储器设备在传送时段的一半内不闲置，这可以提高实现的效率。

在一个实施例中，模式126包括关于用于存储器设备120与存储器控制器112之间的接口的突发长度的信息。例如，模式126可以包括指定两个不同突发长度（例如，BL16或BL32）中的一个的模式寄存器。在一个实施例中，不同的操作模式中的每个可以与不同的突发长度中的每个一起操作。

在一个实施例中，DDR DRAM芯片每通道预取256位。在一个实施例中，DRAM芯片具有两个突发长度选项——突发长度32和突发长度16，以及两个不同的I/O接口选项——x32选项和x16选项。在一个实施例中，公用管芯实现在x32实现中虑及每管芯每通道16个DQ引脚，并且在x16实现中虑及每管芯每通道8个DQ引脚。对于两个实现，DRAM芯片生成每通道256位的内部读取预取。在x32实现中，DRAM芯片可以使用BL16通过16个DQ引脚传送256位（16DQ引脚*16BL实现中的16个传送时段）。在这样的实施例中，系统可以生成BL32请求，该BL32请求导致每个256位的两个内部预取。在x16模式中，相同管芯可以在32个传送时段期间传送所有256位（8DQ * 32BL）。在一个实施例中，系统可以减缓DRAM芯片的核心频率，因为外部数据传送采用核心循环时间的两倍长。因此，核心频率可以被切成两半以节省功率。这样的选项可以使列中的设备的数目限于二（16位宽的列）。此选项也可能要求系统中的更多主机控制器。

另一选项使用突发长度16。这样的选项使能在列（32位宽的列）中使用四个设备。在这样的选项中，存储器设备漏掉预取数据中的一些（内部突发中断）。在一个实施例中，读取命令的信号（例如，CA5）可以选择存储器设备发送数据的较高的128位还是较低的128位。较高的128位预取自存储器阵列的一组，并且较低的128位预取自存储器阵列的另一组。对于写入，存储器控制器写入数据的128位，并可以利用控制信号指示所述位将映射至较高位还是较低位，类似于读取。因此，存储器控制器可以确定哪些存储器阵列存储写入的数据的128位。

图2是存储器设备的实施例的框图，所述存储器设备可以与不同带宽的系统数据总线对接。存储器设备200可以是系统100的存储器设备120的一个示例。在一个实施例中，存储器设备200包括比图示的那些组件更多的组件。更具体地，存储器设备200图示单个I/O通道，其中每个通道内部地路由N位（例如，256位）。在一个实施例中，存储器设备200可以包括两个分离的通道，每个通道能够内部地路由N位。

存储器设备200包括M个存储器阵列212。M个存储器阵列212是组210的部分。存储器阵列212可以以多个不同方式中任一个组织到组中。在一个实施例中，组210包括可以读取或写入多达N个数据位的多个存储器阵列。在一个实施例中，组210包括可以读取或写入多达N/2个数据位的多个存储器阵列。总线220表示存储器设备200内的内部总线。总线220具有N位的可用带宽。在一个实施例中，N位的可用带宽表示来自所有M个存储器阵列212的位。

逻辑222表示允许存储器设备200朝向两个分离的I/O输出位置路由总线220的N位的存储器设备200内的信号线、逻辑电路和/或其他元件。在一个实施例中，逻辑222包括到存储器阵列212的接口，并且可以选择针对每个存储器访问事务将读取或写入哪些存储器阵列及阵列内的哪些位置。因此，存储器阵列内的特定位置可以被选择成用于针对每个事务读取和/或用于写入。在一个实施例中，逻辑222可以针对特定存储器访问事务终止一个路径或另一路径。例如，在读取事务时，存储器设备200可以预取N位，且N/2位可能被漏掉而未发送。在一个实施例中，逻辑222针对写入事务禁止一个路径或另一路径。

逻辑232和234表示与用于存储器设备的数据I/O连接器或引脚对接的存储器设备200内的信号线、逻辑电路和/或其他元件。具体地，逻辑232选择性地将存储器阵列212与DQI/O 252对接，并且逻辑234选择性地将存储器阵列212与DQ I/O 254对接。指定DQ I/O涉及数据总线接口。逻辑元件选择性地将I/O与存储器阵列对接，因为逻辑元件可以选择在I/O连接器处接收的数据位以被路由到且写入至选定的存储器阵列212。逻辑元件选择性地将I/O与存储器阵列对接，因为逻辑元件可以选择从存储器阵列212接收的数据位以从DQ I/O252和/或DQ I/O 254路由和发送。

在一个实施例中，DQ I/O 252和DQ I/O 254跨越命令/地址（C/A）I/O连接器或引脚240。数据I/O连接器跨越C/A I/O连接器，因为数据I/O连接器并非在管芯或封装上物理上相邻，但存在通过C/A I/O连接器240在物理上分离的数据I/O连接器的两个组。这样的配置将允许（未具体示出的）解码逻辑相对于从数据I/O连接器（252、254）到存储器阵列212的信号线在存储器设备200内位于“中心”。

数据I/O连接器252和254与系统数据总线250的信号线对接。将观察到，总线250被指示为具有N/2位的带宽，而总线220具有N位的带宽。因此，总线250具有比总线220的总可用内部带宽低的带宽用于与存储器设备200对接。将理解，总线250可以连接至多个其他存储器设备和/或其他存储器设备通道（例如，如果存储器设备200包括具有存储器阵列的分离组的另一通道的话）。因此，如果总线250的信号线被分离以分离地连接至不同的存储器设备，则总线250可以实际上具有比总线220高的带宽。然而，出于与存储器设备200对接的目的，当对接存储器设备200的总线250的多个信号线具有比总线220能够在传送时段的突发长度内传送带宽低的带宽时，总线250被认为具有较低带宽。

另外，将观察到，总线250被指示为具有N/2位的带宽，这是与被例证为对接至数据I/O 252和数据I/O 254中的每个的位的相同数目。存在可以被提供为将存储器设备200与总线250对接的多个不同配置中的任一个。在一个实施例中，对于特定事务，在存储器设备200与相关联的存储器控制器（未具体示出）之间交换（读取或写入）的所有N/2位是通过I/O252或I/O 254交换，而其他I/O不交换用于事务的任何位。因此，I/O 252和I/O 254可以连接至相同N/2个信号线，并且逻辑（例如，逻辑232、234、222和/或其他逻辑）可以选择哪一个I/O被用于特定存储器访问事务。

在一个实施例中，I/O 252和I/O 254两者提供每个用以与总线250对接的N/4个I/O连接器。因此，总线250在I/O 252和I/O 254之间分离。在内部，将要从I/O 252路由到逻辑232和/或从I/O 254路由到逻辑234的N/2个可能的数据位可以是N/4位而非N/2位，如所示。在一个实施例中，逻辑234可以选择N/4位并将所述位路由到I/O 252且绕过I/O 254。因此，I/O 252将提供所有N/2个I/O接口，但其中N/4位通过逻辑232路由，且N/4位通过逻辑234路由。将理解，类似地，逻辑232可以选择N/4位以路由到I/O 254，绕过I/O 252。因此，在一个实施例中，逻辑232和/或逻辑234可以包括多任务逻辑以选择性地将不同存储器阵列之间的信号线路由到相同I/O连接器。

在一个实施例中，存储器设备200始终通过从所有M个存储器阵列或核心访问（一个或多个）数据位生成N位用于读取。存储器设备200可以通过选择N位中的N/2个，并漏掉任何其他预取位来通过总线250交换N/2位。在一个实施例中，存储器设备200可以通过从M/2个存储器阵列212中的两个不同组选择N/4位（并丢掉从存储器阵列的两个组中每个访问的其他N/4位）来通过总线250交换N/2位。在一个实施例中，存储器设备200可以通过从M/2个存储器阵列212的一个组选择N/2位和丢掉从M/2个存储器阵列212的另一组访问的N/2位来通过总线250交换N/2位。

类似地，存储器设备200能够通过将（一个或多个）数据位写入至所有M个存储器阵列或核心212来写入N位。在一个实施例中，存储器设备200通过选择M/2个存储器阵列来写入和不写入至其他M/2个存储器阵列来写入N/2位而非N位。在一个实施例中，存储器设备200将N/4位写入至M/2个存储器阵列212的一个选定组，并将N/4位写入至M/2个存储器阵列212的另一选定组。在该情况下，存储器阵列中的逻辑可以确定要写入什么位，和/或选择哪些存储器阵列来写入以及在特定存储器访问事务上哪一个存储器可以不被写入。因此，对于读取和写入，存储器设备200可以在一个公用DQ I/O或另一公用DQ I/O（252、254）处交换N/2位，或从两个DQ I/O交换N/4位。存储器设备200可以选择M个存储器阵列的不同组来写入或读取，并可以将N/2位路由到一个组或另一组（且不将位路由到未选定的组），或将每个N/4位路由到两个组。

在一个实施例中，具有通过C/A I/O 240分离的DQ I/O 252和DQ I/O 254的存储器设备200的配置可以被称为从“核心”提供N位，引用存储器阵列和将位从核心路由到总I/O的“顶部”和“底部”半字节或部分。对“顶部”和“底部”的此参考将被理解为参考哪些I/O连接器对于存储器设备200被指定为MSB（最高有效位）和LSB（最低有效位），而不是物理封装的空间定向。如何分裂存储器阵列或存储器核心，以及如何将阵列路由到I/O，以及哪一个I/O物理定位于封装上的什么地方是设计选择。存在本领域技术人员将理解的多个配置中任何。

图3是在半字节模式实现中与系统数据总线对接的存储器设备的实施例的框图。存储器设备300可以是根据图2的存储器设备200的存储器设备的一个示例。在一个实施例中，存储器设备300是具有16个核心或存储器阵列的x32管芯。16个核心可以被组织成每个8个核心（302、304）的两个组，其中每个8核心组可以进一步被认为每个4个核心（302-0和302-1，以及304-0和304-1）的两个组。因此，在一个实施例中，存储器设备300是被组织成x16的两个通道（A和B）的x32管芯。

如所图示的，内部预取生成每通道256位。因此，每个读取/写入事务在正常操作中导致数据传送的256位。对于存储器设备传送少于数据的全部256位的操作模式，存储器设备300可以被认为在半字节模式中操作。在一个实施例中，存储器设备300在内部将数据的128位路由到每个I/O接口，亦即DQ_A半字节0和DQ_A半字节1。在一个实施例中，存储器设备300在BL16的突发长度上操作。在一个实施例中，存储器设备300支持BL32的突发长度操作，该突发长度操作导致两个内部事务，这导致具有每内部事务预取256位数据用于读取的两个内部事务。BL32中的写入将导致128位的两个内部写入事务，每个内部写入事务处于较低带宽操作模式中。

考虑到半字节0是用于存储器设备300与相关联的存储器控制器之间的I/O的LSB半字节。在BL16中，用于较低带宽模式的操作将指示DQ_A半字节0和DQ_A半字节1两者为4位宽（128位/16 BL=8位/传送时段，或每传送时段每半字节4位）。将理解，将I/O分离成通过C/A总线分离的两个分离半字节可以在LSB半字节信号线和MSB半字节信号线之间导致计时阶段。因此，半字节模式可能需要用于较高（顶部）半字节和较低（底部）半字节的分离选通或时钟信号。因而，半字节模式可能需要在存储器设备300外部的额外时钟或选通信号，从而增加在封装和控制器（系统）层次处的信号。

在一个实施例中，在半字节模式中，存储器设备300在每个通道中包括逻辑以在读取事务上选择发送什么数据和丢弃什么数据。在写入事务上，逻辑可以选择什么核心（302-0和/或302-1）将接收写入数据。存储器设备300在突发长度的每个传送时段中与相关联的存储器控制器交换数据，总交换量为相较于存储器核心（302）的组的内部容量（256位）的较少位（128位）。当参考存储器核心302和通道A时，将理解存储器设备300可以在存储器核心304和通道B中支持相同操作。

图4是在字节模式实现中与系统数据总线对接的存储器设备的实施例的框图。存储器设备400可以是根据图2的存储器设备200的存储器设备的一个示例。在一个实施例中，存储器设备400是具有16个核心或存储器阵列的x32管芯。类似于图3的存储器设备300，存储器设备400的16个核心可以被组织成每个8个核心（402、404）的两个组，其中每个8核心组可以进一步被认为每个4个核心（402-0和402-1，以及404-0和404-1）的两个组。因此，在一个实施例中，存储器设备400是被组织成x16的两个通道（A和B）的x32管芯。

如所图示，内部预取生成每通道256位。因此，每个读取/写入事务在正常操作中导致数据传送的256位。对于存储器设备传送少于数据的全部256位的操作模式，存储器设备400可以被认为在字节模式中操作。在一个实施例中，存储器设备400在内部将数据的128位路由到每通道一个公用I/O接口，亦即DQ_A字节0和DQ_A字节1。在一个实施例中，存储器设备400在BL16的突发长度上操作。在一个实施例中，存储器设备300支持BL32的突发长度操作，该突发长度操作导致两个内部事务，这导致具有每内部事务预取256位数据用于读取的两个内部事务。BL32中的写入将导致128位的两个内部写入事务，每个内部写入事务处于较低带宽操作模式中。

考虑到DQ_A字节0是用于存储器设备400与相关联的存储器控制器之间的I/O的LSB字节。另一字节接口被图示在存储器设备中，但被列出为不活跃。在一个实施例中，在字节模式中，存储器设备400通过两个可能的硬件接口分段中的选定的一个交换128个数据位。在BL16中，用于较低带宽模式的操作将指示DQ_A字节0为8位宽（128位/16 BL=8位/传送时段）。通过仅在单个总线接口上发送数据，可以以单个频闪观测器或时钟信号传送整个数据。将理解存储器设备400可以被配置成在DQ_A字节1上输出数据，该DQ_A字节1被标记为不活跃。

在一个实施例中，在字节模式中，存储器设备400在每个通道中包括逻辑以将全部M个核心402与DQ_A字节0（或与字节1，取决于实现）对接。因此，两个核心402-0和402-1可以通过公用I/O连接器与相关联的存储器控制器对接。如由存储器设备400内的逻辑选择的，不使用在读取事务上预取的额外128位。类似地，存储器设备400内的逻辑选择哪些核心402来写入在写入事务中接收的128个数据位。当参考存储器核心402和通道A时，将理解存储器设备400可以在存储器核心404和通道B中支持相同操作。

在一个实施例中，存储器设备400包括用以允许将字节0或字节1与相关联的存储器控制器一起用于I/O的动态选择的逻辑。因此，在一个实施例中，用于DQ_A字节0和DQ_A字节1的连接器可以被捆绑在一起或一起被多任务传输。存储器设备400内的逻辑可以允许一个字节或另一字节的选择以供I/O使用。在一个实施例中，选择对于设备的操作是固定的。在一个实施例中，选择通过寄存器设置（例如，模式寄存器）控制。在一个实施例中，存储器访问命令内的信号可以确定使用哪个字节。

图5是具有内部路由以促进在字节模式实现中与系统数据总线对接的存储器设备的实施例的框图。存储器设备500可以是图2的存储器设备200的一个示例。在一个实施例中，存储器设备500可以是图4的存储器设备400的一个示例。存储器设备400图示128位内部地路由到DQ_A字节0且128位未使用的简化。存储器设备500内部地路由来自核心502-0的组的64位和来自核心502-1的组的64位。来自每个个别组的其他64位将被理解为未使用。

更具体地，核心502-0在读取上生成128位，并且核心502-1在读取上也生成128位。在一个实施例中，来自核心502-1的128位被路由到DQ_A字节1，且来自核心502-0的128位被路由到DQ_A字节0。在一个实施例中，存储器设备500内的逻辑选择来自核心502-1的64位并在内部将所述位从DQ_A字节1路由到DQ_A字节0，且不发送其他64位。在一个实施例中，逻辑允许64位的任何组的选择，取决于读取事务。在一个实施例中，存储器设备500中的逻辑选择来自核心502-0的64位并发送来自DQ_A字节0的所述64位，而不使用其他64位。因此，在一个实施例中，DQ_A字节0传输用于读取事务的128位，其中来自核心502-0的64位和来自核心502-1的64位。相同路径可以用于写入，以在内部将输入128位中的64个从DQ_A字节0路由到DQ_A字节1，且随后路由到核心502-1。将理解，关于核心504以及I/O DQ_B字节0和DQ_B字节1，相同逻辑和操作可以允许通道B中的类似行为。在一个实施例中，路径也可以允许128位到DQ_A字节1和DQ_B字节1的路由，取决于系统配置和操作。

将理解，用以实现存储器设备500的路由的额外逻辑可以内部地路由中引入逻辑延迟。内部路由可以实际上在相较于外部数据交换的较慢时钟处进行，该外部数据交换将存储器设备500耦合至存储器控制器。内部路由可以包括多任务组件和/或其他逻辑元件以选择如何将某些I/O连接器路由到存储器设备500内的内部信号线。虽然未明确示出，但将理解I/O接口可以包括多任务器或可以比较逻辑以在耦合至相同I/O连接器的多个路径之间选择，类似于图6中更明确地示出的内容。因此，在一个实施例中，系统500包括额外逻辑以内部地路由且选择哪些内部位可以通过哪些I/O连接器交换。

将理解，图4和图5的存储器设备400和500的x32管芯的x16配置在DRAM处分别可以需要相较于图3的存储器设备300的x32管芯的x16配置的更多变化。然而，存储器设备300的实现可以在DRAM外部的系统阶层处需要额外时钟信号。因此，存储器设备400和500的实现可以提供较简单系统方法，同时增加个别存储器管芯内的逻辑的效益。

图6是具有内部路由和多任务以促进在字节模式实现中与系统数据总线对接的存储器设备的实施例的框图。存储器设备600可以是图2的存储器设备200的一个示例。在一个实施例中，存储器设备600可以是图4的存储器设备400的一个示例。存储器设备400图示128位内部地路由到DQ_A字节0并且128位未使用的简化。存储器设备600内部地路由来自核心602-0的组的128位或来自核心602-1的组的128位。来自其他组的其他128位将被理解为未使用。

更具体地，核心602-0在读取上生成128位，且核心602-1也在读取上生成128位。在一个实施例中，来自核心602-1的128位被路由到DQ_A字节1，且来自核心602-0的128位被路由到DQ_A字节0。在一个实施例中，存储器设备600内的逻辑在内部将来自核心602-1的128位自DQ_A字节1路由到DQ_A字节0。在一个实施例中，在DQ_A字节0处的I/O逻辑包括多任务逻辑610-A，该多任务逻辑表示可以在来自核心602-0的128位或来自核心602-1的128位之间选择的任何逻辑或切换电路。因此，两个物理组或组中每个可以提供数据的128位，每个作为一个逻辑组操作。每个组具有1K的页面大小，该页面大小给出2K的有效页面大小。对于读取事务，在一个实施例中，DQ_A字节0传输128个，其中位是选自核心的一个组或另一组。相同路径可以用于写入，以在使用核心602-1时，在内部将输入数据的128位路由到DQ_A字节1。将理解，关于核心604和I/O DQ_B字节0和DQ_B字节1，相同逻辑和操作可以允许通道B中的相似行为。还将理解，可以颠倒DQ字节0和DQ字节1的角色。

图7是用于在存储器控制器与存储器设备之间对接以交换用于不同带宽的总线的数据的过程的一个实施例的流程图。更具体地，过程700允许公用存储器管芯在诸如x32模式和x16模式的两个不同系统总线带宽模式中的一个中与存储器控制器对接。包括含有存储器控制器和存储器设备的存储器子系统的计算系统也包括处理器子系统，该处理器子系统执行计算系统的操作。处理器子系统可以包括主机处理器和/或执行各种其他处理器电路，该主机处理器和/或各种其他处理器电路执行导致存储器访问的操作，702。计算系统可以是诸如膝上型计算机或平板计算机的分离系统，或可以是较大系统的一部分。

存储器控制器生成一个或多个存储器访问命令以实现存储器访问，704。在一个实施例中，存储器控制器是主机的部分。存储器设备接收并解码来自存储器控制器的存储器访问命令，706。存储器设备解码存储器访问命令以确定命令是否以存储器设备为目标，以及响应于该命令而执行什么操作，假定该存储器设备为目标存储器设备。

在一个实施例中，存储器设备确定该存储器设备是否应在全带宽模式/配置或部分带宽模式/配置中操作，708。在一个实施例中，存储器设备通过访问模式寄存器或其他配置逻辑来确定全带宽模式或部分带宽模式。如果操作模式为全带宽，710是分支，则存储器设备在传送时段上交换全部内部带宽，712。全带宽将被理解为存储器设备能够在一个存储器访问事务中写入至存储器核心或从存储器核心读取的数据的量。因此，在读取事务上，存储器设备发送从存储器核心预取的全部量的数据。在写入事务上，存储器设备接收来自存储器控制器的全带宽数据，并将全带宽数据路由到存储器核心。

如果操作模式是部分带宽，710否分支，则存储器设备在传送时段期间仅交换全带宽的部分，在每个传送时段上传送一些数据，714。在一个实施例中，存储器设备确定用于传送的突发长度。在一个实施例中，存储器设备可以确定用于全带宽传送以及部分带宽传送的突发长度，其中较长突发长度可以导致两个连续内部存储器访问操作。在部分带宽交换中，不同突发长度选项可以与不同宽度的I/O接口一起用来确定如何传送数据。

存储器设备执行存储器访问事务以与存储器控制器交换数据。如果存储器访问事务为读取，718读取分支，则存储器设备自存储器阵列或核心预取N个数据位，720。存储器设备可以在一个通道中访问所有存储器阵列以生成N个数据位。存储器设备在内部将数据位路由到硬件I/O接口，该硬件I/O接口通过系统数据总线将存储器设备耦合至存储器控制器，722。内部路由可以是根据本文中描述的任何实施例，从而允许存储器设备将N/2位路由到I/O连接器的公用组，和/或将N/4位路由到I/O连接器的两个组中的每个。因此，存储器设备通过系统数据总线发送N/2个数据位，从而在用于整个所确定突发长度的每个传送时段期间传送N/2BL位，724。

如果存储器访问事务为写入，718写入分支，则存储器设备通过系统数据总线接收N/2个数据位，从而在用于整个突发长度的每个传送时段上接收N/2BL位，726。存储器设备在内部将N/2个数据位路由到选定的存储器阵列，728。内部路由可以是根据本文中描述的任何实施例，从而允许存储器设备将如来自I/O连接器的公用组的N/2位的N/2位路由到存储器阵列的任何组合，和/或将来自I/O连接器的两个组中每个的N/4位路由到存储器阵列的任何组合。

图8是计算系统的实施例的框图，其中可以实现对接至不同带宽的数据总线的公用管芯。系统800表示根据本文中描述的任何实施例的计算设备，且可以是膝上型计算机、台式计算机、服务器、游戏或娱乐控制系统、扫描仪、复印机、打印机、路由或切换设备，或其他电子设备。系统800包括处理器820，该处理器为系统800提供处理、操作管理和指令的执行。处理器820可以包括任何类型的微处理器、中央处理单元（CPU）、处理核心或其他处理硬件以为系统800提供处理。处理器820控制系统800的整体操作，且可以为或包括一个或多个可编程公用或专用微处理器、数字信号处理器（DSP）、可编程控制器、专用集成电路（ASIC）、可编程逻辑器件（PLD）或这样的设备的组合。

存储器子系统830表示系统800的主存储器，并且为将要由处理器820执行的代码或将要在执行例程中使用的数据值提供暂时存储。存储器子系统830可以包括一个或多个存储器设备，诸如只读存储器（ROM）、闪存、一个或多个各类的随机访问存储器（RAM）或其他存储器设备，或这样的设备的组合。存储器子系统830除其他之外存储并托管操作系统（OS）836以为系统800中的指令的执行提供软件平台。另外，其他指令838被存储并被从存储器子系统830执行以提供系统800的逻辑和处理。OS 836和指令838通过处理器820执行。存储器子系统830包括该存储器子系统存储数据、指令、程序或其他项目的存储器设备832。在一个实施例中，存储器子系统包括存储器控制器834，该存储器控制器为用以生成命令并将命令发布至存储器设备832的存储器控制器。将理解，存储器控制器834可以是处理器820的物理部分。

处理器820和存储器子系统830被耦合至总线/总线系统810。总线810是表示通过适当网桥、适配器和/或控制器连接的任何一个或多个分离物理总线、通信线/接口和/或点对点连接的抽象化。因此，总线810可以包括例如系统总线、外围组件互连（PCI）总线、超传送或工业标准体系结构（ISA）总线、小计算机系统接口（SCSI）总线、公用串行总线（USB）或电机电子工程师学会（IEEE）标准1394总线（通常被称为“火线”）中的一个或多者。总线810的总线也可以对应于网络接口850中的接口。

系统800还包括耦合至总线810的一个或多个输入/输出（I/O）接口840、网络接口850、一个或多个内部大容量存储设备860和外围接口870。I/O接口840可以包括用户藉以与系统800交互的一个或多个接口组件（例如，视讯、音频和/或文数字对接）。在一个实施例中，I/O接口840可以包括向用户提供输出的高清晰度（HD）显示器。高清晰度可以涉及具有近似100PPI（每寸像素数）或更大的像素密度的显示器，并且可以包括诸如全HD（例如，1080p）、视网膜显示器、4K（超高清晰度或UHD）或其他的格式。高清晰度也可以涉及投影式显示器（例如，头戴式显示器），所述投影式显示器具有可与像素显示器比较的视觉质量。网络接口850为系统800提供通过一个或多个网络与远程设备（例如，服务器、其他计算设备）通信的能力。网络接口850可以包括以太网络适配器、无线互连组件、USB（公用串行总线）或其他以有线或无线标准为基础的接口或专属接口。

储存器860可以是或包括用于以非易失性方式存储大量数据的任何已知介质，诸如一个或多个以磁性、固态或光学为基础的盘或组合。储存器860以永久状态保存代码或指令和数据862（亦即，尽管到系统800的电力中断亦保持值）。虽然存储器830是用以将指令提供给处理器820的执行或操作存储器，但是储存器860可以一般性地被认为“存储器”。鉴于储存器860为非易失性的，存储器830可以包括易失性存储器（亦即，如果到系统800的电力中断，则数据的值或状态为不确定的）。

外围接口870可以包括以上未具体提及的任何硬件接口。外围设备通常涉及相关地连接至系统800的设备。相关连接是系统800提供软件和/或硬件平台所在的连接，操作在该软件和/或硬件平台上执行，并且用户与该软件和/或硬件平台交互。

在一个实施例中，系统800包括模式控制880，该模式控制允许系统在全带宽或部分带宽操作模式中操作存储器832。因此，系统800在存储器子系统830中可以包括由存储器832支持的多个不同带宽系统数据总线中的一个。相同存储器芯片可以在系统800中与可以交换存储器设备的全部内部带宽的存储器子系统数据总线一起使用，或与可以与存储器设备交换数据的仅部分内部带宽量的存储器子系统数据总线一起使用。模式控制880可以被表示为存储器832将使用什么操作模式提供设置的配置逻辑，并且可以表示在存储器832内部的逻辑，该逻辑允许存储器选择适当内部路由以在存储器的硬件I/O连接器与存储器阵列或存储器核心（未明确示出）之间对接。

图9是移动设备的实施例的框图，其中可以实现对接至不同带宽的数据总线的公用管芯。设备900表示移动计算设备，诸如计算平板、移动电话或智能电话、启用无线的电子阅读器、可穿戴计算设备或其他移动设备。将理解，大体上示出组件中的某些，并且在设备900中未示出此设备的所有组件。

设备900包括处理器910，该处理器进行设备900的主要处理操作。处理器910可以包括一个或多个物理设备，诸如微处理器、应用处理器、微控制器、可编程逻辑器件或其他处理部件。通过处理器910进行处理操作包括操作平台或操作系统的执行，应用和/或设备功能在该操作平台或操作系统上执行。处理操作包括与以人类用户或以其他设备的I/O（输入/输出）有关的操作、与功率管理有关的操作和/或与将设备900连接至另一设备有关的操作。处理操作也可以包括与音频I/O和/或显示器I/O有关的操作。

在一个实施例中，设备900包括音频子系统920，该音频子系统表示硬件（例如，音频硬件和音频电路）和软件（例如，驱动器、编解码器）组件，所述硬件和软件组件与提供音频功能给计算设备相关联。音频功能可以包括扬声器和/或头戴耳机输出，以及麦克风输入。用于这样的功能的设备可以被集成到设备900中，或连接至设备900。在一个实施例中，用户通过提供音频命令来与设备900交互，所述音频命令由处理器910接收并处理。

显示子系统930表示硬件（例如，显示器设备）和软件（例如，驱动器）组件，所述硬件和软件组件为用户提供视觉和/或触觉显示以与计算设备交互。显示子系统930包括显示接口932，该显示接口包括用来提供显示给用户的特定屏幕或硬件设备。在一个实施例中，显示接口932包括与处理器910分离的逻辑，以进行与显示器有关的至少一些处理。在一个实施例中，显示子系统930包括触屏设备，其为用户提供输入和输出二者。在一个实施例中，显示子系统930包括向用户提供输出的高清晰度（HD）显示器。高清晰度可以涉及具有近似100PPI（每寸像素数）或更大的像素密度的显示器，并且可以包括诸如全HD（例如，1080p）、视网膜显示器、4K（超高清晰度或UHD）或其他的格式。

I/O控制器940表示有关于与用户交互的硬件设备及软件组件。I/O控制器940可操作用于管理硬件，该硬件为音频子系统920和/或显示子系统930的部分。另外，I/O控制器940图示用于连接至设备900的额外设备的连接点，用户可以通过该设备与系统交互。例如，可以附接至设备900的设备可以包括麦克风设备、扬声器或立体声系统、视频系统或其他显示设备、键盘或小键盘设备，或用于与特定应用一起使用的其他I/O设备，诸如读卡器或其他设备。

如以上所提及，I/O控制器940可以与音频子系统920和/或显示子系统930交互。例如，通过麦克风或其他音频设备的输入可以为设备900的一个或多个应用或功能提供输入或命令。另外，可以提供音频输出而非显示输出，或除显示输出之外可以提供音频输出。在另一示例中，如果显示子系统包括触屏，则显示设备也充当输入设备，该输入设备可以至少部分由I/O控制器940管理。在设备900上也可以存在额外按钮或开关以提供由I/O控制器940管理的I/O功能。

在一个实施例中，I/O控制器940管理设备，所述设备诸如加速计、摄影机、光传感器或其他环境传感器、陀螺仪、全球定位系统（GPS）或可以包括在设备900中的其他硬件。输入可以是直接用户交互的部分，并且将环境输入提供给系统以影响该系统的操作（诸如针对噪声滤波、调整用于亮度检测的显示器、施加用于摄影机的闪光或其他特征）。在一个实施例中，设备900包括功率管理950，该功率管理管理电池功率使用、电池的充电及与功率节省操作有关的特征。

存储器子系统960包括用于存储设备900中的信息的（一个或多个）存储器设备962。存储器子系统960可以包括非易失性（状态在到存储器设备的电力中断的情况下不改变）和/或易失性（状态在到存储器设备的电力中断的情况下不确定）存储器设备。存储器960可以存储应用数据、用户数据、音乐、照片、文件或其他数据，以及与系统900的应用及功能的执行有关的系统数据（长期数据或暂时数据）。在一个实施例中，存储器子系统960包括存储器控制器964（该存储器控制器也可以被认为系统900的控制的部分，且可以潜在地被认为处理器910的部分）。存储器控制器964包括用以生成命令且将命令发布至存储器设备962的调度器。

连通性970包括硬件设备（例如，无线和/或有线连接器以及通信硬件）和软件组件（例如，驱动器、协议堆栈）以允许设备900与外部设备通信。外部设备可以是分离设备，诸如其他计算设备、无线访问点或基站，以及接口设备，诸如耳机、打印机或其他设备。

连通性970可以包括多个不同类型的连通性。为了概括，设备900被图示为具有蜂窝式连通性972和无线连通性974。蜂窝式连通性972通常涉及通过无线载波提供的蜂窝式网络连通性，诸如通过GSM（全球移动通信系统）或变化或衍生物、CDMA（码分多址）或变化或衍生物、TDM（时分多址）或变化或衍生物、LTE（长期演进──也被称为“4G”）或其他蜂窝式服务标准提供的连通性。无线连通性974涉及非蜂窝式的无线连通性，并且可以包括个人局域网络（诸如蓝牙）、局域网（诸如WiFi）和/或广域网（诸如WiMax）或其他无线通信。无线通信涉及通过通过非固体介质的调制电磁辐射的使用进行的数据的传送。有线通信通过固体通信介质发生。

外围连接980包括硬件接口和连接器，以及软件组件（例如，驱动器、协议堆栈）以进行外围连接。将理解，设备900可以是到其他计算设备的外围设备（“到”982），并且具有连接到该设备的外围设备（“来自”984）。设备900通常具有“对接”连接器以连接至其他计算设备，以用于诸如管理（例如，下载和/或上载、改变、同步）设备900上的内容的目的。另外，对接连接器可以允许设备900连接至某些接口设备，所述接口设备允许设备900控制输出到例如视听或其他系统的内容。

除专属对接连接器或其他专属连接硬件之外，设备900通过以公用或标准为基础的连接器进行外围连接980。公用类型可以包括公用串行总线（USB）连接器（其可以包括多个不同硬件接口中任何）、包括迷你显示端口（MDP）的显示端口、高清晰度多媒体接口（HDMI）、火线或其他类型。

在一个实施例中，系统900包括模式控制966，该模式控制允许系统在全带宽或部分带宽操作模式中操作存储器962。因此，系统900在存储器子系统960中可以包括由存储器962支持的多个不同带宽系统数据总线中的一个。相同存储器芯片可以在系统900中与可以交换存储器设备的全部内部带宽的存储器子系统数据总线一起使用，或与可以与存储器设备交换数据的仅部分内部带宽量的存储器子系统数据总线一起使用。模式控制966可以被表示为存储器962将使用什么操作模式提供设置的配置逻辑，并且可以表示在存储器962内部的逻辑，该逻辑允许存储器选择适当内部路由以在存储器的硬件I/O连接器与存储器阵列或存储器核心（未明确示出）之间对接。

在一个方面中，一种用于在存储器子系统中对接的方法包括：在具有多个存储器阵列的存储器设备处从存储器控制器接收存储器访问命令，其中所述存储器访问命令包括在存储器设备与存储器控制器之间通过系统数据总线的数据交换；以及在与存储器访问命令相关联的突发长度的所有传送时段期间通过系统数据总线传送数据，包括通过系统数据总线传送传送带宽量的数据，其中传送带宽为存储器设备的内部数据总线的可用带宽的仅一个子集，其中可用带宽包括来自阵列的组中的所有存储器阵列的数据，且传送带宽包括来自组中的存储器阵列的仅一个子集的数据。

在一个实施例中，接收存储器访问命令包括接收存储器读取命令，其中传送还包括：在内部数据总线上访问来自M个存储器阵列的N个数据位；以及在传送时段期间通过系统数据总线发送访问N/2个数据位。在一个实施例中，通过系统数据总线发送N/2个数据位还包括发送来自存储器阵列中的仅M/2个的数据。在一个实施例中，通过系统数据总线发送N/2个数据位还包括内部地路由来自M/2个存储器阵列的一个组的N/4个数据位及在内部将来自M/2个存储器阵列的另一组的N/4个数据位路由到N/2个I/O（输入/输出）连接器的公用组。在一个实施例中，通过系统数据总线发送N/2个数据位还包括在内部将来自M/2个存储器阵列的一个组的N/2个数据位路由到N/2个I/O（输入/输出）连接器的组，以及不发送来自M/2个存储器阵列的另一组的N/2个数据位。在一个实施例中，接收存储器访问命令包括接收存储器写入命令，其中存储器设备包括M个存储器阵列，并且可用带宽为N位并且传送带宽为N/2位，其中传送还包括：在传送时段期间通过系统数据总线接收N/2个数据位；以及将N/2个数据位路由到M/2个存储器阵列。在一个实施例中，将N/2个数据位路由到M/2个存储器阵列还包括内部地路由来自M/2个存储器阵列的一个组的N/4个数据位及在内部将N/4个数据位自N/2个I/O（输入/输出）连接器的通常组路由到M/2个存储器阵列的另一组。在一个实施例中，将N/2个数据位路由到M/2个存储器阵列还包括在内部将N/2个数据位路由到M/2个存储器阵列的一个组，且不将数据的任何位路由到M/2个存储器阵列的另一组。在一个实施例中，通过系统数据总线传送数据是根据多个传送模式中的一个来进行，其中根据第一模式传送数据包括在突发长度的所有传送时段期间传送传送带宽量的数据，且其中根据第二模式传送数据包括在突发长度的所有传送时段期间通过系统数据总线传送可用带宽量的数据。在一个实施例中，还包括设置突发长度，其中通过系统数据总线传送数据包括基于突发长度设置来改变传送带宽。

在一个方面中，一种用以在存储器子系统中对接的存储器设备包括：多个存储器阵列，每个包括存储器存储元件以存储数据；硬件I/O（输入/输出）连接器，其用以通过系统数据总线耦合至存储器控制器；内部存储器总线，其用以将多个存储器阵列耦合至I/O连接器；以及逻辑，其用以从存储器控制器接收存储器访问命令，其中存储器访问命令包括通过该系统数据总线的数据交换；并且在与存储器访问命令相关联的突发长度的所有传送时段期间通过系统数据总线传送数据，包括通过系统数据总线传送传送带宽量的数据，其中传送带宽为存储器设备的内部数据总线的可用带宽的仅一个子集，其中可用带宽包括来自阵列的一个组中的所有存储器阵列的数据，并且传送带宽包括来自该组中的存储器阵列的仅一个子集的数据。

在一个实施例中，所述逻辑用以接收存储器读取命令，其中传送还包括进行以下操作的逻辑：在内部数据总线上访问来自M个存储器阵列的N个数据位；以及在传送时段期间通过系统数据总线发送访问N/2个数据位。在一个实施例中，逻辑用以内部地路由来自M/2个存储器阵列的一个组的N/4个数据位及在内部将来自M/2个存储器阵列的另一组的N/4个数据位路由到N/2个I/O连接器的公用组。在一个实施例中，逻辑用以在内部将来自M/2个存储器阵列的一个组的N/2个数据位路由到N/2个I/O连接器的组，且不发送来自M/2个存储器阵列的另一组的N/2个数据位。在一个实施例中，逻辑用以发送来自存储器阵列中的仅M/2个的数据。在一个实施例中，逻辑用以接收存储器写入命令，其中存储器设备包括M个存储器阵列，并且可用带宽为N位并且传送带宽为N/2位，其中传送还包括用以进行以下操作的逻辑：在传送时段期间通过系统数据总线接收N/2个数据位；以及将N/2个数据位路由到M/2个存储器阵列。在一个实施例中，逻辑用以在内部将N/4个数据位路由到M/2个存储器阵列的一个组及在内部将N/4个数据位自N/2个I/O连接器的公用组路由到M/2个存储器阵列的另一组。在一个实施例中，逻辑用以在内部将N/2个数据位路由到M/2个存储器阵列的一个组，且不将数据的任何位路由到M/2个存储器阵列的另一组。在一个实施例中，逻辑用以根据多个传送模式中的一个来通过系统数据总线传送数据，其中根据第一模式，逻辑用以在突发长度的所有传送时段期间传送传送带宽量的数据，且根据第二模式，逻辑用以在突发长度的所有传送时段期间通过系统数据总线传送可用带宽量的数据。在一个实施例中，还包括用以设置突发长度的逻辑，其中通过系统数据总线传送数据包括逻辑基于突发长度设置来改变传送带宽。

在一个方面中，一种具有存储器子系统的电子设备包括：存储器控制器；存储器设备，其用以与存储器控制器对接，该存储器设备包括：多个存储器阵列，每个包括存储器存储元件以存储数据；硬件I/O（输入/输出）连接器，其用以通过系统数据总线耦合至存储器控制器；内部存储器总线，其用以将多个存储器阵列耦合至I/O连接器；以及逻辑，其用以自存储器控制器接收存储器访问命令，其中存储器访问命令包括通过系统数据总线的数据交换；且在与存储器访问命令相关联的突发长度的所有传送时段期间通过系统数据总线传送数据，包括通过系统数据总线传送传送带宽量的数据，其中传送带宽为存储器设备的内部数据总线的可用带宽的仅一个子集，其中可用带宽包括来自阵列的一个组中的所有存储器阵列的数据，且传送带宽包括来自该组中的存储器阵列的仅一个子集的数据；以及触摸屏显示器，其被耦合以基于自存储器设备访问的数据来生成显示。

在一个实施例中，逻辑用以接收存储器读取命令，其中传送还包括用以进行以下操作的逻辑：在内部数据总线访问来自M个存储器阵列的N个数据位；以及在传送时段期间通过系统数据总线发送访问N/2个数据位。在一个实施例中，逻辑用以内部地路由来自M/2个存储器阵列的一个组的N/4个数据位及在内部将来自M/2个存储器阵列的另一组的N/4个数据位路由到N/2个I/O连接器的公用组。在一个实施例中，逻辑用以在内部将来自M/2个存储器阵列的一个组的N/2个数据位路由到N/2个I/O连接器的组，并且不发送来自M/2个存储器阵列的另一组的N/2个数据位。在一个实施例中，逻辑用以发送来自存储器阵列中的仅M/2个的数据。在一个实施例中，逻辑用以接收存储器写入命令，其中存储器设备包括M个存储器阵列，且可用带宽为N位并且传送带宽为N/2位，其中传送还包括用以进行以下操作的逻辑：在传送时段期间通过系统数据总线接收N/2个数据位；以及将N/2个数据位路由到M/2个存储器阵列。在一个实施例中，逻辑用以在内部将N/4个数据位路由到M/2个存储器阵列的一个组及在内部将N/4个数据位自N/2个I/O连接器的公用组路由到M/2个存储器阵列的另一组。在一个实施例中，逻辑用以在内部将N/2个数据位路由到M/2个存储器阵列的一个组，且不将数据的任何位路由到M/2个存储器阵列的另一组。在一个实施例中，逻辑用以根据多个传送模式中的一个来通过系统数据总线传送数据，其中根据第一模式，逻辑用以在突发长度的所有传送时段期间传送传送带宽量的数据，且根据第二模式，逻辑用以在突发长度的所有传送时段期间通过系统数据总线传送可用带宽量的数据。在一个实施例中，还包括用以设置突发长度的逻辑，其中通过系统数据总线传送数据包括逻辑基于突发长度设置来改变传送带宽。

在一个方面中，一种包括计算机可读存储介质的制品，该计算机可读存储介质上存储有内容，该内容在经执行时进行用于在存储器子系统中对接的操作，所述操作包括：在具有多个存储器阵列的存储器设备处自存储器控制器接收存储器访问命令，其中存储器访问命令包括在存储器设备与存储器控制器之间通过系统数据总线的数据交换；以及在与存储器访问命令相关联的突发长度的所有传送时段期间通过系统数据总线传送数据，包括通过系统数据总线传送传送带宽量的数据，其中传送带宽为存储器设备的内部数据总线的可用带宽的仅一个子集，其中可用带宽包括来自阵列的组中的所有存储器阵列的数据，且传送带宽包括来自组中的存储器阵列的仅一个子集的数据。

在一个实施例中，用于接收存储器访问命令的内容包括用于接收存储器读取命令的内容，其中用于传送的内容还包括用于进行以下操作的内容：在内部数据总线上访问来自M个存储器阵列的N个数据位；以及在传送时段期间通过系统数据总线发送访问N/2个数据位。在一个实施例中，用于通过系统数据总线发送N/2个数据位的内容还包括用于发送来自存储器阵列中的仅M/2个的数据的内容。在一个实施例中，用于通过系统数据总线发送N/2个数据位的内容还包括用于内部地路由来自M/2个存储器阵列的一个组的N/4个数据位的内容及用于在内部将来自M/2个存储器阵列的另一组的N/4个数据位路由到N/2个I/O（输入/输出）连接器的公用组的内容。在一个实施例中，用于通过系统数据总线发送N/2个数据位的内容还包括用于进行以下操作的内容：在内部将来自M/2个存储器阵列的一个组的N/2个数据位路由到N/2个I/O（输入/输出）连接器的一个组，且不发送来自M/2个存储器阵列的另一组的N/2个数据位。在一个实施例中，用于接收存储器访问命令的内容包括用于接收存储器写入命令的内容，其中存储器设备包括M个存储器阵列，且可用带宽为N位并且传送带宽为N/2位，其中用于传送的内容还包括用于进行以下操作的内容：在传送时段期间通过系统数据总线接收N/2个数据位；以及将N/2个数据位路由到M/2个存储器阵列。在一个实施例中，用于将N/2个数据位路由到M/2个存储器阵列的内容还包括用于在内部将N/4个数据位路由到M/2个存储器阵列的一个组的内容及用于在内部将N/4个数据位自N/2个I/O（输入/输出）连接器的公用组路由到M/2个存储器阵列的另一组的内容。在一个实施例中，用于将N/2个数据位路由到M/2个存储器阵列的内容还包括用于进行以下操作的内容：在内部将N/2个数据位路由到M/2个存储器阵列的一个组，且不将数据的任何位路由到M/2个存储器阵列的另一组。在一个实施例中，用于通过系统数据总线传送数据的内容是根据多个传送模式中一个来进行，其中根据第一模式，用于传送数据的内容包括用于在突发长度的所有传送时段期间传送传送带宽量的数据的内容，且其中根据第二模式，用于传送数据的内容包括用于在突发长度的所有传送时段期间通过系统数据总线传送可用带宽量的数据的内容。在一个实施例中，还包括用于设置突发长度的内容，其中用于通过系统数据总线传送数据的内容包括用于基于突发长度设置来改变传送带宽的内容。

在一个方面中，一种用于在存储器子系统中对接的设备包括：用于在具有多个存储器阵列的存储器设备处从存储器控制器接收存储器访问命令的部件，其中存储器访问命令包括在存储器设备与存储器控制器之间通过系统数据总线的数据交换；以及用于在与存储器访问命令相关联的突发长度的所有传送时段期间通过系统数据总线传送数据的部件，包括用于通过系统数据总线传送传送带宽量的数据的部件，其中传送带宽为存储器设备的内部数据总线的可用带宽的仅一个子集，其中可用带宽包括来自阵列的组中的所有存储器阵列的数据，且传送带宽包括来自组中的存储器阵列的仅一个子集的数据。

在一个实施例中，用于接收存储器访问命令的部件包括用于接收存储器读取命令的部件，其中用于传送的部件还包括用于进行以下操作的部件：在内部数据总线上访问来自M个存储器阵列的N个数据位；以及在传送时段期间通过系统数据总线发送访问N/2个数据位。在一个实施例中，用于通过系统数据总线发送N/2个数据位的部件还包括用于发送来自存储器阵列中的仅M/2个的数据的部件。在一个实施例中，用于通过系统数据总线发送N/2个数据位的部件还包括用于内部地路由来自M/2个存储器阵列的一个组的N/4个数据位的部件及用于在内部将来自M/2个存储器阵列的另一组的N/4个数据位路由到N/2个I/O（输入/输出）连接器的公用组的部件。在一个实施例中，用于通过系统数据总线发送N/2个数据位的部件还包括用于进行以下操作的部件：在内部将来自M/2个存储器阵列的一个组的N/2个数据位路由到N/2个I/O（输入/输出）连接器的一个组，且不发送来自M/2个存储器阵列的另一组的N/2个数据位。在一个实施例中，用于接收存储器访问命令的部件包括用于接收存储器写入命令的部件，其中存储器设备包括M个存储器阵列，且可用带宽为N位并且传送带宽为N/2位，其中用于传送的部件还包括用于进行以下操作的部件：在传送时段期间通过系统数据总线接收N/2个数据位；以及将N/2个数据位路由到M/2个存储器阵列。在一个实施例中，用于将N/2个数据位路由到M/2个存储器阵列的部件还包括用于在内部将N/4个数据位路由到M/2个存储器阵列的一个组的部件及用于在内部将N/4个数据位从N/2个I/O（输入/输出）连接器的公用组路由到M/2个存储器阵列的另一组的部件。在一个实施例中，用于将N/2个数据位路由到M/2个存储器阵列的部件还包括用于进行以下操作的部件：在内部将N/2个数据位路由到M/2个存储器阵列的一个组，且不将数据的任何位路由到M/2个存储器阵列的另一组。在一个实施例中，用于通过系统数据总线传送数据的部件是根据多个传送模式中一个来进行，其中根据第一模式，用于传送数据的部件包括用于在突发长度的所有传送时段期间传送传送带宽量的数据的部件，且其中根据第二模式，用于传送数据的部件包括用于在突发长度的所有传送时段期间通过系统数据总线传送可用带宽量的数据的部件。在一个实施例中，还包括用于设置突发长度的部件，其中用于通过系统数据总线传送数据的部件包括用于基于突发长度设置来改变传送带宽的部件。

如本文中图示的流程图提供各种过程动作的顺序的示例。流程图可以指示将要通过软件和/或固件例程执行的操作，以及物理操作，诸如通过硬件逻辑执行的操作。在一个实施例中，流程图可以图示有限状态机器（FSM）的状态，该有限状态机器可以实现于硬件和/或软件中。虽然以特定顺序或次序示出，但除非另外指定，否则可以修改操作的次序。因此，所图示实施例应仅作为示例来理解，且可以以不同次序进行过程，且可以平行地进行一些动作。另外，在各种实施例中可以省略一个或多个动作；因此，并非所有动作在每个实施例中皆需要。其他过程流程是可能的。

在本文描述各种操作或功能的程度上，所述操作或功能可以被描述或定义为软件代码、指令、配置和/或数据。内容可以是可直接执行的（“对象”或“可执行”形式）、原始代码或差分代码（“差量”或“修补”代码）。本文中描述的实施例的软件内容可以通过存储有内容的制品或通过操作通信接口以通过该通信接口发送数据的方法来提供。机器可读存储介质可以使机器进行所描述的功能或操作，并且包括存储以可通过机器（例如，计算设备、电子系统等）访问的形式的信息的任何机构，诸如可记录/非可记录介质（例如，只读存储器（ROM）、随机访问存储器（RAM）、磁盘存储介质、光学存储介质、闪存设备等）。通信接口包括对接至硬接线介质、无线介质、光学介质等中的任一个以通信至另一设备的任何机构，诸如存储器总线接口、处理器总线接口、因特网连接、盘控制器等。通信接口可以通过提供配置参数和/或发送信号以准备通信接口以便提供描述软件内容的数据信号来配置。通信接口可以通过发送至通信接口的一个或多个命令或信号访问。

本文中描述的各种组件可以是用于进行所描述的操作或功能的部件。本文中描述的每个组件包括软件、硬件或此等软件、硬件的组合。组件可以被实现为软件模块、硬件模块、专用硬件（例如，应用特定的硬件、专用集成电路（ASIC）、数字信号处理器（DSP）等）、嵌入式控制器、硬接线电路等。

除了本文描述的以外，可以在不脱离所公开的实施例及本发明的实现的范围的情况下对所述实施例及本发明的实现进行各种修改。因此，本文中的图示和示例应理解为是例证性的而不是限制性意义。应当仅参考随后的权利要求来衡量本发明的范围。

Claims

1.一种用于在存储器子系统中对接的方法，包括：

在具有多个存储器阵列的存储器设备处从存储器控制器接收存储器访问命令，其中存储器访问命令包括在存储器设备与存储器控制器之间通过系统数据总线交换数据；以及

在与存储器访问命令相关联的突发长度的所有传送时段期间通过系统数据总线传送数据，其包括通过系统数据总线传送传送带宽量的数据，其中传送带宽仅是存储器设备的内部数据总线的可用带宽的子集，其中可用带宽包括来自阵列的组中的所有存储器阵列的数据，并且传送带宽包括仅来自所述组中的存储器阵列的子集的数据。

2.权利要求1的方法，其中接收存储器访问命令包括接收存储器读取命令，其中传送进一步包括：

在内部数据总线上访问来自M个存储器阵列的N个数据位；以及

在传送时段期间通过系统数据总线发送所访问的N/2个数据位。

3.权利要求2的方法，其中通过系统数据总线发送N/2个数据位进一步包括发送来自存储器阵列中的仅M/2个存储器阵列的数据。

4.权利要求2的方法，其中通过系统数据总线发送N/2个数据位进一步包括内部地路由来自M/2个存储器阵列的一个组的N/4个数据位，并且将来自M/2个存储器阵列的另一组的N/4个数据位内部地路由到N/2个I/O（输入/输出）连接器的公用组。

5.权利要求2的方法，其中通过系统数据总线发送N/2个数据位进一步包括将来自M/2个存储器阵列的一个组的N/2个数据位内部地路由到N/2个I/O（输入/输出）连接器的组，以及不发送来自M/2个存储器阵列的另一组的N/2个数据位。

6.权利要求1到5中的任一个的方法，其中接收存储器访问命令包括接收存储器写入命令，其中存储器设备包括M个存储器阵列，并且可用带宽是N位并且传送带宽是N/2位，其中传送进一步包括：

在传送时段期间通过系统数据总线接收N/2个数据位；以及

将N/2个数据位路由到M/2个存储器阵列。

7.权利要求6的方法，其中将N/2个数据位路由到M/2个存储器阵列进一步包括将N/4个数据位内部地路由到M/2个存储器阵列的一个组以及将来自N/2个I/O（输入/输出）连接器的公用组的N/4个数据位内部地路由到M/2个存储器阵列的另一组。

8.权利要求6的方法，其中将N/2个数据位路由到M/2个存储器阵列进一步包括将N/2个数据位内部地路由到M/2个存储器阵列的一个组，以及不将任何数据位路由到M/2个存储器阵列的另一组。

9.权利要求1到8中的任一个的方法，其中根据多个传送模式中的一个来执行通过系统数据总线传送数据，其中根据第一模式传送数据包括在突发长度的所有传送时段期间传送传送带宽量的数据，并且其中根据第二模式传送数据包括在突发长度的所有传送时段期间通过系统数据总线传送可用带宽量的数据。

10.权利要求1到9中的任一个的方法，进一步包括设置突发长度，其中通过系统数据总线传送数据包括基于突发长度设置来改变传送带宽。

11.一种包括具有存储在其上的内容的计算机可读存储介质的制品，所述内容在被执行时实行根据权利要求1到10中的任一个的用于在存储器子系统中对接的方法。

12.一种用于在存储器子系统中对接的设备，包括用于实行操作以执行根据权利要求1到10中的任一个的方法的部件。

13.一种用于在存储器子系统中对接的存储器设备，包括：

多个存储器阵列，每个包括用以存储数据的存储器存储元件；

硬件I/O（输入/输出）连接器，用以通过系统数据总线耦合至存储器控制器；

内部存储器总线，用以将多个存储器阵列耦合至I/O连接器；以及

逻辑，用以从存储器控制器接收存储器访问命令，其中存储器访问命令包括通过系统数据总线交换数据；以及在与存储器访问命令相关联的突发长度的所有传送时段期间通过系统数据总线传送数据，其包括通过系统数据总线传送传送带宽量的数据，其中传送带宽仅是存储器设备的内部数据总线的可用带宽的子集，其中可用带宽包括来自阵列的组中的所有存储器阵列的数据，并且传送带宽包括仅来自所述组中的存储器阵列的子集的数据。

14.权利要求13的存储器设备，其中逻辑接收存储器读取命令，其中传送进一步包括用以如下的逻辑

15.权利要求14的存储器设备，其中逻辑内部地路由来自M/2个存储器阵列的一个组的N/4个数据位并且将来自M/2个存储器阵列的另一组的N/4个数据位内部地路由到N/2个I/O连接器的公用组。

16.权利要求14的存储器设备，其中逻辑将来自M/2个存储器阵列的一个组的N/2个数据位内部地路由到N/2个I/O连接器的组，并且不发送来自M/2个存储器阵列的另一组的N/2个数据位。

17.权利要求14的存储器设备，其中逻辑发送来自存储器阵列中的仅M/2个存储器阵列的数据。

18.权利要求13到17中的任一个的存储器设备，其中逻辑接收存储器写入命令，其中存储器设备包括M个存储器阵列，并且可用带宽是N位并且传送带宽是N/2位，其中传送进一步包括用以如下的逻辑

在传送时段期间通过系统数据总线接收N/2个数据位；以及

将N/2个数据位路由到M/2个存储器阵列。

19.权利要求13到18中的任一个的存储器设备，其中逻辑将N/4个数据位内部地路由到M/2个存储器阵列的一个组并且将来自N/2个I/O连接器的公用组的N/4个数据位内部地路由到M/2个存储器阵列的另一组。

20.权利要求18的存储器设备，其中逻辑将N/2个数据位内部地路由到M/2个存储器阵列的一个组，并且不将任何数据位路由到M/2个存储器阵列的另一组。

21.权利要求13到20中的任一个的存储器设备，其中逻辑根据多个传送模式中的一个通过系统数据总线传送数据，其中逻辑根据第一模式在突发长度的所有传送时段期间传送传送带宽量的数据，并且其中逻辑根据第二模式在突发长度的所有传送时段期间通过系统数据总线传送可用带宽量的数据。

22.权利要求13到21中的任一个的存储器设备，进一步包括逻辑设置突发长度，其中通过系统数据总线传送数据包括逻辑基于突发长度设置来改变传送带宽。

23.一种具有存储器子系统的电子设备，包括：

存储器控制器；

存储器设备，用以与存储器控制器对接，存储器设备包括

逻辑，用以从存储器控制器接收存储器访问命令，其中存储器访问命令包括通过系统数据总线交换数据；以及在与存储器访问命令相关联的突发长度的所有传送时段期间通过系统数据总线传送数据，其包括通过系统数据总线传送传送带宽量的数据，其中传送带宽仅是存储器设备的内部数据总线的可用带宽的子集，其中可用带宽包括来自阵列的组中的所有存储器阵列的数据，并且传送带宽包括仅来自所述组中的存储器阵列的子集的数据；以及

触摸屏显示器，其被耦合以基于从存储器设备访问的数据来生成显示。