-
Die
Anmeldung stützt
sich hinsichtlich der Priorität
auf die koreanische Patentanmeldung Nr. 2004-88702, eingereicht
am 3. November 2004, deren Inhalt hierin in seiner Gesamtheit durch
Bezugnahme aufgenommen ist.
-
HINTERGRUND DER ERFINDUNG
-
GEBIET DER ERFINDUNG
-
Exemplarische
Ausführungsbeispiele
der vorliegenden Erfindung beziehen sich auf einen Hub bzw. eine
zentrale Vorrichtung und Verfahren desselben und insbesondere auf
eine zentrale Vorrichtung zum Testen von Speicher und Verfahren
derselben.
-
Eine
Mehrzahl von Speichervorrichtungen in einem Speichermodul kann in
einem einreihigen Speichermodul (SIMM; SIMM = Single In-Line Memory
Module) oder einem zweireihigen Speichermodul (DIMM; DIMM = Dual
In-Line Memory Module) an einer gedruckten Schaltungsplatine (PCB;
PCB = Printed Circuit Board) angebracht sein. Ein SIMM kann Speicherchips
aufweisen, die an einer einzigen Seite der PCB angebracht sind,
während
das DIMM Speicherchips aufweisen kann, die an beiden Seiten der
PCB angebracht sind. Ein DIMM kann entweder als ein vollständig gepuffertes
DIMM (FBDIMM; FB = Fully Buffered) oder als ein Register-DIMM klassifiziert
werden.
-
Bei
Mikroprozessorsystemen kann das FBDIMM verwendet werden, um empfangene
Pakete, die eine höhere
Geschwindigkeit aufweisen, in Speicherbefehle umzuwandeln. Das FBDIMM
kann ferner verwendet werden, um eingehende/abgehende Signale zu
synchronisieren.
-
Ein
FBDIMM-Speichersystem kann eine Mehrzahl von Schlitzen und eine
Mehrzahl von FBDIMM, die in den Schlitzen angebracht sind, aufweisen.
Die Mehrzahl von FBDIMM kann getrennt (z. B. bevor dieselben angebracht
werden) getestet werden, um zu bestimmen, ob die angebrachten FBDIMM
normal arbeiten bzw. in Betrieb sein werden.
-
Eine
FBDIMM-Kanalarchitektur kann eine Punkt-zu-Punkt-Verbindung oder
ein Protokoll verwenden, und FBDIMM-Speichersysteme hängen möglicherweise
von einer Eingangs/Ausgangs- (I/O-; I/O = Input/Output) Geschwindigkeit
eines dynamischen Direktzugriffsspeichers (DRAM; DRAM = Dynamic
Random Access Memory) nicht ab, was es ermöglichen kann, dass eine größere Zahl
von Modulen an dem FBDIMM-Speichersystem
angebracht werden kann. Im Gegensatz zu Register-DIMM können FBDIMM
einen Hub bzw. eine zentrale Vorrichtung anstelle einer Phasenregelschleife
(PLL; PLL = Phase Locked Loop) und einer Registerkombination aufweisen.
-
Die
zentrale Vorrichtung des FBDIMM kann Pakete empfangen und die empfangenen
Pakete entpaketieren (z. B. Informationen aus den empfangenen Paketen
extrahieren), um Adressen, Speicherbefehle und/oder Daten zu einer
Mehrzahl von Speichervorrichtungen, die an dem FBDIMM angebracht
sind, zu liefern. Die zentrale Vorrichtung kann Daten paketieren
(z. B. Daten sammeln und Datenpakete mit den gesammelten Daten erzeugen), die
von der Speichervorrichtung empfangen werden, und die paketierten
Daten zu einem Host bzw. Hauptrechner ausgeben.
-
Die
zentrale Vorrichtung des FDIMM kann eine speichereingebaute Selbsttest-(BIST-; BIST = Built-In
Self Test) Schaltung zum Testen der Speichervorrichtung aufweisen.
Die BIST-Schaltung kann eine Logikschaltung zum Erzeugen eines Testmusters aufweisen.
Bei dem FBDIMM kann die Speichervorrichtung unter Verwendung einer
BIST-Schaltung oder alternativ eines Transparentmodustests getestet
werden.
-
Ein
spezielles Modusauswahlsignal kann bei einer herkömmlichen
BIST-Schaltung von außerhalb des
Speichermoduls (z. B. dem FBDIMM) empfangen werden, das eine Testlogik
triggern bzw. auslösen
kann, die in der zentralen Vorrichtung gespeichert ist, um die Speichervorrichtung
zu testen. Die Testlogik kann die Speichervorrichtung durch Erzeugen
eines Pseudozufallstestmusters unter Verwendung eines festen Testmusters
(das z. B. in der zentralen Vorrichtung gespeichert ist), eines
linearen rückgekoppelten
Schieberegisters (LFSR; LFSR = Linear Feedback Shift Register) etc.
testen.
-
Bei
dem Transparentmodustest können
eine Adresse, ein Speicherbefehl und Testdaten von einer Testvorrichtung
(z. B. einer äußeren Vorrichtung) empfangen
werden und können
zu der Speichervorrichtung ansprechend auf ein Steuersignal direkt
geschrieben werden. Die zentrale Vorrichtung kann die empfangenen
Signale (z. B. die Adresse, den Speicherbefehl, die Testdaten, etc.)
zu der Speichervorrichtung weiterleiten. Die zentrale Vorrichtung muss
daher bei dem Transparentmodustest die empfangenen Signale (z. B.
die Adresse, den Speicherbefehl, die Testdaten, etc.) nicht entpaketieren.
Bei dem Transparentmodustest kann die zentrale Vorrichtung die Testdaten
aus der zu testenden Speichervorrichtung lesen und die gelesenen
Testdaten mit den erzeugten Testdaten vergleichen. Wenn der Vergleich
eine Übereinstimmung
zeigt, kann ein BESTANDEN-Signal erzeugt werden. Wenn anderenfalls
der Vergleich keine Übereinstimmung
zeigt, kann ein DURCHGEFALLEN-Signal erzeugt werden.
-
Bei
dem herkömmlichen
Transparentmodustest wird das Testdatenmuster möglicherweise nicht von der
zentralen Vorrichtung des Speichermoduls erzeugt, sondern wird vielmehr
von einer äußeren Testvorrichtung
(die z. B. kein Teil des FBDIMM ist) empfangen. Aufgrund der Hardware-Komplexität kann es
schwierig sein, dass LFSR zum Erzeugen des Pseudozufallsmusters
in der äußeren Testvorrichtung
zu umfassen. Bei dem herkömmlichen Transparentmodustest
kann die Speichervorrichtung daher mit einem festen Datenmuster
und nicht mit einem Zufallsdatenmuster getestet werden.
-
Testspeichervorrichtungen
mit nicht-zufälligen
Daten können
im Vergleich zu dem Testen mit Zufallsdaten weniger effektiv sein.
-
ZUSAMMENFASSUNG
DER ERFINDUNG
-
Ein
exemplarisches Ausführungsbeispiel
der vorliegenden Erfindung ist auf ein Verfahren zum Testen von
Speichern gerichtet, das das Empfangen von Speichersteuerinformationen
gemäß einem
Betriebsmodus, das mindestens teilweise auf den empfangenen Speichersteuerinformationen
und dem Betriebsmodus basierende Erzeugen eines Pseudozufallsmusters,
das Schreiben des Pseudozufallsmusters zu mindestens einer Speichervorrichtung
basierend auf den Speichersteuerinformationen, das Lesen des Pseudozufallsmusters
von der mindestens einen Speichervorrichtung und das Vergleichen
des gelesenen Pseudozufallsmusters mit dem erzeugten Pseudozufallsmuster
aufweist.
-
Ein
weiteres exemplarisches Ausführungsbeispiel
der vorliegenden Erfindung ist auf einen Hub bzw. eine zentrale
Vorrichtung gerichtet, die konfiguriert ist, um Speichersteuerinformationen
gemäß einem
ersten Betriebsmodus und einem zweiten Betriebsmodus zu empfangen,
und die einen Testblock, der konfiguriert ist, um basierend auf
empfangenen Speichersteuerinformationen ein Pseudozufallsmuster
zu erzeugen und das Pseudozufallsmuster zu mindestens einer der
Mehrzahl von Speichervorrichtungen bei dem ersten Betriebsmodus
zu schreiben, und einen Transparentmodusblock aufweist, der konfiguriert
ist, um das erzeugte Pseudozufallsmuster von dem Testblock zu empfangen,
um das Pseudozufallsmuster von der mindestens einen der Mehrzahl
von Speichervorrichtungen bei dem ersten Betriebsmodus zu lesen
und das erzeugte Pseudozufallsmuster mit dem gelesenen Pseudozufallsmuster zu
vergleichen.
-
Ein
weiteres exemplarisches Ausführungsbeispiel
der vorliegenden Erfindung ist auf ein Verfahren zum Testen von
Speicher gerichtet, das das Durchführen eines Transparentmodustests
bei mindestens einer Speichervorrichtung eines Speichermoduls mit
einem Pseudozufallsdatenmuster aufweist, wobei das Pseudozufallsdatenmuster
minde stens teilweise auf Speichersteuerinformationen basiert, die
von einer Vorrichtung, die nicht in dem Speichermodul umfasst ist,
empfangen wird.
-
KURZE BESCHREIBUNG
DER ZEICHNUNGEN
-
Die
begleitenden Zeichnungen sind umfasst, um ein weiteres Verständnis der
Erfindung zu liefern, und sind in dieser Beschreibung aufgenommen
und bilden einen Teil derselben. Die Zeichnungen stellen exemplarische
Ausführungsbeispiele
der vorliegenden Erfindung dar und dienen zusammen mit der Beschreibung
dazu, die Prinzipien der vorliegenden Erfindung zu erklären.
-
1 ist
ein Blockdiagramm, das ein Speichersystem gemäß einem exemplarischen Ausführungsbeispiel
der vorliegenden Erfindung darstellt.
-
2 ist
ein Blockdiagramm eines Hub bzw. einer zentralen Vorrichtung gemäß einem
weiteren exemplarischen Ausführungsbeispiel
der vorliegenden Erfindung.
-
3 ist
ein Blockdiagramm eines Transparentmodusblocks, der mit einer Speichervorrichtung in
Verbindung steht, gemäß einem
weiteren exemplarischen Ausführungsbeispiel
der vorliegenden Erfindung.
-
4 ist
ein Zeitdiagramm eines Transparentmodustest-Betriebs gemäß einem
weiteren exemplarischen Ausführungsbeispiel
der vorliegenden Erfindung.
-
5 ist
ein Flussdiagramm, das einen Transparentmodustest-Betriebs gemäß einem
weiteren Ausführungsbeispiel
der vorliegenden Erfindung darstellt.
-
DETAILLIERTE BESCHREIBUNG
VON EXEMPLARISCHEN AUSFÜHRUNGSBEISPIELEN
DER VORLIEGENDEN ERFINDUNG
-
Im
Folgenden sind exemplarische Ausführungsbeispiele der vorliegenden
Erfindung detailliert unter Bezugnahme auf die begleitenden Zeichnungen
beschrieben.
-
In
den Figuren werden gleiche Bezugsziffern verwendet, um durch die
Zeichnungen hindurch die gleichen Elemente zu bezeichnen.
-
1 ist
ein Blockdiagramm, das ein Speichersystem 150 gemäß einem
exemplarischen Ausführungsbeispiel
der vorliegenden Erfindung darstellt.
-
Bei
dem exemplarischen Ausführungsbeispiel
von 1 kann das Speichersystem 150 ein erstes
Speichermodul 100 aufweisen, das mit einem zweiten Speichermodul 120 verbunden
ist und ferner mit einem Host bzw. Hauptrechner 140 verbunden ist.
Bei einem Beispiel kann der Hauptrechner 140 eine Speichertestvorrichtung
(z. B. eine äußere Vorrichtung)
sein.
-
Bei
dem exemplarischen Ausführungsbeispiel
von 1 können
das erste und das zweite Speichermodul 100 und 120 eine
erste bzw. eine zweite zentrale Vorrichtung 102 und 122 und
eine erste bzw. eine zweite Mehrzahl von Speichervorrichtungen 104/105/106/107 und 124/125/126/127 aufweisen.
Obwohl das erste und das zweite Modul 100 und 120 in 1 als
acht Speichervorrichtungen aufweisend gemeinsam dargestellt sind,
ist es offensichtlich, dass andere exemplarische Ausführungsbeispiele
der vorliegenden Erfindung jede Zahl von Speichervorrichtungen (z.
B. größer oder
kleiner als acht) und/oder jede Zahl von Speichermodulen (z. B. größer oder
kleiner als zwei) verwenden können.
-
Bei
dem exemplarischen Ausführungsbeispiel
von 1 kann der Hauptrechner 140 ein nach Süden gehendes
Paket SB (= southbound) zu dem ersten und dem zweiten Speichermodul 100 und 120 (z.
B. bei höheren
Geschwindigkeiten) übertragen. Das
nach Süden
gehende Paket SB kann eine Adresse ADDR, einen Speicherbefehl CMD
und Schreibdaten Wdata aufweisen. Das nach Süden gehende Paket SB kann zu
dem ersten Hub bzw. der ersten zentralen Vorrichtung 102 des
ersten Speichermoduls 100 übertragen werden. Das nach
Süden gehende
Paket SB kann alternativ das Verarbeiten bei der ersten zentralen
Vorrichtung 102 des ersten Speichermoduls 100 umgehen
und kann von dem Hauptrechner 140 direkt zu dem zweiten
Hub bzw. der zweiten zentralen Vorrichtung 122 von der
ersten zentralen Vorrichtung 102 übertragen werden. Das nach
Süden gehende
Paket SB kann daher selektiv zu mindestens entweder dem ersten oder
dem zweiten Speichermodul 100 und 120 übertragen
werden.
-
Bei
dem exemplarischen Ausführungsbeispiel
von 1 kann das nach Süden gehende Paket SB einen
Erkennungscode (z. B. einen Erkennungscode für ein zweireihiges Speichermodul
(DIMM)) aufweisen. Sowohl das erste als auch das zweite Speichermodul 100 und 120 können den
Erkennungscode in dem empfangenen, nach Süden gehenden Paket SB analysieren
und können
Informationen, die das nach Süden
gehende Paket SB (z. B., wenn der Erkennungscode mindestens eine
der Speichervorrichtungen 104/105/106/107/124/125/126/127,
die in dem ersten/zweiten Speichermodul 100/120 anwesend
sind, identifiziert) aufweist, selektiv verarbeiten.
-
Ein
Beispielbetrieb des Speichersystems 150 von 1 ist
im Folgenden angegeben. Bei dem Beispielbetrieb des Speichersystems 150 von 1 kann
die erste zentrale Vorrichtung 102 Informationen in dem
nach Süden
gehenden Paket SB verarbeiten und die verarbeiteten Informationen
zu der ersten Mehrzahl von Speichervorrichtungen 104/105/106/107 übertragen,
wenn das nach Süden gehende
Paket SB einen Erkennungscode aufweist, der dem ersten Speichermodul 100 zugeordnet
ist. Speichermodule, die nicht dem Erkennungscode des nach Süden gehenden
Pakets SB zugeordnet sind, können
(z. B. durch eine Weiterleitung, Übertragung, etc) das empfangene,
nach Süden
gehende Paket SB ohne ein zusätzliches
Verarbeiten umgehen.
-
Bei
dem Beispielbetrieb des Speichersystems 150 von 1 kann
die erste zentrale Vorrichtung 102 des ersten Speichermoduls 100 das
empfangene, nach Süden
gehende Paket SB verarbeiten (z. B. entpaketieren oder daraus Pakete
extrahieren) und kann Daten, eine Adresse/einen Befehl und/oder ein
Taktsignal (wie z. B. aus dem nach Süden gehenden Paket SB extrahiert)
zu einer entsprechenden Speichervorrichtung (z. B. einer oder mehreren
Speichervorrichtungen 104/105/106/107)
durch Daten-DQ-Stifte bzw. -Anschlussstifte, Adress/Befehls- (ADDR/CMD-)
Stifte bzw. einen Speichertakt-CLK-Stift übertragen.
-
Bei
dem exemplarischen Ausführungsbeispiel
von 1 können
die erste und die zweite zentrale Vorrichtung 102 und 122 zwischen
einer Mehrzahl von zentralen Vorrichtungen in einer Mehrzahl von
Modulen (z. B. zusätzlich
zu dem ersten und dem zweiten Speichermodul 100 und 120),
die mit dem Hauptrechner 140 durch einen Systemverwaltungsbus
(SMBUS; SMBUS = System Management Bus) verbunden sind, umfasst sein,
und jede der Mehrzahl von zentralen Vorrichtungen kann Betriebssteuersignale,
die Operationen für
die zentralen Vorrichtungen bestimmen, empfangen. Die Betriebssteuersignale können beispielsweise
ein Transparentmodus-Auswahlsignal aufweisen.
-
Bei
dem exemplarischen Ausführungsbeispiel
von 1 kann das nach Süden gehende Paket SB durch
ein Nach-Süden-gehend-Empfangstor
SRx bei jeder der Mehrzahl von zentralen Vorrichtungen (z. B. der
zentralen Vorrichtung 102, der zentralen Vorrichtung 122,
etc.) empfangen werden und kann durch ein Nach-Süden-gehend-Sendetor STx ausgegeben
werden. Das nach Süden
gehende Paket SB kann durch das Nach-Süden-gehend-Sendetor STx der
ersten zentralen Vorrichtung 120 ausgegeben werden und
kann bei der zweiten zentralen Vorrichtung 122 durch das
Nach-Süden-gehend-Empfangstor
SRx empfangen werden. Die zweite zentrale Vorrichtung 122 kann
das empfangene, nach Süden
gehende Paket SB durch das Nach-Süden-gehend-Sendetor STx der
zweiten zentralen Vorrichtung 122 (z. B. zu einer nächsten zentralen
Vorrichtung (nicht gezeigt)) ausgeben. Bei einem Beispiel kann die
im Vorgehenden beschriebene, nach Süden gehende Paketübertragung
durch jede der Mehrzahl von zentralen Vorrichtungen während eines
einzelnen Bezugstaktzyklusses (z. B. basierend auf einem Taktsignal,
das durch eine getrennte Sendeleitung (nicht gezeigt) empfangen
wird) fortfahren.
-
Bei
dem exemplarischen Ausführungsbeispiel
von 1 können
die Daten zu sowohl dem ersten als auch dem zweiten Speichermodul 100 und 120 geschrieben
werden. Wenn bei einem Beispiel eine erste Datenschreiboperation
bei dem ersten Speichermodul 100 endet, kann dann eine
zweite Datenschreiboperation bei der zweiten Mehrzahl von Speichermodulen 120 (z.
B. in demselben Taktzyklus, bei folgenden Taktzyklen, etc.) durchgeführt werden.
Dieses Verfahren kann bei anderen Speichermodulen (nicht gezeigt)
fortfahren. Datenschreiboperationen können dadurch aufeinander folgend
(z. B. eine nach der anderen) bei einer Zahl von Speichermodulen
durchgeführt
werden, wobei jedes der Speichermodule direkt und/oder indirekt
(z. B. durch zentrale Vorrichtungen von anderen Speichermodulen) mit
dem Hauptrechner 140 verbunden sein kann.
-
Bei
dem exemplarischen Ausführungsbeispiel
von 1 können
die Daten, die aus der ausgewählten
Speichervorrichtung (z. B. einer der ersten Mehrzahl von Speichervorrichtungen 104/105/106/107 etc.)
ausgelesen werden, zu dem Hauptrechner 140 direkt und/oder
indirekt (z. B. durch eine "Daisy-Chain" bzw. Verkettung
von zentralen Vorrichtungen in den jeweiligen Speichermodulen 100/120) übertragen
werden, wenn eine Datenleseoperation an einer Speichervorrichtung durchgeführt wird,
die durch den Speicherbefehl CMD, den das nach Süden gehende Paket SB aufweist,
ausgewählt
wird. Die Daten, die aus der ausgewählten Speichervorrichtung zu
dem Hauptrechner 140 ausgegeben werden, können als
ein Paket, auf das im Folgenden als ein nach Norden gehendes Paket
NB (= northbound) Bezug genommen wird, übertragen werden. Die zentrale
Vorrichtung, der dem ausgewählten
Speichermodul zugeordnet ist, kann in dem nach Norden gehenden Paket
NB zu übertragende
Informationen sammeln (z. B. paketieren) und kann das nach Norden
gehende Paket NB durch ein Nach-Norden-gehend-Sendetor NTx ausgeben. Das ausgegebene,
nach Norden gehende Paket NB kann durch ein Nach-Norden-gehend-Tor NRx
eines benachbarten Speichermoduls (z. B. bei der ersten zentralen
Vorrichtung 102, bei der zweiten zentralen Vorrichtung 122,
etc.) emp fangen werden und kann zu dem Hauptrechner 140 (z.
B. durch eine Reihe von benachbarten, verketteten zentralen Vorrichtungen) übertragen
werden.
-
Bei
dem exemplarischen Ausführungsbeispiel
von 1 kann jede der Mehrzahl von zentralen Vorrichtungen
(z. B. die erste zentrale Vorrichtung 102, die zweite zentrale
Vorrichtung 122, etc.) einen Speichertest bei einem Transparentmodus
durchführen,
wenn das Transparentmodus-Auswahlsignal, das durch den SMBUS von
dem Hauptrechner 140 empfangen wird, aktiviert ist. Ein
Transparentmodustest gemäß den exemplarischen
Ausführungsbeispielen
der vorliegenden Erfindung ist im Folgenden unter Bezugnahme auf 2 bis 4 beschrieben.
-
2 ist
ein Blockdiagramm einer zentralen Vorrichtung 200 gemäß einem
weiteren exemplarischen Ausführungsbeispiel
der vorliegenden Erfindung. Bei einem Beispiel kann die zentrale
Vorrichtung 200 von 2 die erste
und die zweite zentrale Vorrichtung 100 und 120 von 1 und/oder
andere zentrale Vorrichtungen (nicht gezeigt), die mit dem Hauptrechner 140 von 1 verbunden
sind, darstellen.
-
Bei
dem exemplarischen Ausführungsbeispiel
von 2 kann die zentrale Vorrichtung 200 eine
Transparentmodus-Schalteinheit 210, eine Paketverarbeitungseinheit 220,
einen speichereingebauten Selbsttest- (MBIST-; MBIST = Memory Built-In
Self Test) Block 230, einen Transparentmodusblock 240,
eine Schalteinheit 258 und Register 252, 254 und 256 aufweisen.
-
Bei
dem exemplarischen Ausführungsbeispiel
von 2 kann die Transparentmodus-Schalteinheit 210 einen
Status eines Transparentmodus-Aktivierungssignals, das von dem Hauptrechner 140 durch
den SMBUS empfangen wird, bestimmen. Wenn die Transparentmodus-Schalteinheit 210 (z.
B. basierend auf einem logischen Pegel des Transparentmodus-Aktivierungssignals)
bestimmt, dass sich das Transparentmodus-Aktivierungssignal in einem inaktiven
Zustand befindet, kann die Transparentmodus-Schalteinheit 210 das Transparentmodus-Aktivierungssignal
als einen Normalbetriebsmodus anzeigend interpretieren. Wenn sonst
die Transparentmodus-Schalteinheit 210 bestimmt, dass das
Transparentmodus-Aktivierungssignal in einem aktiven Zustand ist,
kann die Transparentmodus-Schalteinheit 210 das Transparentmodus-Aktivierungssignal
als einen Transparentmodus anzeigend interpretieren.
-
Bei
dem exemplarischen Ausführungsbeispiel
von 2 kann die Transparentmodus-Schalteinheit 210 ein
Eingangssignal von dem Hauptrechner 140 durch das Nach-Süden-gehend-Empfangstor
SRx empfangen und das empfangene Eingangssignal zu der Paketverarbeitungseinheit 220 als
ein Paket übertragen,
wenn die Transparentmodus-Schalteinheit 210 das Transparentmodus-Aktivierungssignal
als einen normalen Betriebsmodus anzeigend interpretiert. Die Paketverarbeitungseinheit 220 kann
das übertragene
Paket verarbeiten (z. B. entpaketieren), um Speichersteuerinformationen (z.
B. einen Speicherbefehl CMD, eine Adresse ADDR und Daten DATA) zu
extrahieren, die dadurch zu der Speichervorrichtung 105 übertragen
werden können.
Es ist offensichtlich, dass die Speichersteuerinformationen zu jeder
Speichervorrichtung in jedem der in 1 dargestellten
Speichermodule übertragen
werden können,
obwohl dieselben im Folgenden als zu der Speichervorrichtung 105 übertragen
beschrieben sind.
-
Bei
dem exemplarischen Ausführungsbeispiel
von 2 kann die Transparentmodus-Schaltereinheit 210 die
Speichersteuerinformationen (z. B. einen Speicherbefehl CMD, eine
Adresse ADDR und Daten DATA) von dem Hauptrechner 140 durch
den SMBUS empfangen und kann die empfangenen Speichersteuerinformationen
zu der Speichervorrichtung 105 direkt übertragen/weiterleiten, ohne
ein empfangenes Paket entpaketieren zu müssen, wenn die Transparentmodus-Schalteinheit 210 das
Transparentmodus-Aktivierungssignal als einen Transparentmodus anzeigend
interpretiert. Bei einem Beispiel kann der Speicherbefehl CMD einen
LESEN-Befehl, einen SCHREIBEN-Befehl oder jeden anderen gut bekannten
Speicherbefehl anzeigen.
-
Bei
dem exemplarischen Ausführungsbeispiel
von 2 kann die Transparentmodus-Schalteinheit 210 die
empfangenen Speichersteuerinformationen (die z. B. einen Speicherbefehl
und eine zugeordnete Adresse aufweisen), die bei dem Nach-Süden-gehend-Empfangstor
SRx von dem Hauptrechner 140 durch den SMBUS empfangen wer den
können,
zu der Speichervorrichtung 105 übertragen, ohne dass die Speichersteuerinformationen
durch die Paketverarbeitungseinheit 220 laufen, wenn die
Transparentmodus-Schalteinheit 210 das Transparentmodus-Aktivierungssignal
als einen Transparentmodus anzeigend interpretiert. Die Transparentmodus-Schalteinheit 210 kann
zusätzlich
ferner Daten (die z. B. in den Speichersteuerinformationen umfasst
sind) zu der Schalteinheit 258 übertragen.
-
Bei
dem exemplarischem Ausführungsbeispiel
von 2 kann die Schalteinheit 258 basierend auf
dem Zufallsmuster-Aktivierungssignal die Daten aus den empfangenen
Speichersteuerinformationen zu mindestens entweder einem Pseudozufallsmustergenerator 232 oder
einem Transparentmodusblock 240 übertragen, wenn die Transparentmodus-Schalteinheit 210 das
Transparentmodus-Aktivierungssignal als einen Transparentmodus anzeigend
interpretiert. Wenn das Zufallsmuster-Aktivierungssignal beispielsweise
auf einen ersten logischen Pegel (z. B. einen höheren logischen Pegel oder
logisch "1") eingestellt ist,
können
die Daten aus den Speichersteuerinformationen, die von der Transparentmodus-Schalteinheit 210 empfangen
werden, als ein Keimmuster (engl. seed pattern) durch einen ersten
Weg 257 zu dem Pseudozufallsmustergenerator 232 übertragen
werden. Wenn sonst das Zufallsmuster-Aktivierungssignal auf einen
zweiten logischen Pegel (z. B. einen niedrigeren logischen Pegel oder
logisch "0") eingestellt ist,
können
die Daten aus den Speichersteuerinformationen, die von der Transparentmodus-Schalteinheit 210 empfangen
werden, durch einen zweiten Weg 259 zu dem Transparentmodusblock 240 übertragen
werden.
-
Bei
dem exemplarischen Ausführungsbeispiel
von 2 kann der MBIST-Block 230 eine BIST-Operation
durchführen
und kann den Pseudozufallsmustergenerator 232 aufweisen.
Der Pseudozufallsmustergenerator 232 kann ein Pseudozufallsmuster
ansprechend auf ein Pseudozufallsaktivierungssignal erzeugen. Bei
einem Beispiel kann der Pseudozufallsmustergenerator 232 als
ein lineares rückgekoppeltes
Schieberegister (LSFR) implementiert sein. Das LSFR kann das Pseudozufallsmuster basierend
auf dem Keimmuster, das über
den ersten Weg 257 empfangen wird, erzeugen.
-
Bei
dem exemplarischen Ausführungsbeispiel
von 2 kann das Zufallsmuster-Aktivierungssignal unter Verwendung
eines Bits oder eines logischen Werts (z. B. des ersten logischen
Pegels oder einer logischen "1", des zweiten logischen
Pegels oder einer logischen "0", etc.), der in dem
ersten Register 252 der zentralen Vorrichtung 200 gespeichert ist,
erzeugt werden. Wenn der Bitwert, der in dem ersten Register 252 gespeichert
ist, auf den ersten logischen Pegel eingestellt ist, kann das Zufallsmuster-Aktivierungssignal
als aktiviert interpretiert werden, und der Pseudozufallsmustergenerator 232 kann
das Pseudozufallsmuster erzeugen. Wenn alternativ der in dem ersten
Register 252 gespeicherte Bitwert auf den zweiten logischen
Pegel eingestellt ist, kann das Zufallsmuster-Aktivierungssignal
als nicht aktiviert interpretiert werden, und der Pseudozufallsmustergenerator 232 erzeugt
möglicherweise kein
Pseudozufallsmuster.
-
Bei
dem exemplarischen Ausführungsbeispiel
von 2 kann das Keimmuster auf den Daten, die von der
Schalteinheit 258 empfangen werden, basieren, wenn das
Zufallsmuster-Aktivierungssignal als aktiviert interpretiert wird.
Das Keimmuster kann auf einem gespeicherten Keimmuster, das aus
dem zweiten Register 254 der zentralen Vorrichtung 200 gelesen
wird, basieren.
-
Bei
dem exemplarischen Ausführungsbeispiel
von 2 kann der Pseudozufallsmustergenerator 232 das
erzeugte Pseudozufallsmuster ansprechend auf einen SCHREIBEN-Befehl
an die Speichervorrichtung 105 anlegen. Der Pseudozufallsmustergenerator 232 kann
alternativ ansprechend auf einen LESEN-Befehl die Erzeugung des
Pseudozufallsmusters um eine Verzögerungszeitdauer basierend
darauf, wann zeitlich geplant ist, den LESEN-Befehl an die Speichervorrichtung 105 anzulegen,
verzögern.
Das verzögerte
Pseudozufallsmuster kann nach der Verzögerungszeitdauer an einen Komparator 242 angelegt
werden. Das Pseudozufallsmuster kann dadurch ansprechend auf den
LESEN-Befehl aus der Speichervorrichtung 105 gelesen werden
und kann zu dem Transparentmodusblock 240 übertragen
werden.
-
Bei
dem exemplarischen Ausführungsbeispiel
von 2 kann der Transparentmodusblock 240 das
Pseudozufallsmuster aus der Speichervorrichtung 105 lesen
und kann die Speichervorrichtung 105 testen, indem das
gelesene Pseudozufallsmuster mit den erwarteten Daten (z. B. dem
erzeugten Pseudozufallsmuster), das von dem Pseudozufallsmustergenerator 232 empfangen
wird, verglichen wird, wenn die Transparentmodus-Schalteinheit 210 das
Transparentmodus-Aktivierungssignal als einen Transparentmodus anzeigend
interpretiert und das Zufallsmuster-Aktivierungssignal als aktiviert
(z. B. auf den ersten logischen Pegel eingestellt) interpretiert
wird. Wenn alternativ die Transparentmodus-Schalteinheit 210 das
Transparentmodus-Aktivierungssignal als einen Transparentmodus anzeigend
interpretiert und das Zufallsmuster-Aktivierungssignal als nicht
aktiviert interpretiert wird (z. B. auf den zweiten logischen Pegeln
eingestellt ist), kann der Transparentmodusblock 240 ansprechend auf
einen SCHREIBEN-Befehl die Ausgangsdaten der Schalteinheit 258 durch
den zweiten Weg 259 empfangen und die empfangenen Daten
zu der Speichervorrichtung 105 übertragen.
-
3 ist
ein Blockdiagramm des Transparentmodusblocks 240, der mit
der Speichervorrichtung 105 in Verbindung steht, gemäß einem
weiteren exemplarischen Ausführungsbeispiel
der vorliegenden Erfindung.
-
Bei
dem exemplarischen Ausführungsbeispiel
von 3 kann der Transparentmodusblock 240 einen
Befehlswähler 241,
einen Komparator 242, einen Schreibpuffer 244,
einen Multiplexer/Demultiplexer (MUX/DEMUX) 246 und Puffer 247 und 248 aufweisen.
-
Bei
dem exemplarischen Ausführungsbeispiel
von 3 kann der Befehlswähler 241 einen LESEN-Befehl
auswählen
und den ausgewählten LESEN-Befehl
zu dem Komparator 242 übertragen, wenn
das Zufallsmuster-Aktivierungssignal als aktiviert interpretiert
wird (z. B. auf den ersten logischen Pegel eingestellt ist). Wenn
alternativ das Zufallsmuster-Aktivierungssignal als nicht aktiviert
interpretiert wird (z. B. auf den zweiten logischen Pegel eingestellt
ist), kann der Befehlswähler 241 einen SCHREIBEN-Befehl
auswählen
und den SCHREIBEN-Befehl zu dem Schreibpuffer 244 übertragen.
-
Bei
dem exemplarischen Ausführungsbeispiel
von 3 kann der Komparator 242 ansprechend
auf den LESEN-Befehl das Pseudozufallsmuster aus der Speichervorrichtung 105 durch
den Puffer 247 und den MUX/DEMUX 246 lesen. Die Speichervorrichtung 105 kann
durch Vergleichen des gelesenen Pseudozufallsmusters mit den erwarteten Daten
(z. B. dem erzeugten Pseudozufallsmuster), die von dem Pseudozufallsmustergenerator 232 empfangen
werden, getestet werden. Wenn das Pseudozufallsmuster, das aus der
Speichervorrichtung 105 gelesen wird, mit den erwarteten
Daten übereinstimmt,
kann der Komparator 242 ein BESTANDEN-Signal erzeugen.
Wenn alternativ das Pseudozufallsmuster, das aus der Speichervorrichtung 105 gelesen
wird, nicht mit den erwarteten Daten übereinstimmt, kann der Komparator 242 ein DURCHGEFALLEN-Signal
erzeugen. Das erzeugte Signal (z. B. das BESTANDEN-Signal oder das DURCHGEFALLEN-Signal)
können
in dem dritten Register 256 der zentralen Vorrichtung 200 gespeichert
werden. Das erzeugte Signal kann zu dem Hauptrechner 140 übertragen
werden, um einen Erfolg oder ein Versagen der Speichervorrichtung 105 anzuzeigen.
-
Bei
dem exemplarischen Ausführungsbeispiel
von 3 kann der Schreibpuffer 244 ansprechend
auf den SCHREIBEN-Befehl die Daten von der Schalteinheit 258 durch
den zweiten Weg 259 empfangen und die empfangenen Daten
von der Schalteinheit 258 zu der Speichervorrichtung 105 durch
den MUX/DEMUX 246 und den Puffer 248 übertragen.
-
4 ist
ein Zeitdiagramm eines Transparentmodus-Testbetriebs gemäß einem
weiteren exemplarischen Ausführungsbeispiel
der vorliegenden Erfindung.
-
Bei
dem exemplarischen Ausführungsbeispiel
von 4 kann ein Speichertaktsignal CLK bei jeder Speichervorrichtung
des ersten und des zweiten Speichermoduls 100/120 von 2 durch
einen Taktstift (nicht gezeigt) empfangen werden, und der Befehl
CMD kann bei einer zentralen Vorrichtung (z. B. einer zentralen
Vorrichtung 102, 122, etc.) synchron zu dem Speichertakt
CLK empfangen werden. Der Befehl CMD, der bei der zentralen Vorrichtung empfangen
wird, kann durch eine Verzöge rungszeit verzögert sein
und kann nach der Verzögerungszeit synchron
zu dem Speichertakt CLK an die Speichervorrichtung angelegt werden.
Der Befehl CMD, der an die Speichervorrichtung angelegt ist, kann
beispielsweise um einen oder mehrere Taktzyklen des Speichertaktes
CLK verzögert
sein.
-
Bei
dem exemplarischen Ausführungsbeispiel
von 4 können
ansprechend auf den Befehl CMD Daten zu der zentralen Vorrichtung
(z. B. der zentralen Vorrichtung 102, 122, etc.)
von der Speichervorrichtung übertragen
werden. Die Paketdaten (D0, 1) und (D2, 3) können ansprechend auf einen SCHREIBEN-Befehl,
der bei der Speichervorrichtung empfangen wird, zu der zentralen
Vorrichtung (z. B. der zentralen Vorrichtung 102, 122,
etc.) übertragen werden.
Bei dem Transparentmodus können
die Daten durch den Schreibpuffer 244, den MUX/DEMUX 246 und
den Puffer 248 in einer Reihenfolge von D0, D1, D2 und
D3 zu der Speichervorrichtung übertragen
werden. Die Speichervorrichtung kann einen LESEN-Befehl empfangen
und kann Daten Q1, Q2, Q3 und Q4 ansprechend auf den empfangenen
LESEN-Befehl ausgeben. Die Daten Q1, Q2, Q3 und Q4 können durch
den Puffer 247 und den MUX/DEMUX 246 zu dem Komparator 242 übertragen
werden. Die Daten (D0, 1) und (D2, 3) können zu der zentralen Vorrichtung
(z. B. der zentralen Vorrichtung 102, 122, etc) übertragen
werden und können
um eine Verzögerungszeit
(z. B. einen oder mehrere Taktzyklen des Speichertaktes CLK) verzögert sein. Die
verzögerten
Daten (D0, 1) und (D2, 3) können
bei dem Komparator 242 empfangen werden. Der Komparator 242 kann
die Daten D0', D1', D2' und D3', die von dem Pseudozufallsmustergenerator 232 empfangen
werden, mit den Daten Q0, Q1, Q2 und Q3 vergleichen. Der Komparator 242 kann
ein Vergleichsresultat ausgeben, das anzeigt, ob die verglichenen
Daten gleich denselben zu dem Hauptrechner 140 sind. Die
Daten D0', D1', D2' und D3', die von dem Pseudozufallsmustergenerator 232 empfangen werden,
können
verzögert
sein, um die verzögerten Daten
D0', D1', D2' und D3' mit den Daten Q0,
Q1, Q2 und Q3, die von der Speichervorrichtung 105 empfangen
werden, zu synchronisieren, und die synchronisierten Daten können dann
zu dem Komparator 242 übertragen
werden.
-
5 ist
ein Flussdiagramm, das einen Transparentmodustest-Betrieb gemäß einem
weiteren Ausführungsbeispiel
der vorliegenden Erfindung darstellt.
-
Bei
dem exemplarischen Ausführungsbeispiel
von 5 kann eine zentrale Vorrichtung (z. B. die zentrale
Vorrichtung 102, 122, etc.) empfangene Speichersteuerinformationen
(die z. B. Adresse ADDR und den Befehl CMD aufweisen) von dem Hauptrechner 140 zu
der Speichervorrichtung 105 ohne ein Verarbeiten (z. B.
ohne ein Entpaketieren) (bei S501) übertragen. Die zentrale Vorrichtung
kann ein erstes Pseudozufallsmuster (z. B. erwartete Daten) beispielsweise
unter Verwendung von Daten, die von dem Hauptrechner 140 empfangen
werden, als ein Keimmuster für
die Zufallsfolge oder das Zufallsmuster erzeugen und kann das erste
Pseudozufallsmuster zu der Speichervorrichtung 105 (bei
S503) schreiben.
-
Bei
dem exemplarischen Ausführungsbeispiel
von 5 kann die zentrale Vorrichtung ein zweites Pseudozufallsmuster,
das dem gespeicherten ersten Pseudozufallsmuster entspricht, aus
der Speichervorrichtung 105 (bei S505) lesen. Der Komparator 242 der
zentralen Vorrichtung kann das erste Pseudozufallsmuster (z. B.
die erwarteten Daten) mit dem zweiten Pseudozufallsmuster (bei S507)
vergleichen. Die zentrale Vorrichtung kann ein BESTANDEN-Signal
oder ein DURCHGEFALLEN-Signal erzeugen, das anzeigt, ob die verglichenen
Daten basierend auf den Resultaten des Vergleichs (bei S509) gleich
sind.
-
Bei
einem weiteren exemplarischen Ausführungsbeispiel der vorliegenden
Erfindung kann eine Speichervorrichtung, die gemäß einem Testmodus in Betrieb
ist, eine Adresse und einen Befehl (z. B. einen Schreiben-Befehl,
einen Lesen-Befehl, etc.) direkt von einer äußeren Vorrichtung empfangen
und kann ein Pseudozufallsmuster, das in einer BIST-Schaltung einer
zentralen Vorrichtung (z. B. der zentralen Vorrichtung 102, 122,
etc.) erzeugt wird, als ein Testmuster verwenden. Ein Bereich des
Speichertests kann vergrößert sein,
wenn der Testmodus gemäß einem
Transparentmodustest in Betrieb ist.
-
Obwohl
exemplarische Ausführungsbeispiele
der vorliegenden Erfindung derart beschrieben sind, ist es offensichtlich,
dass dieselben auf viele Arten und Weisen variiert werden können. Es
ist beispielsweise offensichtlich, dass die im Vorhergehenden beschriebenen
ersten und zweiten logischen Pegel bei einem exemplarischen Ausführungsbeispiel der
vorliegenden Erfindung einem höheren
logischen Pegel (z. B. einer logischen "1")
bzw. einem niedrigeren logischen Pegel (z. B. einer logischen "0") entsprechen können. Der erste und der zweite
logische Pegel können
alternativ bei anderen exemplarischen Ausführungsbeispielen der vorliegenden
Erfindung dem unteren logischen Pegel (z. B. einer logischen "0") bzw. dem höheren logischen Pegel (z. B.
einer logischen "1") entsprechen.
-
Obwohl 2 zwei
Speichermodule 100/120, zwei zentrale Vorrichtungen 102/122 und vier
Speichervorrichtungen in jedem der Speichermodule 100/100 darstellt,
ist es ferner offensichtlich, dass andere exemplarische Ausführungsbeispiele der
vorliegenden Erfindung jede Zahl von Speichermodulen, zentralen
Vorrichtungen und/oder Speichervorrichtungen aufweisen können. Obwohl
ein Testen, das gemäß exemplarischen
Ausführungsbeispielen
der vorliegenden Erfindung betrieben wird, im Vorhergehenden unter
Bezugnahme auf die Speichervorrichtung 105 beschrieben
ist, ist es ferner offensichtlich, dass andere exemplarische Ausführungsbeispiele
der vorliegenden Erfindung jede Speichervorrichtung (z. B. eine
Speichervorrichtung 106, 107, etc.) in jedem Speichermodul
(z. B. einem Speichermodul 120) bei anderen exemplarischen
Ausführungsbeispielen
der vorliegenden Erfindung testen können.
-
Solche
Variationen sollen nicht als eine Abweichung von dem Geist und dem
Schutzbereich der exemplarischen Ausführungsbeispiele der vorliegenden
Erfindung betrachtet werden, und alle derartigen Modifikationen,
die Fachleuten offensichtlich sind, sollen in dem Schutzbereich
der folgenden Ansprüche
umfasst sein.