TWI486764B - 資料儲存裝置,控制器,以及於次等級記憶體存取資料之方法 - Google Patents
資料儲存裝置,控制器,以及於次等級記憶體存取資料之方法 Download PDFInfo
- Publication number
- TWI486764B TWI486764B TW098136853A TW98136853A TWI486764B TW I486764 B TWI486764 B TW I486764B TW 098136853 A TW098136853 A TW 098136853A TW 98136853 A TW98136853 A TW 98136853A TW I486764 B TWI486764 B TW I486764B
- Authority
- TW
- Taiwan
- Prior art keywords
- data
- sector
- address
- level memory
- read
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
- G11C29/883—Masking faults in memories by using spares or by reconfiguring with partially good memories using a single defective memory device with reduced capacity, e.g. half capacity
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Description
本發明係有關於記憶體之資料存取,特別是有關於次等級(downgrade)記憶體之資料存取。
記憶體可分為正常記憶體與次等級記憶體。記憶體包括多個記憶單元以供儲存資料。當生產製造商要將記憶體出貨前,必須先經過生產測試以驗證記憶體之記憶單元是否可正確地儲存資料。若記憶體經過測試而無法正確地儲存資料,則生產製造商會將無法通過測試之記憶體歸類為次等級記憶體,並以低價出售次等級記憶體。亦即,由於半導體生產過程上的誤差,導致次等級記憶體包括有缺陷的記憶單元,而該等有缺陷的記憶單元無法正常的儲存資料。
第1A圖為次等級記憶體一區塊150之示意圖。次等級記憶體包括多個區塊(block),其中區塊150包括多個頁(page),每一頁又區分為多個扇區(sector),每一扇區包括多個記憶單元以儲存資料。於第1A圖中可見,第0頁的第1扇區包括一有缺陷的記憶單元161,第1頁的第2扇區包括一有缺陷的記憶單元162,第2頁的第0扇區包括一有缺陷的記憶單元163。由於區塊150包括多個有缺陷之記憶單元,因此次等級記憶體之習知控制器會將區塊150標記為一缺陷區塊,進而不使用該缺陷區塊150供儲存資料。這樣便可避免使用區塊150時發生無法正確地儲存資料之結果。
然而,由於區塊150包含多個記憶單元均可正常運作,僅記憶單元161、162、163無法正常儲存資料,若採用習知控制器的做法直接不使用整個區塊150,將造成記憶體儲存空間的浪費。因此,需要一種於次等級記憶體存取資料之方法,可以利用區塊中其他正常運作之記憶單元供資料儲存,以增加記憶體可運用之儲存空間。
有鑑於此,本發明之目的在於提供一種資料儲存裝置,以解決習知技術存在之問題。於一實施例中,該資料儲存裝置耦接至一主機,包括一次等級(downgrade)記憶體以及一控制器。該次等級記憶體包括多個區塊(block),每一該等區塊包括多個頁(page),每一該等頁包括多個扇區(sector),其中部分該等區塊之部分缺陷扇區包括有缺陷之記憶單元。該控制器產生一缺陷狀態表以紀錄該次等級記憶體之該等區塊的所有該等缺陷扇區之位置,自該主機接收欲寫入該次等級記憶體之多個扇區資料,依據該缺陷狀態表決定供儲存該等扇區資料之多個實體扇區位址,以及依據該等實體扇區位址向該次等級記憶體發送一至多個寫入命令以將該等扇區資料寫入該次等級記憶體之該等實體扇區位址。
本發明提供一種於次等級(downgrade)記憶體存取資料之方法。於一實施例中,該次等級記憶體包括多個區塊(block),每一該等區塊包括多個頁(page),每一該等頁包括多個扇區(sector),其中部分該等區塊之部分缺陷扇區包括有缺陷之記憶單元。首先,產生一缺陷狀態表以紀錄該次
等級記憶體之該等區塊的所有該等缺陷扇區之位置。接著,自一主機接收欲寫入該次等級記憶體之多個扇區資料。接著,依據該缺陷狀態表決定供儲存該等扇區資料之多個實體扇區位址。最後,依據該等實體扇區位址向該次等級記憶體發送一至多個寫入命令以將該等扇區資料寫入該次等級記憶體之該等實體扇區位址。
本發明提供一種控制器。於一實施例中,該控制器耦接至一次等級(downgrade)記憶體,其中該次等級記憶體包括多個區塊(block),每一該等區塊包括多個頁(page),每一該等頁包括多個扇區(sector),其中部分該等區塊之部分缺陷扇區包括有缺陷之記憶單元。於一實施例中,該控制器包括一控制電路以及一記憶體。該控制電路產生一缺陷狀態表以紀錄該次等級記憶體之該等區塊的所有該等缺陷扇區之位置,自一主機接收欲寫入該次等級記憶體之多個扇區資料,依據該缺陷狀態表決定供儲存該等扇區資料之多個實體扇區位址,以及依據該等實體扇區位址向該次等級記憶體發送一至多個寫入命令以將該等扇區資料寫入該次等級記憶體之該等實體扇區位址。該記憶體儲存該缺陷狀態表。
為了讓本發明之上述和其他目的、特徵、和優點能更明顯易懂,下文特舉數較佳實施例,並配合所附圖示,作詳細說明如下:
第1B圖為依據本發明之資料儲存系統100的區塊圖。資料儲存系統100包括主機102及資料儲存裝置108。資
料儲存裝置108為主機102儲存資料。於一實施例中,資料儲存裝置108包括控制器104及次等級(downgrade)記憶體106。次等級記憶體106包括多個區塊(block)111~11N,每一區塊包括多個頁(page),每一頁包括多個扇區(sector),每一扇區包括多個記憶單元。次等級記憶體106之部分區塊之部分缺陷扇區包括有缺陷之記憶單元,該等有缺陷之記憶單元無法正常地儲存資料。於一實施例中,該次等級記憶體為一快閃記憶體(flash memory)。控制器104耦接至主機102,依據主機102之指令存取次等級記憶體106之資料。於一實施例中,控制器104包括一控制電路122以及一記憶體124。控制電路122為控制器104之主體電路,而記憶體124為控制電路122儲存資料。
於一實施例中,控制器104對次等級記憶體106的所有區塊111~11N進行一測試程序,以辨別區塊111~11N之哪些扇區包括有缺陷之記憶單元,並於一缺陷狀態表中紀錄包括有缺陷之記憶單元的該等缺陷扇區之位置。於一實施例中,該缺陷狀態表儲存於記憶體114中。接著,當主機102要求控制器104將資料寫入次等級記憶體106時,控制器104便自次等級記憶體106取得尚未儲存資料之多個扇區之實體扇區位址,再依據缺陷狀態表決定是否該等實體扇區位址與缺陷扇區之位置相符合。若該等實體扇區位址與缺陷扇區之位置不相符合,控制器104便可將資料寫入次等級記憶體106的該等實體扇區位址,以避開缺陷扇區。即使次等級記憶體106之一區塊包含數個缺陷扇區,控制器104仍可依據缺陷狀態表有效地利用該區塊的
其他正常扇區以供儲存資料。因此,相較於習知控制器,本發明之控制器104更加有效地運用次等級記憶體106的資料儲存空間。
第2圖為依據本發明之產生一缺陷狀態表之方法200的流程圖。控制器104依據方法200對次等級記憶體106的區塊111~11N實施一測試程序,以產生缺陷狀態表。首先,控制器104自次等級記憶體106之區塊111~11N中選取一待測區塊(步驟202)。接著,控制器104將一預定資料寫入待測區塊所包含之所有頁(步驟204)。接著,控制器104自待測區塊所包含之多個頁選取一待測頁(步驟206)。接著,控制器104讀取該待測頁以得到一讀出資料(步驟208)。接著,控制器104比較該讀出資料是否與預定資料相符合(步驟210)。
若該讀出資料與預定資料相符合,表示待測頁並未包含無法正常儲存資料之缺陷扇區。若該讀出資料與預定資料不相符合,表示待測頁包含無法正常儲存資料之缺陷扇區,則控制器104依據讀出資料與預定資料的不符部份決定該待測頁之一至數個缺陷扇區(步驟212),並於一缺陷狀態表中紀錄該等缺陷扇區之位置(步驟214)。此時,若待測區塊之所有頁尚未均被選取為待測頁(步驟216),則控制器104重新選取一待測頁(步驟206),並重新執行步驟208~216。若待測區塊之所有頁已均被選取為待測頁(步驟216),則控制器104自次等級記憶體106之區塊111~11N
重新選取一待測區塊(步驟202),並重複執行步驟204~216,直到次等級記憶體106之區塊111~11N均已被選取為待測區塊進行測試為止(步驟218)。
第3圖為對應於第1A圖之次等級記憶體之區塊150的缺陷狀態表之一實施例。如第1A圖所示,區塊150的第0頁的第1扇區包括一有缺陷的記憶單元161,第1頁的第2扇區包括一有缺陷的記憶單元162,第2頁的第0扇區包括一有缺陷的記憶單元163。因此,於控制器104實行方法200時,區塊150之第0頁的第1扇區、第1頁的第2扇區、第2頁的第0扇區之讀出資料會與預定資料不相符合。控制器104便於區塊150之第0頁的第1扇區、第1頁的第2扇區、第2頁的第0扇區所對應的缺陷狀態表欄位標示該等扇區為缺陷扇區。當控制器104對區塊150寫入資料時,控制器104便可依據缺陷狀態表避免缺陷扇區被寫入資料。
第4圖為依據本發明之將資料寫入次等級記憶體106之方法400的流程圖。控制器104依據方法400將資料寫入次等級記憶體106。首先,控制器104自主機102接收一寫入邏輯位址及欲寫入次等級記憶體106之多個扇區資料(步驟402)。接著,控制器104依據該寫入邏輯位址決定分別對應於該等扇區資料之多個邏輯扇區位址(步驟404)。接著,控制器104依據一缺陷狀態表決定供儲存該等扇區資料之多個實體扇區位址(步驟406)。於一實施例中,控制器104自次等級記憶體106取得尚未儲存資料之
多個實體扇區位址,接著依據缺陷狀態表檢查該等實體扇區位址是否與缺陷扇區之位置相符合。若該等實體扇區位址與缺陷扇區之位置不相符合,則控制器104決定該等實體扇區位址可用以儲存自主機102接收之該等扇區資料。
接著,控制器104發送多個寫入命令至次等級記憶體106,以將該等扇區資料依序寫入該等實體扇區位址(步驟408)。於一實施例中,控制器104依據該等實體扇區位址向次等級記憶體106發送多個序號為0x80之隨機寫入(random write)命令,以將該等扇區資料依序寫入該等實體扇區位址。接著,控制器104於一位址鏈結表中紀錄該等扇區資料之該等邏輯扇區位址與該等實體扇區位址之對應關係(步驟410)。位址鏈結表將以第7圖之後續段落進行說明。最後,若主機102繼續向控制器104發送新寫入命令(由步驟412判斷),則控制器104重新自主機102接收寫入邏輯位址及欲寫入次等級記憶體106之多個扇區資料(步驟402),並執行步驟404~410,直到主機102不再發送寫入命令為止。
第5A圖為依據本發明之隨機寫入命令的格式之範例。假設控制器104欲將三個(512+16)位元組之扇區資料寫入一目標頁的三個目標扇區SX、SY、SZ,而該目標頁之列位址為CA1與CA2,該目標頁之行位址為RA1、RA2、與RA3。該三個目標扇區之行位址分別為CA1SX
與CA2SX
、CA1SY
與CA2SY
、CA1SZ
與CA2SZ
。首先,控制器104向次等級記憶體106發送0x80寫入命令以及目標頁之列位址CA1、CA2與行位址RA1、RA2、RA3。接著,控
制器104依序向次等級記憶體106發送0x85隨機寫入命令、目標扇區SX之位址CA1SX
與CA2SX
、以及扇區資料DSX
,以使次等級記憶體106將扇區資料DSX
寫入目標扇區SX。
接著,控制器104依序向次等級記憶體106發送0x85隨機寫入命令、目標扇區SY之位址CA1SY
與CA2SY
、以及扇區資料DSY
,以使次等級記憶體106將扇區資料DSY
寫入目標扇區SY。接著,控制器104依序向次等級記憶體106發送0x85隨機寫入命令、目標扇區SZ之位址CA1SZ
與CA2SZ
、以及扇區資料DSZ
,以使次等級記憶體106將扇區資料DSZ
寫入目標扇區SZ。最後,控制器104向次等級記憶體106傳送0x10指令,以表示寫入命令傳送完畢。第5B圖為一般寫入命令的格式之範例。控制器依序發送0x80命令、目標頁之列位址CA1、CA2、行位址RA1、RA2、RA3、資料D、以及0x10命令,以將資料D寫入目標頁。第5B圖為一般寫入命令的格式明顯地與第5A圖為隨機寫入命令的格式不相同。
第6圖為次等級記憶體106之一區塊X的一實施例。假使區塊X的第0頁的第2扇區、第1頁的第1扇區及第2扇區、第2頁的第3扇區、以及第3頁的第0扇區為缺陷扇區。假使控制器104自主機102接收到邏輯扇區位址分別為K、K+1、K+2、K+3、K+4、K+5的六個扇區資料D1、D2、D3、D4、D5、D6以供寫入次等級記憶體106。控制器104於是依據一缺陷狀態表以自區塊X之開頭選取第0頁的第0扇區、第1扇區、第3扇區,第1頁的第0
扇區、第3扇區,以及第2頁的第0扇區以分別儲存其所收到的六個扇區資料。接著,控制器104首先向次等級記憶體106依序發送0x80命令、區塊X的第0頁之實體位址、0x85命令、第0頁的第0扇區之實體位址、扇區資料D1、0x85命令、第0頁的第1扇區之實體位址、扇區資料D2、0x85命令、第0頁的第3扇區之實體位址、扇區資料D3、0x10命令,以將扇區資料D1、D2、D3分別寫入第0頁的第0扇區、第1扇區、第3扇區。
接著,控制器104向次等級記憶體106依序發送0x80命令、區塊X的第1頁之實體位址、0x85命令、第1頁的第0扇區之實體位址、扇區資料D4、0x85命令、第1頁的第3扇區之實體位址、扇區資料D5、0x10命令,以將扇區資料D4、D5分別寫入第1頁的第0扇區、第3扇區。接著,控制器104再向次等級記憶體106依序發送0x80命令、區塊X的第2頁之實體位址、0x85命令、第2頁的第0扇區之實體位址、扇區資料D6、0x10命令,以將扇區資料D6寫入第2頁的第0扇區。最後,控制器104再將扇區資料D1~D6的邏輯扇區位址與實體扇區位址之對應關係儲存於一位址鏈結表中。
第7圖為依據本發明之位址鏈結表700之一實施例。如第7圖所示,扇區資料D1之邏輯扇區位址K對應於用以表示次等級記憶體106之區塊X的第0頁的第0扇區之實體扇區位址,扇區資料D2之邏輯扇區位址(K+1)對應於用以表示次等級記憶體106之區塊X的第0頁的第1扇區之實體扇區位址,而扇區資料D6之邏輯扇區位址(K+5)對
應於用以表示次等級記憶體106之區塊X的第2頁的第0扇區之實體扇區位址。因此,當控制器104完成位址鏈結表之紀錄後,若主機102向控制器104發送欲讀取之一讀取邏輯位址時,控制器104可依據該位址鏈結表找出對應於該讀取邏輯位址之一至多個讀取實體扇區位址,再依據該等讀取實體扇區位址向次等級記憶體106發送一至多個讀取命令,以將自次等級記憶體106讀出對應於該讀取邏輯位址之資料。
雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明,任何熟習此項技術者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
(第1A圖)
150‧‧‧次等級記憶體之區塊
161、162、163‧‧‧有缺陷之記憶單元
(第1B圖)
100‧‧‧資料儲存系統
102‧‧‧主機
108‧‧‧資料儲存裝置
104‧‧‧控制器
106‧‧‧次等級記憶體
122‧‧‧控制電路
124‧‧‧記憶體
111-11N‧‧‧區塊
(第7圖)
700‧‧‧位址鏈結表
第1A圖為次等級記憶體一區塊之示意圖;第1B圖為依據本發明之資料儲存系統的區塊圖;第2圖為依據本發明之產生一缺陷狀態表之方法的流程圖;第3圖為對應於第1A圖之次等級記憶體之區塊的缺陷狀態表之一實施例;第4圖為依據本發明之將資料寫入次等級記憶體之方法的流程圖;第5A圖為依據本發明之隨機寫入命令的格式之範例;第5B圖為一般寫入命令的格式之範例;第6圖為次等級記憶體之一區塊的一實施例;第7圖為依據本發明之位址鏈結表之一實施例。
Claims (18)
- 一種資料儲存裝置,耦接至一主機,包括:一次等級(downgrade)記憶體,包括多個區塊(block),每一該等區塊包括多個頁(page),每一該等頁包括多個扇區(sector),其中部分該等區塊之部分缺陷扇區包括有缺陷之記憶單元;以及一控制器,產生一缺陷狀態表以紀錄該次等級記憶體之該等區塊的所有該等缺陷扇區之位置,自該主機接收欲寫入該次等級記憶體之多個扇區資料,依據該缺陷狀態表決定供儲存該等扇區資料之多個實體扇區位址,以及依據該等實體扇區位址向該次等級記憶體發送命令以將該等扇區資料寫入該次等級記憶體之該等實體扇區位址;其中,該次等級記憶體為快閃記憶體,且該控制器所發送的上述命令包括:第一序號的一命令,指示上述實體扇區位址所處之頁之實體位址;一串第二序號的命令,於第一序號的該命令之後指示上述實體扇區位址以及上述扇區資料;以及第三序號的一命令,置於上述該串第二序號之命令之後;其中,上述第一、第二以及第三序號彼此不相等。
- 如申請專利範圍第1項所述之資料儲存裝置,其中該控制器自該次等級記憶體取得尚未儲存資料之多個空實體扇區位址,依據該缺陷狀態表檢查該等空實體扇區位址是否與該等缺陷扇區之位置相符合,以及若該等空實體扇 區位址與該等缺陷扇區之位置不相符合,決定以該等空實體扇區位址作該等實體扇區位址。
- 如申請專利範圍第1項所述之資料儲存裝置,其中該控制器自該次等級記憶體之該等區塊選取一待測區塊,將一預定資料寫入該待測區塊,讀取該待測區塊以得到一讀出資料,若該預定資料與該讀出資料不相符時比對該預定資料與該讀出資料的不相符部分以決定該待測區塊之該等缺陷扇區之位置,於該缺陷狀態表中紀錄該待測區塊的該等缺陷扇區之位置,並重複待測區塊之選取步驟至缺陷扇區之位置之紀錄步驟直至所有該等區塊均已被選取為待測區塊為止,以產生該缺陷狀態表。
- 如申請專利範圍第1項所述之資料儲存裝置,其中該控制器自該主機接收對應於該等扇區資料的起始位址之一寫入邏輯位址,依據該寫入邏輯位址決定分別對應於該等扇區資料之多個邏輯扇區位址,於該等扇區資料寫入該等實體扇區位址後於一位址鏈結表中紀錄該等邏輯扇區位址與該等實體扇區位址之對應關係。
- 如申請專利範圍第4項所述之資料儲存裝置,其中當該控制器自該主機接收到欲讀取之一讀取邏輯位址時,該控制器依據該位址鏈結表找出對應於該讀取邏輯位址之一至多個讀取實體扇區位址,並依據該等讀取實體扇區位址向該次等級記憶體發送一至多個讀取命令以自該次等級記憶體讀出對應於該讀取邏輯位址之資料。
- 如申請專利範圍第1項所述之資料儲存裝置,其中該第一序號為0X80、第二序號為0X85、且第三序號為 0X10。
- 一種於次等級(downgrade)記憶體存取資料之方法,其中該次等級記憶體為快閃記憶體且包括多個區塊(block),每一該等區塊包括多個頁(page),每一該等頁包括多個扇區(sector),其中部分該等區塊之部分缺陷扇區包括有缺陷之記憶單元,該方法包括:產生一缺陷狀態表以紀錄該次等級記憶體之該等區塊的所有該等缺陷扇區之位置;自一主機接收欲寫入該次等級記憶體之多個扇區資料;依據該缺陷狀態表決定供儲存該等扇區資料之多個實體扇區位址;以及依據該等實體扇區位址向該次等級記憶體發送命令以將該等扇區資料寫入該次等級記憶體之該等實體扇區位址;其中,上述命令包括:第一序號的一命令,指示上述實體扇區位址所處之頁之實體位址;一串第二序號的命令,於第一序號的該命令之後指示上述實體扇區位址以及上述扇區資料;以及第三序號的一命令,置於上述該串第二序號之命令之後;其中,上述第一、第二以及第三序號彼此不相等。
- 如申請專利範圍第7項所述之於次等級記憶體存取資料之方法,其中該等實體扇區位址之決定包括: 自該次等級記憶體取得尚未儲存資料之多個空實體扇區位址;依據該缺陷狀態表檢查該等空實體扇區位址是否與該等缺陷扇區之位置相符合;以及若該等空實體扇區位址與該等缺陷扇區之位置不相符合,決定以該等空實體扇區位址作該等實體扇區位址。
- 如申請專利範圍第7項所述之於次等級記憶體存取資料之方法,其中該缺陷狀態表之產生包括:自該次等級記憶體之該等區塊選取一待測區塊;將一預定資料寫入該待測區塊;讀取該待測區塊以得到一讀出資料;若該預定資料與該讀出資料不相符時,比對該預定資料與該讀出資料的不相符部分,以決定該待測區塊之該等缺陷扇區之位置;於該缺陷狀態表中紀錄該待測區塊的該等缺陷扇區之位置;以及重複待測區塊之選取步驟至缺陷扇區之位置之紀錄步驟,直至所有該等區塊均已被選取為待測區塊為止。
- 如申請專利範圍第7項所述之於次等級記憶體存取資料之方法,其中該方法更包括:自該主機接收對應於該等扇區資料的起始位址之一寫入邏輯位址;依據該寫入邏輯位址決定分別對應於該等扇區資料之多個邏輯扇區位址;以及於該等扇區資料寫入該等實體扇區位址後,於一位址 鏈結表中紀錄該等邏輯扇區位址與該等實體扇區位址之對應關係。
- 如申請專利範圍第10項所述之於次等級記憶體存取資料之方法,其中該方法更包括:當自該主機接收到欲讀取之一讀取邏輯位址時,依據該位址鏈結表找出對應於該讀取邏輯位址之一至多個讀取實體扇區位址;以及依據該等讀取實體扇區位址向該次等級記憶體發送一至多個讀取命令,以自該次等級記憶體讀出對應於該讀取邏輯位址之資料。
- 如申請專利範圍第7項所述之於次等級記憶體存取資料之方法,其中該第一序號為0X80、第二序號為0X85、且第三序號為0X10。
- 一種控制器,耦接至一次等級(downgrade)記憶體,其中該次等級記憶體為快閃記憶體且包括多個區塊(block),每一該等區塊包括多個頁(page),每一該等頁包括多個扇區(sector),其中部分該等區塊之部分缺陷扇區包括有缺陷之記憶單元,該控制器包括:一控制電路,產生一缺陷狀態表以紀錄該次等級記憶體之該等區塊的所有該等缺陷扇區之位置,自一主機接收欲寫入該次等級記憶體之多個扇區資料,依據該缺陷狀態表決定供儲存該等扇區資料之多個實體扇區位址,以及依據該等實體扇區位址向該次等級記憶體發送命令以將該等扇區資料寫入該次等級記憶體之該等實體扇區位址;以及一記憶體,儲存該缺陷狀態表; 其中,上述命令包括:第一序號的一命令,指示上述實體扇區位址所處之頁之實體位址;一串第二序號的命令,於第一序號的該命令之後指示上述實體扇區位址以及上述扇區資料;以及第三序號的一命令,置於上述該串第二序號之命令之後;其中,上述第一、第二以及第三序號彼此不相等。
- 如申請專利範圍第13項所述之控制器,其中該控制電路自該次等級記憶體取得尚未儲存資料之多個空實體扇區位址,依據該缺陷狀態表檢查該等空實體扇區位址是否與該等缺陷扇區之位置相符合,以及若該等空實體扇區位址與該等缺陷扇區之位置不相符合,決定以該等空實體扇區位址作該等實體扇區位址。
- 如申請專利範圍第13項所述之控制器,其中該控制電路自該次等級記憶體之該等區塊選取一待測區塊,將一預定資料寫入該待測區塊,讀取該待測區塊以得到一讀出資料,若該預定資料與該讀出資料不相符時比對該預定資料與該讀出資料的不相符部分以決定該待測區塊之該等缺陷扇區之位置,於該缺陷狀態表中紀錄該待測區塊的該等缺陷扇區之位置,並重複待測區塊之選取步驟至缺陷扇區之位置之紀錄步驟直至所有該等區塊均已被選取為待測區塊為止,以產生該缺陷狀態表。
- 如申請專利範圍第13項所述之控制器,其中該控制電路自該主機接收對應於該等扇區資料的起始位址之一 寫入邏輯位址,依據該寫入邏輯位址決定分別對應於該等扇區資料之多個邏輯扇區位址,於該等扇區資料寫入該等實體扇區位址後於一位址鏈結表中紀錄該等邏輯扇區位址與該等實體扇區位址之對應關係。
- 如申請專利範圍第16項所述之控制器,其中當該控制電路自該主機接收到欲讀取之一讀取邏輯位址時,該控制電路依據該位址鏈結表找出對應於該讀取邏輯位址之一至多個讀取實體扇區位址,並依據該等讀取實體扇區位址向該次等級記憶體發送一至多個讀取命令以自該次等級記憶體讀出對應於該讀取邏輯位址之資料。
- 如申請專利範圍第13項所述之控制器,其中該第一序號為0X80、第二序號為0X85、且第三序號為0X10。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW098136853A TWI486764B (zh) | 2009-10-30 | 2009-10-30 | 資料儲存裝置,控制器,以及於次等級記憶體存取資料之方法 |
US12/717,220 US8423819B2 (en) | 2009-10-30 | 2010-03-04 | Data storage device, controller, and data access method for a downgrade memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW098136853A TWI486764B (zh) | 2009-10-30 | 2009-10-30 | 資料儲存裝置,控制器,以及於次等級記憶體存取資料之方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201115337A TW201115337A (en) | 2011-05-01 |
TWI486764B true TWI486764B (zh) | 2015-06-01 |
Family
ID=43926667
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW098136853A TWI486764B (zh) | 2009-10-30 | 2009-10-30 | 資料儲存裝置,控制器,以及於次等級記憶體存取資料之方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8423819B2 (zh) |
TW (1) | TWI486764B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120102367A1 (en) * | 2010-10-26 | 2012-04-26 | International Business Machines Corporation | Scalable Prediction Failure Analysis For Memory Used In Modern Computers |
JP2015038796A (ja) * | 2013-08-19 | 2015-02-26 | 株式会社東芝 | メモリシステムおよび制御方法 |
CN105989899B (zh) * | 2015-03-05 | 2019-04-02 | 旺宏电子股份有限公司 | 存储器修补方法及其应用元件 |
US11308050B2 (en) * | 2019-11-15 | 2022-04-19 | Bank Of America Corporation | Conversion mechanism for complex cohabitation databases |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200921691A (en) * | 2007-11-14 | 2009-05-16 | Etron Technology Inc | Method for controlling a dram |
TW200943306A (en) * | 2008-04-10 | 2009-10-16 | Phison Electronics Corp | Bad block determining method for flash memory, storage system and controller thereof |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4074029B2 (ja) * | 1999-06-28 | 2008-04-09 | 株式会社東芝 | フラッシュメモリ |
US7333364B2 (en) * | 2000-01-06 | 2008-02-19 | Super Talent Electronics, Inc. | Cell-downgrading and reference-voltage adjustment for a multi-bit-cell flash memory |
US7802155B2 (en) * | 2000-01-06 | 2010-09-21 | Super Talent Electronics, Inc. | Non-volatile memory device manufacturing process testing systems and methods thereof |
EP1130516A1 (en) * | 2000-03-01 | 2001-09-05 | Hewlett-Packard Company, A Delaware Corporation | Address mapping in solid state storage device |
DE10252199A1 (de) * | 2002-11-09 | 2004-05-19 | Infineon Technologies Ag | Verfahren zum Beschreiben eines Fehleradressenspeichers und Testschaltung mit einem Fehleradressenspeicher |
US7200771B2 (en) * | 2002-11-15 | 2007-04-03 | Plasmon Lms, Inc. | Relocation batch processing for disk drives |
KR100565889B1 (ko) * | 2004-11-03 | 2006-03-31 | 삼성전자주식회사 | 메모리 테스트 방법, 메모리 모듈의 허브 및 이를 가지는풀리 버퍼드 듀얼인라인 메모리 모듈 |
DE102005011874B4 (de) * | 2005-03-15 | 2009-08-13 | Qimonda Ag | Halbleiterspeicherbauelement und Verfahren zum Prüfen von Halbleiterspeicherbauelementen mit eingeschränktem Speicherbereich (Partial-Good-Memorys) |
US7594067B2 (en) * | 2005-10-20 | 2009-09-22 | Stec, Inc. | Enhanced data access in a storage device |
US7911834B2 (en) * | 2006-05-15 | 2011-03-22 | Apple Inc. | Analog interface for a flash memory die |
US7852690B2 (en) * | 2006-05-15 | 2010-12-14 | Apple Inc. | Multi-chip package for a flash memory |
KR100758301B1 (ko) * | 2006-08-04 | 2007-09-12 | 삼성전자주식회사 | 메모리 카드 및 그것의 데이터 저장 방법 |
JP4378386B2 (ja) * | 2007-02-26 | 2009-12-02 | 富士通株式会社 | キャッシュウェイ縮退監視装置、キャッシュウェイ縮退監視方法およびキャッシュウェイ縮退監視プログラム |
US7642105B2 (en) * | 2007-11-23 | 2010-01-05 | Kingston Technology Corp. | Manufacturing method for partially-good memory modules with defect table in EEPROM |
US7971007B2 (en) * | 2008-07-08 | 2011-06-28 | Silicon Motion, Inc. | Downgrade memory apparatus, and method for accessing a downgrade memory |
US8904083B2 (en) * | 2008-07-30 | 2014-12-02 | Infineon Technologies Ag | Method and apparatus for storing data in solid state memory |
-
2009
- 2009-10-30 TW TW098136853A patent/TWI486764B/zh active
-
2010
- 2010-03-04 US US12/717,220 patent/US8423819B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200921691A (en) * | 2007-11-14 | 2009-05-16 | Etron Technology Inc | Method for controlling a dram |
TW200943306A (en) * | 2008-04-10 | 2009-10-16 | Phison Electronics Corp | Bad block determining method for flash memory, storage system and controller thereof |
Also Published As
Publication number | Publication date |
---|---|
TW201115337A (en) | 2011-05-01 |
US20110107141A1 (en) | 2011-05-05 |
US8423819B2 (en) | 2013-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101498009B1 (ko) | 비휘발성 메모리 시스템에서 결함 블록 분리 | |
TWI401691B (zh) | 具快閃記憶體測試功能的控制器及其儲存系統與測試方法 | |
KR101647845B1 (ko) | 메모리 리맵 정보를 저장하는 비휘발성 메모리 | |
US8732519B2 (en) | Method for using bad blocks of flash memory | |
US6931509B2 (en) | Address mapping in solid state storage device | |
US8131911B2 (en) | Data writing method, and flash storage system and controller using the same | |
US9213629B2 (en) | Block management method, memory controller and memory stoarge apparatus | |
US20100125772A1 (en) | Error correcting controller, flash memory chip system, and error correcting method thereof | |
US8667348B2 (en) | Data writing method for non-volatile memory module and memory controller and memory storage apparatus using the same | |
JP2010192002A (ja) | 不揮発性半導体記憶装置 | |
US9514843B2 (en) | Methods for accessing a storage unit of a flash memory and apparatuses using the same | |
TWI486764B (zh) | 資料儲存裝置,控制器,以及於次等級記憶體存取資料之方法 | |
US20120166706A1 (en) | Data management method, memory controller and embedded memory storage apparatus using the same | |
JP3589033B2 (ja) | フラッシュメモリシステム | |
CN116880782B (zh) | 一种内嵌式存储器及其测试方法 | |
US9754682B2 (en) | Implementing enhanced performance with read before write to phase change memory | |
US20130054877A1 (en) | Data writing method, memory controller and memory storage apparatus | |
US20090164869A1 (en) | Memory architecture and configuration method thereof | |
TW201324518A (zh) | 位元層次記憶體控制器及控制方法 | |
JP2002222599A (ja) | 初期不良ブロックのマーキング方法、検索方法、及び半導体記憶装置 | |
TWI426522B (zh) | 資料儲存裝置及將測試資料寫入記憶體之方法 | |
JP2020154477A (ja) | 半導体記憶装置の模擬方法および模擬装置 | |
JP5367357B2 (ja) | メモリシステムおよびコンピュータシステム | |
CN102063382B (zh) | 数据储存装置、控制器及于次等级存储器存取数据的方法 | |
WO2018040804A1 (zh) | 一种存储器块处理方法、装置和计算机存储介质 |