CN102981781B - 数据储存装置、储存介质控制器与控制方法 - Google Patents

数据储存装置、储存介质控制器与控制方法 Download PDF

Info

Publication number
CN102981781B
CN102981781B CN201210484431.0A CN201210484431A CN102981781B CN 102981781 B CN102981781 B CN 102981781B CN 201210484431 A CN201210484431 A CN 201210484431A CN 102981781 B CN102981781 B CN 102981781B
Authority
CN
China
Prior art keywords
storage medium
data
signal
triggering signals
mentioned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210484431.0A
Other languages
English (en)
Other versions
CN102981781A (zh
Inventor
何宽瑞
杨宗彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Publication of CN102981781A publication Critical patent/CN102981781A/zh
Application granted granted Critical
Publication of CN102981781B publication Critical patent/CN102981781B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory

Landscapes

  • Dram (AREA)

Abstract

本发明公开了一种数据储存装置、储存介质控制器与控制方法。根据该储存介质控制方法，一储存介质于一写入均衡操作下分时接收到多个具有不同相位位移的数据触发信号以分别与一频率信号作比对并据以输出一数据信号。在该写入均衡操作下，数据触发信号与频率信号同步传递至该储存介质的状况会导致该数据信号发生一转态事件。所述方法包括计数上述转态事件。若计数统计显示上述相位位移一整轮的变换测试中仅有一次上述转态事件发生，所述方法会采用该次转态事件所对应的相位位移形成一第一数据触发信号由该储存介质接收，作一写入操作的数据撷取参考用。本发明可避免因频率信号与数据触发信号于储存介质端的不同步而导致的写入错误。

Description

数据储存装置、储存介质控制器与控制方法
技术领域
本发明有关于数据储存装置、储存介质控制器与控制方法。
背景技术
高数据率的储存介质(例如，双倍数据率同步动态随机存取内存，DDR)的读写除了用到频率信号(如DDR的CK信号)以及数据信号(如DDR的DQ信号)之外，通常还可参考数据触发信号(如DDR的DQS信号)。其中，上述CK信号可以是差动形式的CK、CK#信号；上述DQS信号可以是差动形式的DQS、DQS#信号。
图1示出储存介质的写入操作所应用到的信号的波形，包括：频率信号CK、数据触发信号DQS以及数据信号DQ。根据上述频率信号CK以及数据触发信号DQS的同步触发点Ts，数据信号DQ上的数据被撷取且写入该储存介质。
然而，随着数据率提升，主机板上的频率信号CK以及数据触发信号DQS的引线间长度差距会严重影响两信号的同步。特别是，当频率信号CK以及数据触发信号DQS间观测到的同步触发点并非确实为同步触发事件时，将会导致异步地输入储存介质，进而造成写入操作发生错误。
发明内容
本发明针对频率信号(CK)与数据触发信号(DQS)的不同步问题提出解决方案，在一储存介质的一写入操作前更设计一写入均衡(write leveling)操作，调整频率信号(CK)以及数据触发信号(DQS)于储存介质端的不同步状况。
根据本发明一种实施方式所实现的一种数据储存装置包括一储存介质以及一储存介质控制器。该储存介质控制器用于对该储存介质进行一写入均衡操作，具有一相位移动模块、一计数器以及一运算单元。该相位移动模块使该储存介质于上述写入均衡操作下分时接收到多个具有不同相位位移的数据触发信号。于该写入均衡操作下，该储存介质会将上述数据触发信号分别与一频率信号作比对，回传一数据信号给该储存介质控制器；上述数据触发信号与上述频率信号同步传递至该储存介质的状况会使回传的该数据信号对应发生一转态事件。所公开的计数器用于计数上述转态事件。该运算单元则用于控制上述相位移动模块以及该计数器。若该计数器显示该数据触发信号各种相位位移的变换测试仅使得该数据信号发生一次上述转态事件，该运算单元会判定此轮相位位移变换测试的测试结果可用，并控制该相位移动模块采用该单一次转态事件所对应的相位位移形成一第一数据触发信号。如此一来，储存介质所接收到的数据触发信号与该频率信号同步。
以上所述的储存介质控制器亦属于本发明范围。
此外，本发明更公开有一种储存介质控制方法。根据所述方法，一储存介质于一写入均衡操作下分时接收到多个具有不同相位位移的数据触发信号以分别与一频率信号作比对并据以输出一数据信号。在该写入均衡操作下，上述数据触发信号与上述频率信号同步传递至该储存介质的状况会导致该数据信号发生一转态事件。所述方法还包括计数上述转态事件。若计数统计显示该数据触发信号各种相位位移的变换测试中仅有一次上述转态事件发生，所述方法可判定测试结果为有效，采用该单一次转态事件所对应的相位位移形成一第一数据触发信号由该储存介质接收。如此一来，储存介质所接收到的数据触发信号与该频率信号同步。
本发明可避免因频率信号与数据触发信号于储存介质端的不同步而导致的写入错误。
为使本发明之上述目的、特征和优点能更明显易懂，下文特举实施例，并配合所附图示，详细说明如下。
附图说明
图1示出储存介质的写入操作所应用到的信号的波形，包括：频率信号CK、数据触发信号DQS以及数据信号DQ；
图2示出根据本发明一种实施方式所实现的数据储存装置，包括储存介质202以及储存介质控制器204；
图3A根据一种实施方式以波形图示出写入均衡操作所使用的频率信号CK，并示出数据触发信号DQS_d0、DQS_d1、DQS_d2、DQS_d3、…、DQS_d9、DQS_d10各自相对频率信号CK的状况，DQS_d0~DQS_d10对应频率信号CK不同周期而提供；
图3B示意理想状况下的数据信号DQ；
图3C示意非理想状态下的数据信号DQ；且
图4以流程图示出实行于储存介质202上的写入均衡操作。
附图中符号的简单说明如下：
202：储存介质；204：储存介质控制器；206：相位移动模块；208：计数器；210：运算单元；220：系统芯片(SOC)；302：DQ上有效的0→1转态事件；304：DQ上无效的0→1转态事件；CK：频率信号(脚位)；DQ：数据信号(脚位)；DQS_d0、DQS_d1、DQS_d2、DQS_d3、…、DQS_d9、DQS_d10：具有不同相位位移的数据触发信号；DQ S：数据触发信号(脚位)；T：频率信号CK的周期长度；Ts：同步触发点；S402至S416：步骤。
具体实施方式
图2示出根据本发明一种实施方式所实现的数据储存装置，包括一储存介质202以及一储存介质控制器204。
如图2所示，储存介质控制器204包括一相位移动模块206、一计数器208以及一运算单元210。储存介质控制器204可对储存介质202进行写入均衡(write leveling)操作。
相位移动模块206使储存介质202于所述写入均衡操作下，分时接收具有不同相位位移的数据触发信号。举例来说，相位移动模块206可调整得出数据触发信号关于一单位时间(例如：一周期T)的所有可能相位位移量，以发送至储存介质202作测试。另外，本实施例中，储存介质202的脚位DQS接收具有不同相位位移的数据触发信号。特别说明的是，在本说明书中，数据触发信号的标号同样为DQS。当储存介质202接收数据触发信号DQS与一频率信号CK后，储存介质202会将数据触发信号DQS与该频率信号CK作比对，以回传储存介质控制器204一数据信号DQ。其中，频率信号CK为储存介质202的脚位CK所接收，本说明书将频率信号同样标号为CK；数据信号DQ为储存介质202的脚位DQ输出，本说明书将数据信号同样标号为DQ。值得一提的是，上述数据触发信号DQS以及频率信号CK若是同步传递至储存介质202(例如，同步发生0→1转态)，数据信号DQ会对应有一转态事件发生(例如，数据信号DQ发生0→1转态)。此时，储存介质控制器204中的计数器208会负责计数数据信号DQ的上述转态事件。储存介质控制器204中的运算单元210则用于控制上述相位移动模块206以及计数器208。若计数器208显示，关于一单位时间(例如：一周期T)，数据触发信号DQS各种相位位移的变换测试使得数据信号DQ仅发生一次上述转态事件(0→1转态)，运算单元210可认定此轮测试结果有效。当结果为有效时，控制相位移动模块206采用该单一次转态事件所对应的相位位移形成上述数据触发信号DQS，使得储存介质202接收到的数据触发信号DQS与频率信号CK同步。借由以上转态事件计数方式，数据信号DQ上不明原因所造成的转态事件不会被误用来形成数据触发信号DQS。换言之，不会有频率信号CK以及数据触发信号DQS的同步触发点“并非确实”的同步触发事件的问题发生，故写入均衡操作的可靠度相当高。
根据一种实施方式，图3A以波形图示出写入均衡操作所应用到的频率信号CK与数据触发信号DQS_d0、DQS_d1、DQS_d2、DQS_d3、…、DQS_d9、DQS_d10。简明起见，数据触发信号DQS_d0~DQS_d10事实上是在不同时段提供(例如，对应频率信号CK不同周期)来作测试；图中主要是帮助了解数据触发信号DQS_d0~DQS_d10各自相对频率信号CK的状况。
图3A中所示实施方式将频率信号CK的一周期T划分为10份，以T/10作为数据触发信号的相位位移单位，以产生具有不同相位位移的数据触发信号DQS_d0~DQS_d10。数据触发信号DQS_d0~DQS_d10于不同时段(例如，对应频率信号CK不同周期)输入储存介质202与频率信号CK作比较。写入均衡操作下的储存介质202会将上述数据触发信号DQS_d0~DQS_d10与频率信号CK的同步状况以数据信号DQ反应。若频率信号CK与数据触发信号DQS_d0~DQS_d10同步由0转态为1，数据信号DQ会随之发生0→1转态事件。进一步来说，以图3A的波形图而言，上述的“同步由0转态为1”可视为频率信号CK与数据触发信号DQS的上升缘(Rising edge)对齐(align)。
参阅图3A可知，仅有数据触发信号DQS_d2(位移两单位的相位2T/10)与频率信号CK同步触发(同步由0转态为1)。在理想状况下，如图3B所示，在一轮测试中(例如：对数据触发信号关于一单位时间(一周期T)的所有可能相位移DQS_d0~DQS_d10皆作过测试)，数据信号DQ仅会有一次0→1转态事件302发生，其中0→1转态事件可视为数据信号DQ产生上升缘。然而，实际操作上，如图3C所示，数据信号DQ可能因为电路过于复杂或数据率过高而有不理想的0→1转态事件304发生，导致数据信号DQ的0→1转态事件不只发生单一次。所幸，根据本发明所公开的计数方式，图3C的数据信号DQ(0→1转态事件多于一次，包括302与304)将使得相关测试不被采纳。仅图3B的数据信号DQ会被视为有效测试结果。图3B的附图标记302所对应的两单位量的相位位移(产生数据触发信号DQS_d2)会被采用。如此一来，储存介质202接收到的数据触发信号(DQS_d2)与频率信号CK同步。整理之，在一轮测试中(对DQS_d0~DQS_d10皆作过测试)，若得到的测试结果为多个转态事件，则此轮测试结果将不被采用，而再进行另一轮测试，直到测试结果仅包含一个转态事件为止。
待装置由写入均衡操作切换至一写入操作后，数据信号DQ改用来传送数据给储存介质202。储存介质202将由同步的频率信号CK与数据触发信号DQS_d2获得准确的数据撷取触发，据以准确加载数据信号DQ上的数据。更进一步来说，为了确保储存介质202能正确地被写入数据，在进行正式的写入操作前，会先进行写入均衡操作来做测试。一般来说，上述写入均衡操作会于系统开机初始化的过程中进行。
在一种实施方式中，储存介质202为动态随机存取内存，例如，双倍数据率同步动态随机存取内存(DDR)，特别是DDR3。
在一种实施方式中，储存介质202为闪存，例如，与非门闪存(NAND Flash)。
在一种实施方式中，上述的“由0转态为1”亦可以“由1转态为0”置换，即信号波形图产生下降缘(falling edge)。
此外，参阅图2，储存介质控制器204可实现在一系统芯片(SOC)220中。或者，储存介质控制器204可实现在北桥芯片中。
此外，在一种实施方式中，运算单元210可以执行韧体方式控制相位移动模块206以及计数器208。或者，储存介质控制器204可设计有对应的硬件，用以控制该相位移动模块206以及计数器208。
根据本发明一种实施方式，图4以流程图示出实行于储存介质202上的一种写入均衡操作。步骤S402将计数器208归零，且初始设定数据触发信号DQS具有零相位位移，与频率信号CK一并由储存介质202接收。步骤S404，接收储存介质202于所述写入均衡操作下根据该频率信号CK以及该数据触发信号DQS的同步状况所回传的一数据信号DQ。步骤S406判断数据信号DQ是否有0→1转态事件发生；若有，流程进入步骤S408，计数器208上数1；反之，流程进行步骤S410，判断是否已完成一轮的相位位移测试(即判断该数据触发信号DQS所有可能的相位位移是否都被测试过)。若尚未完成一轮的测试，流程进行步骤S412，相位位移增量，形成新的数据触发信号DQS与频率信号CK一并由储存介质202接收；接着，流程再次进行步骤S404，验证更新后的数据触发信号DQS是否与频率信号CK同步传递至储存介质202。若步骤S410判定已经对数据触发信号DQS所有可能相位位移完成测试，则流程进行步骤S414，判断计数器是否为1。若计数结果多于1，代表此轮的数据触发信号DQS测试结果不可靠，流程重新回到步骤S402，开启新一轮的测试。若计数结果为1，流程进行步骤S416，该轮测试中所观察到的适当相位位移被拿来形成数据触发信号DQS。经过以上步骤，数据触发信号DQS与频率信号CK同步传递至储存介质202。
以上内容中关于该储存介质202的控制方法也属于本发明范围。整理之，根据所述方法，储存介质202于一写入均衡操作下分时接收到具有不同相位位移的数据触发信号DQS，以与一频率信号CK作比对并且输出一数据信号DQ。在写入均衡操作下，上述数据触发信号DQS以及频率信号CK同步传递至储存介质202的状况会导致数据信号DQ发生一转态事件(如0→1转态)。所述方法还包括计数上述转态事件。若计数统计显示该数据触发信号各种相位位移的变换测试仅使得数据信号DQ发生一次上述转态事件，所述方法会采用该次转态事件所对应的相位位移形成上述数据触发信号DQS由该储存介质202接收。借由以上方法，数据触发信号DQS与频率信号CK同步传递至储存介质202。
本发明的储存介质控制方法更可对储存介质202作一写入操作，包括：提供储存介质202上述数据触发信号DQS与频率信号CK、且将数据载于数据信号DQ传递给储存介质202，使储存介质202随着上述数据触发信号DQS与频率信号CK的同步触发点加载数据信号DQ上的数据。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。

Claims (20)

1.一种数据储存装置，其特征在于，包括：
一储存介质；以及
一储存介质控制器，用于对该储存介质进行一写入均衡操作，该储存介质控制器包括：
一相位移动模块，使该储存介质于该写入均衡操作下分时接收到多个具有不同相位位移的数据触发信号以分别与一频率信号作比对并且回传给该储存介质控制器一数据信号，上述数据触发信号与上述频率信号同步传递至该储存介质的状况会导致该数据信号发生一转态事件；
一计数器，计数上述转态事件；以及
一运算单元，控制该相位移动模块以及该计数器，且于该计数器统计出仅有一次上述转态事件发生时，控制该相位移动模块采用符合上述数据触发信号与上述频率信号的同步传递状况的相位位移形成一第一数据触发信号。
2.根据权利要求1所述的数据储存装置，其特征在于，于一写入操作下，该储存介质随着上述第一数据触发信号与上述频率信号的同步触发点加载该数据信号上的数据。
3.根据权利要求1所述的数据储存装置，其特征在于，该储存介质为双倍数据率同步动态随机存取内存。
4.根据权利要求1所述的数据储存装置，其特征在于，该储存介质为闪存。
5.根据权利要求1所述的数据储存装置，其特征在于，该储存介质控制器设计于一北桥芯片中。
6.根据权利要求1所述的数据储存装置，其特征在于，该储存介质控制器设计于一系统芯片中。
7.根据权利要求1所述的数据储存装置，其特征在于，上述数据触发信号与上述频率信号同步传递至该储存介质的状况是满足上升缘对齐。
8.一储存介质控制器，其特征在于，包括：
一相位移动模块，使一储存介质于一写入均衡操作下分时接收到多个具有不同相位位移的数据触发信号以分别与一频率信号作比对并且回传给该储存介质控制器一数据信号，上述数据触发信号与上述频率信号同步传递至该储存介质的状况会导致该数据信号发生一转态事件；
一计数器，计数上述转态事件；以及
一运算单元，控制该相位移动模块以及该计数器，且于该计数器统计出仅有一次上述转态事件发生时，控制该相位移动模块采用符合上述数据触发信号与上述频率信号的同步传递状况的相位位移形成一第一数据触发信号。
9.根据权利要求8所述的储存介质控制器，其特征在于，于对该储存介质进行一写入操作时，为该储存介质提供上述第一数据触发信号与上述频率信号且将数据载于该数据信号以传递给该储存介质，使该储存介质随着上述第一数据触发信号与上述频率信号的同步触发点加载该数据信号上的数据。
10.根据权利要求8所述的储存介质控制器，其特征在于，该储存介质控制器所控制的该储存介质为双倍数据率同步动态随机存取内存。
11.根据权利要求8所述的储存介质控制器，其特征在于，该储存介质控制器所控制的该储存介质为闪存。
12.根据权利要求8所述的储存介质控制器，其特征在于，该储存介质控制器设计于一北桥芯片中。
13.根据权利要求8所述的储存介质控制器，其特征在于，该储存介质控制器设计于一系统芯片中。
14.根据权利要求8所述的储存介质控制器，其特征在于，上述数据触发信号与上述频率信号同步传递至该储存介质的状况是满足上升缘对齐。
15.一种储存介质控制方法，其特征在于，包括：
使一储存介质于一写入均衡操作下分时接收到多个具有不同相位位移的数据触发信号以分别与一频率信号作比对并且输出一数据信号，上述数据触发信号与上述频率信号同步传递至该储存介质的状况会导致该数据信号发生一转态事件；
计数上述转态事件；以及
于计数统计显示仅有一次上述转态事件发生时，采用符合上述数据触发信号与上述频率信号的同步传递状况的相位位移形成一第一数据触发信号由该储存介质接收。
16.根据权利要求15所述的储存介质控制方法，其特征在于，还包括于计数统计显示多于一次上述转态事件发生时，令计数归零，并再次分时供应多个具有不同相位位移的数据触发信号给该写入均衡操作下的该储存介质，以重新计数该数据信号的上述转态事件并据以判断出适于形成上述第一数据触发信号的相位位移。
17.根据权利要求15所述的储存介质控制方法，其特征在于，还包括于对该储存介质进行一写入操作时，为该储存介质提供上述第一数据触发信号与上述频率信号且将数据载于该数据信号以传递给该储存介质，使该储存介质随着上述第一数据触发信号与上述频率信号的同步触发点加载该数据信号上的数据。
18.根据权利要求15所述的储存介质控制方法，其特征在于，该储存介质控制方法所控制的该储存介质为双倍数据率同步动态随机存取内存。
19.根据权利要求15所述的储存介质控制方法，其特征在于，该储存介质控制方法所控制的该储存介质为闪存。
20.根据权利要求15所述的储存介质控制方法，其特征在于，上述数据触发信号以及上述频率信号同步传递至该储存介质的状况是满足上升缘对齐。
CN201210484431.0A 2012-10-15 2012-11-23 数据储存装置、储存介质控制器与控制方法 Active CN102981781B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW101137872 2012-10-15
TW101137872A TWI493566B (zh) 2012-10-15 2012-10-15 資料儲存裝置、儲存媒體控制器與控制方法

Publications (2)

Publication Number Publication Date
CN102981781A CN102981781A (zh) 2013-03-20
CN102981781B true CN102981781B (zh) 2015-09-09

Family

ID=47855857

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210484431.0A Active CN102981781B (zh) 2012-10-15 2012-11-23 数据储存装置、储存介质控制器与控制方法

Country Status (3)

Country Link
US (1) US9196327B2 (zh)
CN (1) CN102981781B (zh)
TW (1) TWI493566B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107393578B (zh) * 2016-05-16 2020-07-28 中国长城科技集团股份有限公司 一种内存训练的方法和装置
US11079946B2 (en) 2018-10-26 2021-08-03 Micron Technology, Inc. Write training in memory devices
KR20200077077A (ko) * 2018-12-20 2020-06-30 에스케이하이닉스 주식회사 메모리 시스템, 메모리 시스템의 동작 방법 및 메모리 콘트롤러

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1825585A (zh) * 2005-02-25 2006-08-30 株式会社瑞萨科技 半导体装置
CN1851821A (zh) * 2005-04-23 2006-10-25 英飞凌科技股份公司 半导体存储器和调整时钟信号与选通信号间相位关系的方法
CN1890754A (zh) * 2003-12-30 2007-01-03 英特尔公司 顺序链芯片中的固定相位的时钟和选通信号
JP2010108217A (ja) * 2008-10-30 2010-05-13 Nec Electronics Corp メモリインターフェース及びメモリインターフェースの動作方法
CN102498520A (zh) * 2009-07-10 2012-06-13 阿尔特拉公司 Dqs重新同步校准

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4450586B2 (ja) * 2003-09-03 2010-04-14 株式会社ルネサステクノロジ 半導体集積回路
JP4921888B2 (ja) * 2006-08-22 2012-04-25 ルネサスエレクトロニクス株式会社 インターフェース回路
TWI302318B (en) * 2006-09-06 2008-10-21 Nanya Technology Corp Memory control circuit and method
US7590008B1 (en) * 2006-11-06 2009-09-15 Altera Corporation PVT compensated auto-calibration scheme for DDR3
KR101532529B1 (ko) * 2007-12-21 2015-06-29 램버스 인코포레이티드 메모리 시스템 내 기록 타이밍을 교정하기 위한 방법 및 장치
KR100907016B1 (ko) * 2007-12-28 2009-07-08 주식회사 하이닉스반도체 반도체 메모리 장치의 데이터 입력 회로 및 그 제어 방법
US8234422B2 (en) * 2009-09-11 2012-07-31 Avago Technologies Enterprise IP (Singapore) Pte. Ltd Interfaces, circuits, and methods for communicating with a double data rate memory device
US8918686B2 (en) * 2010-08-18 2014-12-23 Kingtiger Technology (Canada) Inc. Determining data valid windows in a system and method for testing an integrated circuit device
US8356155B2 (en) * 2010-09-13 2013-01-15 Advanced Micro Devices, Inc. Dynamic RAM Phy interface with configurable power states
US8737161B1 (en) * 2012-12-31 2014-05-27 Texas Instruments Incorporated Write-leveling system and method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1890754A (zh) * 2003-12-30 2007-01-03 英特尔公司 顺序链芯片中的固定相位的时钟和选通信号
CN1825585A (zh) * 2005-02-25 2006-08-30 株式会社瑞萨科技 半导体装置
CN1851821A (zh) * 2005-04-23 2006-10-25 英飞凌科技股份公司 半导体存储器和调整时钟信号与选通信号间相位关系的方法
JP2010108217A (ja) * 2008-10-30 2010-05-13 Nec Electronics Corp メモリインターフェース及びメモリインターフェースの動作方法
CN102498520A (zh) * 2009-07-10 2012-06-13 阿尔特拉公司 Dqs重新同步校准

Also Published As

Publication number Publication date
TW201415480A (zh) 2014-04-16
US20140108706A1 (en) 2014-04-17
CN102981781A (zh) 2013-03-20
US9196327B2 (en) 2015-11-24
TWI493566B (zh) 2015-07-21

Similar Documents

Publication Publication Date Title
CN101692346B (zh) 一种存储器数据采样装置及一种采样控制器
CN101446841B (zh) 确定存储器控制器时钟校准值的方法及系统
CN102981776A (zh) 双倍数据率虚拟静态随机存取存储器及其控制器、存取与操作方法、写入与读取方法
CN109800192B (zh) 电子设备、fpga芯片及其接口电路
CN108009372B (zh) 一种ddr内存虚拟写电平校准响应的方法
US9088287B2 (en) Divided clock generation device and divided clock generation method
CN101494088A (zh) 半导体集成电路器件及测试其的方法
CN103065677A (zh) 基于延迟单元的自校准系统
US7415581B2 (en) Semiconductor memory chip
CN102981781B (zh) 数据储存装置、储存介质控制器与控制方法
CN108899057B (zh) 读dqs信号门选通训练方法、装置以及数据传输系统
CN101989466B (zh) 应用于同步动态随机存取内存接口的数据截取及时序漂移侦测的装置及方法
CN104778965A (zh) 半导体器件和包括其的半导体系统
US8754656B2 (en) High speed test circuit and method
US20130232372A1 (en) Integrated circuit, voltage value acquisition method, and transmission and reception system
CN106297889B (zh) 存储器测试系统及其测试方法
CN102332309B (zh) 一种dram源同步的测试方法及其测试电路
US20070245096A1 (en) Finding a data pattern in a memory
CN103186488A (zh) 用于内存系统的电压与时序校准方法
CN103970708A (zh) 一种fpga与通用处理器之间的通信方法及系统
CN202205465U (zh) 一种dram源同步的测试电路
US7415569B2 (en) Memory including a write training block
CN106205692B (zh) 存储器控制器与存储器模块
KR102530884B1 (ko) 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법
CN103226969B (zh) Ddr2读写操作数字延迟链工艺-温度-电压控制器电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant