CN104778965A - 半导体器件和包括其的半导体系统 - Google Patents

Abstract

半导体器件包括命令发生器、信息信号储存单元、终止信号发生器和代码发生器。命令发生器从外部命令信号中产生模式寄存器写入命令信号、开始命令信号和终止信号。信息信号储存单元从外部命令信号中提取信息信号，以储存所述信息信号并输出所述信息信号。终止信号发生器响应于所述信息信号而产生终止信号。代码发生器产生代码信号以控制控制信号的时序。

Description

半导体器件和包括其的半导体系统

相关申请的交叉引用

本申请要求2014年1月13日向韩国知识产权局提交的申请号为10-2014-0003811的韩国专利申请的优先权，其全部内容通过引用合并于此，如同全文阐述。

技术领域

本公开的实施例涉及半导体集成电路，且更具体而言，涉及半导体器件和包括其的半导体系统。

背景技术

已经开发了诸如便携式计算机、个人数字助理(PDA)以及便携式电话的移动系统，以针对便携性来降低其重量。向移动系统供给电源的电池可以很大程度上影响移动系统的总重量。如果移动系统中采用的半导体器件的功耗降低，也可以减少电池的容量，由此降低移动系统的总重量。随着多功能移动系统的发展，对快速的移动系统的需求也逐渐增加。因此，诸如移动存储器件的半导体器件(此外，被称作为‘移动存储器芯片’)的数据传输速度在判定高性能移动系统的操作速度方面是重要的因素。

发明内容

根据一个实施例，一种半导体器件包括：命令发生器、信息信号储存单元、终止信号发生器和代码发生器。命令发生器适用于响应于外部控制信号而从外部命令信号中产生模式寄存器写入命令信号、开始命令信号和终止命令信号。信息信号储存单元适用于响应于模式寄存器写入命令信号而从外部命令信号中提取信息信号，以储存信息信号并输出信息信号。终止信号发生器适用于响应于信息信号而产生终止信号。代码发生器适用于响应于开始命令信号、终止命令信号和终止信号而产生代码信号以控制控制信号的时序。

根据一个实施例，一种半导体系统包括控制器和半导体器件。控制器适用于产生外部控制信号和外部命令信号并接收代码信号以控制控制信号的时序。半导体器件适用于响应于外部控制信号而从外部命令信号中产生开始命令信号、终止命令信号和信息信号，响应于信息信号而产生终止信号，以及响应于开始命令信号、终止命令信号和终止信号而产生代码信号。

在一个实施例中，一种半导体系统包括控制器，所述控制器被配置成产生命令/地址信号、时钟使能信号和芯片选择信号。半导体系统还包括半导体器件，所述半导体器件被配置成接收命令/地址信号、时钟使能信号和芯片选择信号，并产生模式寄存器写入命令、开始命令信号、终止命令信号、终止信号和代码信号。

附图说明

图1是说明根据本发明构思的实施例的半导体系统的框图；

图2是说明包括在图1的半导体系统中的命令发生器的操作的表；

图3是说明从包括在图1的半导体系统中的信息信号储存单元输出的信息信号的表；

图4是说明包括在图1的半导体系统中的终止信号发生器的框图；

图5是说明包括在图1的半导体系统中的代码发生器的框图；

图6和7是说明图1中所示的半导体系统的操作的时序图；以及

图8说明采用根据本发明实施例的存储器控制器电路的系统的框图。

具体实施方式

在下文中，将参照附图来描述本发明构思的各种实施例。然而，所述的实施例仅出于说明性的目的，并非旨在限制本发明构思的范围。半导体器件被设计成通过多个引脚来同时接收命令信号和地址信号。在这种情况下，通过多个引脚输入的信号包括关于命令信号和地址信号的全部信息。另外，命令译码器和地址译码器将通过多个引脚输入的信号译码，以提取命令信号和地址信号。在同步半导体器件的情况下，命令信号和地址信号与时钟信号同步输入。双数据速率(DDR)半导体器件与时钟信号的上升沿和下降沿同步地接收命令信号和地址信号。另外，单数据速率(SDR)半导体器件与时钟信号的上升沿同步地接收命令信号和地址信号。本发明可以包括涉及半导体器件以及包括其的半导体系统的各种实施例。

参见图1，半导体系统可以包括控制器1和半导体器件2。此外，半导体器件2可以包括：命令发生器21、信息信号储存单元22、终止信号发生器23、代码发生器24、代码储存单元25和数据输入单元26。

控制器1可以被配置成将命令/地址信号CA<1:N>、时钟使能信号CKE和芯片选择信号CS施加至半导体器件2。时钟使能信号CKE可以被使能以产生内部时钟信号。芯片选择信号CS可以是被使能以选择包括半导体器件2的芯片(未示出)的外部控制信号。命令/地址信号CA<1:N>可以包括外部命令信号和外部地址信号。另外，命令/地址信号CA<1:N>可以通过同一引脚(未示出)被输入至半导体器件2。可替选地，半导体系统可以被设计成使得外部命令信号与外部地址信号分开，且用于外部命令信号的输入引脚与用于外部地址信号的输入引脚不同。控制器1可以被配置成接收从半导体器件2中产生的代码信号CODE<1:K>，以控制数据选通信号DQS的时序。控制器1还可以被配置成使用代码信号CODE<1:K>来检测工艺/电压/温度(PVT)条件的变化，以控制与用于选通数据DQ<1:J>的控制信号相对应的数据选通信号DQS的时序。控制器1可以被配置成将数据DQ<1:J>和数据选通信号DQS施加至半导体器件2。PVT条件的变化可以意味着半导体器件2的工艺、电压和温度中的至少一个相应地变化。

命令发生器21可以被配置成响应于时钟使能信号CKE和芯片选择信号CS而接收命令/地址信号CA<1:N>，以产生模式寄存器写入命令信号MRW、开始命令信号CMD_START、终止命令信号CMD_STOP和模式寄存器读取命令信号MRR。命令发生器21产生的信号中的一个可以根据命令/地址信号CA<1:N>的逻辑电平被选择性地使能。参见图2，在时钟使能信号CKE具有逻辑“高(1)”电平时，如果具有‘00000’的逻辑电平组合的第一命令/地址信号至第五命令/地址信号CA<1:5>被输入至命令发生器21，则命令发生器21可以接收设定信号OP<1:7>以将开始命令信号CMD_START或终止命令信号CMD_STOP使能。此外，在芯片选择信号CS从逻辑“低(0)”电平改变成逻辑“高(1)”电平时，第一命令/地址信号至第五命令/地址信号CA<1:5>可以被输入至命令发生器21。结果，可以将开始命令信号CMD_START或终止命令信号CMD_STOP使能。更具体地，在芯片选择信号CS从逻辑“低(0)”电平改变成逻辑“高(1)”电平时，命令发生器21可以被配置成接收设定信号OP<7>作为第六命令/地址信号CA<6>。另外，在芯片选择信号CS从逻辑“高(1)”电平改变成逻辑“低(0)”电平时，命令发生器21可以被配置成接收设定信号OP<1:6>作为第一命令/地址信号至第六命令/地址信号CA<1:6>。命令发生器21可以被配置成产生如果设定信号OP<1:7>具有‘1001011’的逻辑电平组合而被使能的开始命令信号CMD_START。另外，命令发生器21可以产生如果设定信号OP<1:7>具有‘1001101’的逻辑电平组合而被使能的终止命令信号CMD_STOP。根据各种实施例，用于将模式寄存器写入命令信号MRW、开始命令信号CMD_START、终止命令信号CMD_STOP和模式寄存器读取命令信号MRR使能的命令/地址信号CA<1:N>的逻辑电平组合可以被设定成不同。

信息信号储存单元22可以被配置成在模式寄存器写入命令信号MRW被使能时，从命令/地址信号CA<1:N>中提取信息信号IS<1:M>，以储存信息信号IS<1:M>并输出信息信号IS<1:M>。根据各种实施例，用于传送包括信息信号IS<1:M>的命令/地址信号CA<1:N>的设计方案可以被设定成不同。信息信号IS<1:M>可以包括关于终止信号IS_STOP何时被使能的信息。例如，参见图3，如果信息信号IS<1:M>具有‘000…00’的逻辑电平组合，则终止信号IS_STOP可以保持禁止状态。另外，如果信息信号IS<1:M>具有“000…01”的逻辑电平组合，则在开始命令信号CMD_START被使能之后经过十六个时钟信号CLK的周期时，终止信号IS_STOP可以被使能。此外，如果信息信号IS<1:M>具有‘000…10’的逻辑电平组合，则在开始命令信号CMD_START被使能之后经过三十二个时钟信号CLK的周期时，终止信号IS_STOP可以被使能。此外，如果信息信号IS<1:M>具有‘111…11’的逻辑电平组合，则在开始命令信号CMD_START被使能之后经过(2M-1)×16个时钟信号CLK的周期时，终止信号IS_STOP可以被使能。根据各种实施例，用于控制终止信号IS_STOP被使能的时间点的信息信号IS<1:M>的逻辑电平组合也可以被设定成不同。

终止信号发生器23可以被配置成产生终止信号IS_STOP，其使能时段根据信息信号IS<1:M>来控制。在开始命令信号CMD_START被输入到终止信号发生器23之后经过由信息信号IS<1:M>设定的预定时间(即，由时钟信号CLK的周期的倍数来表示)时，终止信号IS_STOP可以被使能。终止信号发生器23可以被配置成产生终止信号IS_STOP，其使能时段和禁止状态根据信息信号IS<1:M>的逻辑电平来控制。

代码发生器24可以被配置成产生响应于开始命令信号CMD_START、终止命令信号CMD_STOP和终止信号IS_STOP而被计数的代码信号CODE<1:K>。代码发生器24可以在开始命令信号CMD_START被使能时开始对代码信号CODE<1:K>计数，且可以在终止命令信号CMD_STOP或终止信号IS_STOP被使能时终止对代码信号CODE<1:K>计数。如果PVT条件变化，则可以改变对代码信号CODE<1:K>计数的速度。此外，代码信号CODE<1:K>的逻辑电平可以根据代码信号CODE<1:K>的计数时段来设定。

代码储存单元25可以被配置成储存从代码发生器24中输出的代码信号CODE<1:K>。代码储存单元25可以被配置成如果模式寄存器读取命令信号MRR被使能则将代码信号CODE<1:K>传送至控制器1。控制器1可以被配置成使用代码信号CODE<1:K>来检测PVT条件的变化，以控制与用于选通数据DQ<1:J>的控制信号相对应的数据选通信号DQS的时序。

数据输入单元26可以被配置成响应于时序通过控制器1来控制的数据选通信号DQS而接收数据DQ<1:J>以产生内部数据DIN。在各个实施例中，控制器1可以被配置成控制用于选通多个数据的数据选通信号DQS的时序以及将控制的数据选通信号DQS施加至半导体器件2。

参见图4，终止信号发生器23可以被配置成包括计数信号发生器230和终止检测器234。计数信号发生器230可以被配置成包括时钟缓冲器231、分频器232和计数器233。时钟缓冲器231可以被配置成如果开始命令信号CMD_START被使能则缓冲时钟信号CLK以产生反相时钟信号CLKB。分频器232可以被配置成将反相时钟信号CLKB分频以产生分频时钟信号CLK_DIV。计数器233可以被配置成产生与分频时钟信号CLK_DIV同步顺序计数的计数信号CNT<1:K>。终止检测器234可以被配置成接收计数信号CNT<1:K>和信息信号IS<1:M>。终止检测器234还可以被配置成如果计数信号CNT<1:K>具有与信息信号IS<1:M>相对应的逻辑电平组合则产生终止信号IS_STOP。根据各种实施例，与信息信号IS<1:M>相对应的逻辑电平组合可以被设定成不同。

参见图5，代码发生器24可以被配置成包括信号合成器241和代码计数器242。信号合成器241可以被配置成将终止信号IS_STOP和终止命令信号CMD_STOP合成，以产生合成终止信号STOP_SUM。在终止信号IS_STOP或终止命令信号CMD_STOP被使能时合成终止信号STOP_SUM可以被使能。代码计数器242可以被配置成在开始命令信号CMD_START被使能时开始对代码信号CODE<1:K>计数，而在合成终止信号STOP_SUM被使能时终止对代码信号CODE<1:K>计数。

将参照图6和图7来描述具有上述配置的半导体系统的操作。

参见图6，当终止信号IS_STOP被禁止成具有逻辑“低”电平时，从开始命令信号CMD_START被使能的时刻“T11”直到终止命令信号CMD_STOP被使能的时刻“T12”，可以对代码信号CODE<1:K>计数。如图2中所示，终止信号IS_STOP可以被配置成如果信息信号IS<1:M>具有‘000…00’的逻辑电平组合则保持禁止状态。

参见图7，如果终止信号IS_STOP在时刻“T22”被使能成具有逻辑“高”电平，则从开始命令信号CMD_START被使能的时刻“T21”直到终止信号IS_STOP被使能的时刻“T22”，可以对代码信号CODE<1:K>计数。如图2中所示，终止信号IS_STOP的使能时段可以根据信息信号IS<1:M>的逻辑电平组合来控制。

参见图8，系统1000可以包括一个或更多个处理器1100。处理器1100可以单独地使用或与其他的处理器结合使用。芯片组1150可以与处理器1100电耦接。芯片组1150可以是信号在处理器1100与系统1000的其他部件之间的通信路径。其他部件可以包括：控制器1、存储器控制器1200、输入/输出(“I/O”)总线1250、以及盘驱动器控制器1300。根据系统1000的配置，可以经由芯片组1150传送多个不同信号中的任意一个。

存储器控制器1200可以与芯片组1150电耦接。存储器控制器1200可以经由芯片组1150接收从处理器1100提供的请求。存储器控制器1200可以与一个或更多个存储器件1350电耦接。存储器件1350可以与控制器1电耦接，且可以包括上述半导体器件2。

芯片组1150还可以与I/O总线1250电耦接。I/O总线1250可以用作信号从芯片组1150至I/O设备1410、1420和1430的通信路径。I/O设备1410、1420和1430可以包括：鼠标1410、视频显示器1420、或键盘1430。I/O总线1250可以利用多个通信协议中的任意一种以与I/O设备1410、1420和1430通信。

盘驱动器控制器1300也可以与芯片组1150电耦接。盘驱动器控制器1300可以用作芯片组1150与一个或更多个内部盘驱动器1450之间的通信路径。盘驱动器控制器1300和内部盘驱动器1450可以彼此通信、或者实质地利用任何类型的通信协议与芯片组1150通信。

如以上述，根据各种实施例的半导体系统可以响应于芯片选择信号CS，而在由从命令/地址信号CA<1:N>产生的信号设定的预定时段期间，对代码信号CODE<1:K>计数。对代码信号CODE<1:K>计数的时段可以被设定成从开始命令信号CMD_START被使能时直到终止命令信号CMD_STOP被使能时。另外，对代码信号CODE<1:K>计数的时段可以被设定成从开始命令信号CMD_START被使能时直到终止信号IS_STOP被使能时。对代码信号CODE<1:K>计数的时段可以被设定成常数。然而，对代码信号CODE<1:K>计数的速度可以根据PVT条件的变化而变化。因此，代码信号CODE<1:K>的逻辑电平组合可以根据PVT条件的变化而变化。控制器1可以被配置成根据代码信号CODE<1:K>的逻辑电平组合来检测半导体器件2中的PVT条件的变化。另外，控制器1可以控制与用于选通数据DQ<1:J>的控制信号相对应的数据选通信号DQS的时序。

通过以上实施例可以看出，本申请提供了以下的技术方案。

技术方案1.一种半导体器件，包括：

命令发生器，适用于响应于外部控制信号而从外部命令信号中产生模式寄存器写入命令信号、开始命令信号和终止信号；

信息信号储存单元，适用于响应于所述模式寄存器写入命令信号而从所述外部命令信号中提取信息信号，以储存所述信息信号并输出所述信息信号；

终止信号发生器，适用于响应于所述信息信号而产生终止信号；以及

代码发生器，适用于响应于所述开始命令信号、所述终止命令信号和所述终止信号而产生代码信号以控制控制信号的时序。

技术方案2.如技术方案1所述的半导体器件，其中，所述外部控制信号是用于选择包括所述半导体器件的芯片的芯片选择信号。

技术方案3.如技术方案1所述的半导体器件，其中，所述信息信号包括关于所述终止信号被使能的时间点的信息。

技术方案4.如技术方案1所述的半导体器件，其中，所述终止信号发生器包括：

计数信号发生器，适用于产生从所述开始命令信号被使能的时间点起被计数的计数信号；以及

终止检测器，适用于响应于所述信息信号而检测所述计数信号以产生所述终止信号。

技术方案5.如技术方案4所述的半导体器件，其中，所述终止检测器适用于如果所述计数信号具有与所述信息信号相对应的逻辑电平组合则产生所述终止信号。

技术方案6.如技术方案1所述的半导体器件，其中，所述代码发生器包括：

信号合成器，适用于响应于所述终止命令信号和所述终止信号而产生合成终止信号；以及

代码计数器，适用于响应于所述开始命令信号和所述合成终止信号而对所述代码信号计数。

技术方案7.如技术方案6所述的半导体器件，其中，所述合成终止信号在所述终止命令信号或所述终止信号被使能时被使能。

技术方案8.如技术方案7所述的半导体器件，其中，所述代码计数器适用于从所述开始命令信号被使能的时间点起开始对所述代码信号计数，以及在所述合成终止信号被使能的时间点终止对所述代码信号计数。

技术方案9.如技术方案1所述的半导体器件，其中，所述命令发生器适用于响应于所述外部控制信号而从所述外部命令信号中产生模式寄存器读取命令信号。

技术方案10.如技术方案9所述的半导体器件，还包括：

代码储存单元，适用于响应于所述模式寄存器读取命令信号而储存所述代码信号以及输出所述代码信号。

技术方案11.如技术方案1所述的半导体器件，其中，所述控制信号是用于选通输入到所述半导体器件的数据的数据选通信号。

技术方案12.一种半导体系统，包括：

控制器，适用于产生外部控制信号和外部命令信号并接收代码信号，以控制控制信号的时序；以及

半导体器件，适用于响应于所述外部控制信号而从所述外部命令信号中产生开始命令信号、终止命令信号和信息信号，响应于所述信息信号而产生终止信号，以及响应于所述开始命令信号、所述终止命令信号和所述终止信号而产生所述代码信号。

技术方案13.如技术方案12所述的半导体系统，其中，所述控制信号是用于选通输入到所述半导体器件的数据的数据选通信号。

技术方案14.如技术方案12所述的半导体系统，其中，所述半导体器件适用于响应于所述外部控制信号而从所述外部命令信号中产生模式寄存器读取命令信号，以及响应于所述模式寄存器读取命令信号而将所述代码信号传送至所述控制器。

技术方案15.如技术方案12所述的半导体系统，其中，所述信息信号包括关于所述终止信号被使能的时间点的信息。

技术方案16.如技术方案12所述的半导体系统，其中，所述半导体器件包括：

命令发生器，适用于响应于所述外部控制信号而从所述外部命令信号中产生模式寄存器写入命令信号、所述开始命令信号和所述终止命令信号；

信息信号储存单元，适用于响应于所述模式寄存器写入命令信号而从所述外部命令信号中提取所述信息信号，以储存所述信息信号并输出所述信息信号；

终止信号发生器，适用于响应于所述信息信号而产生所述终止信号；以及

代码发生器，适用于响应于所述开始命令信号、所述终止命令信号和所述终止信号而产生所述代码信号。

技术方案17.如技术方案16所述的半导体系统，其中，所述终止信号发生器包括：

计数信号发生器，适用于产生从所述开始命令信号被使能的时间点起被计数的计数信号；以及

终止检测器，适用于响应于所述信息信号而检测所述计数信号以产生所述终止信号。

技术方案18.如技术方案17所述的半导体系统，其中，所述终止检测器适用于在所述计数信号具有与所述信息信号相对应的逻辑电平组合时产生所述终止信号。

技术方案19.如技术方案16所述的半导体系统，其中，所述代码发生器包括：

信号合成器，适用于响应于所述终止命令信号和所述终止信号而产生合成终止信号；以及

代码计数器，适用于响应于所述开始命令信号和所述合成终止信号而对所述代码信号计数。

技术方案20.如技术方案19所述的半导体系统，其中，所述代码计数器适用于在所述开始命令信号被使能时开始对所述代码信号计数，而在所述合成终止信号被使能时终止对所述代码信号计数。

Claims (10)

1.一种半导体器件，包括：

命令发生器，适用于响应于外部控制信号而从外部命令信号中产生模式寄存器写入命令信号、开始命令信号和终止信号；

信息信号储存单元，适用于响应于所述模式寄存器写入命令信号而从所述外部命令信号中提取信息信号，以储存所述信息信号并输出所述信息信号；

终止信号发生器，适用于响应于所述信息信号而产生终止信号；以及

代码发生器，适用于响应于所述开始命令信号、所述终止命令信号和所述终止信号而产生代码信号以控制控制信号的时序。

2.如权利要求1所述的半导体器件，其中，所述外部控制信号是用于选择包括所述半导体器件的芯片的芯片选择信号。

3.如权利要求1所述的半导体器件，其中，所述信息信号包括关于所述终止信号被使能的时间点的信息。

4.如权利要求1所述的半导体器件，其中，所述终止信号发生器包括：

计数信号发生器，适用于产生从所述开始命令信号被使能的时间点起被计数的计数信号；以及

终止检测器，适用于响应于所述信息信号而检测所述计数信号以产生所述终止信号。

5.如权利要求4所述的半导体器件，其中，所述终止检测器适用于如果所述计数信号具有与所述信息信号相对应的逻辑电平组合则产生所述终止信号。

6.如权利要求1所述的半导体器件，其中，所述代码发生器包括：

信号合成器，适用于响应于所述终止命令信号和所述终止信号而产生合成终止信号；以及

代码计数器，适用于响应于所述开始命令信号和所述合成终止信号而对所述代码信号计数。

7.如权利要求6所述的半导体器件，其中，所述合成终止信号在所述终止命令信号或所述终止信号被使能时被使能。

8.如权利要求7所述的半导体器件，其中，所述代码计数器适用于从所述开始命令信号被使能的时间点起开始对所述代码信号计数，以及在所述合成终止信号被使能的时间点终止对所述代码信号计数。

9.如权利要求1所述的半导体器件，其中，所述命令发生器适用于响应于所述外部控制信号而从所述外部命令信号中产生模式寄存器读取命令信号。

10.一种半导体系统，包括：

控制器，适用于产生外部控制信号和外部命令信号并接收代码信号，以控制控制信号的时序；以及

半导体器件，适用于响应于所述外部控制信号而从所述外部命令信号中产生开始命令信号、终止命令信号和信息信号，响应于所述信息信号而产生终止信号，以及响应于所述开始命令信号、所述终止命令信号和所述终止信号而产生所述代码信号。