CN103368388A

CN103368388A - 利用时钟抖动进行均方根至直流转换的装置和方法

Info

Publication number: CN103368388A
Application number: CN2013102011379A
Authority: CN
Inventors: 李�真
Original assignee: Suzhou Baker Microelectronics Co Ltd
Current assignee: Suzhou Baker Microelectronics Co Ltd
Priority date: 2013-05-27
Filing date: 2013-05-27
Publication date: 2013-10-23

Abstract

本发明提供了一种进行均方根至直流转换的方法和装置，其中的输入信号使用一个包含时钟信号的电路进行取样，包括一个时钟信号的输入信号进行取样。该时钟信号是抖动的，但是，考虑到各种可能发生的问题，如混叠。抖动可能会发生在转换之前的取样过程中，例如，当输入信号在转换之前转换为数字信号。或者，抖动可能会发生作为有效值直流转换的一部分。

Description

利用时钟抖动进行均方根至直流转换的装置和方法

技术领域

本发明涉及一种用于提供正比于输入信号的方均根值(RMS)的输出信号的装置和方法。更具体地，本发明涉及的装置和方法，用于利用时钟抖动取样数据提供一种与具有双极性信号范围的输入信号的均方根值成正比的输出信号。输出信号可以是与输入信号的均方根值成比例的直流(DC)(俗称均方根至直流转换)信号，或者可以是一个数字信号，其具有的值与一个输入信号的均方根值成比例。

背景技术

有各种已知的进行的均方根至直流转换的方法。这些方法中许多是利用连续时间电路，如执行转换中的热技术和对数/反对数技术。最近，出现了利用完成转换过程中数据取样的趋势。数据取样可能以不同的方式来使用，例如用来作为前端数据转换器，其对模拟信号进行取样并转换为数字信号。在这种情况下，均方根至直流转换电路完全是数字的。

在这些已知的数据取样器转换器通常在一个固定的频率上进行取样过程，这可能会导致混叠的问题，与/或带宽的限制。对于大多数输入波形，不应该有破坏的转换过程。然而，例如，当有频率分量混叠在另一个频率分量的顶部时，转换过程可能会被破坏。例如，如果Fs/4波形的基波频率在其三次谐波处也有能量，三次谐波在基波的顶部上将从3*Fs/4混叠到Fs/4。其结果可能是建设性或相消的，其取决于取样的精确相位。

人们曾试图解决这些问题，往往利用滤波电路过滤掉Fs/2以上的所有频率。这样的技术，但是，本质上必须是频率选择性的，随频率变化的振幅响应。这可能会导致通带上的均匀度，其直接影响均方根至直流转换的精度。此外，一定的均方根至直流转换的输入信号的带宽受限为小于取样频率的一半，当任何显著的谐波能量被过滤掉时，这也可能导致错误结果。

因此，提供利用数据取样技术来进行均方根至直流转换而不会产生混叠问题的方法和装置将是可取的。

提供利用数据取样技术来进行均方根至直流转换的方法和装置也将是可取的，其提供固有的准确度与频率。

发明内容：

根据本发明的这些和其它目的，本发明的均方根至直流转换器电路包括在取样过程中用于抖动时钟信号的电路。抖动电路利用数据本身是在一个较高频率上进行取样的性质，而数据仅有的一个低频特性是必要的。例如，在大多数国家中配电网是50Hz或60Hz，这需要一个平均滤波器基本上过滤掉持续时间为20毫秒或更少的所有变体。这些过滤器为了线频率的准确性通常只有1-5Hz。另一方面，一个典型的均方根至直流转换器使用相当高的取样频率，例如100kHz。

本发明以随机或随机样的方式抖动取样时钟信号，例如，输入频率和取样频率恒等的可能性很小，或在一个出错率上(即，相对于谐波)。此外，取样时钟的频谱不需要有很宽的带宽，如已在其他应用中使用，例如测量和电磁干扰问题。相反，抖动只需要有超过均方根平均时间常数的足够的抖动，所以在许多“随机”过程中取样任何高频率的输入。

本发明的技术解决方案：

在本发明的优点之一是一个特定的均方根至直流转换器电路的选择是独立于本发明的。所有这一切需要的是转换电路必须是一个取样数据系统。例如，该系统可以利用一个取样的数字-模拟转换器(DAC)作为产生数字取样数据的前端。然后，数字数据可以作为数据流馈送到数字处理系统执行该转换。或者，取样系统可以并入均方根至直流转换器且转换器本身可以使用完全模拟处理产生一个模拟输出信号来执行转换。

对比文献，发明专利：适用任意交流信号波形的交流电子负载模拟装置，申请号：200410003177.3

对比文献，发明专利：校正时钟抖动的方法和装置，申请号：201180001223.4

附图说明：

下面将更详尽的描述本发明的上述目的和优点，采取相应的附图说明，各元件的参考符号都在图中标明。

图1A和图1B是用来说明本发明所解决的潜在问题的一个三角波形的曲线图；

图2A和图2B是用来说明本发明所解决的潜在问题的一个正弦波形的曲线图；

图3是根据本发明原理构成的时钟产生电路；

图4是根据本发明原理构成的另一种时钟产生电路；

图5是根据本发明原理构成的另一种时钟产生电路；

图6是根据本发明构成的一个参考电压电路；

图7是根据本发明构成的另一个参考电压电路；

图8是根据本发明构成的一个数字时钟电路。

具体实施方式：

图1A和图1B所示为取样用来进行均方根至直流转换时可能出现的潜在问题的一个例子。三角波形102具有1.73205伏的峰值(即，3的平方根)，一些特殊情况是它完全由一个基波和奇次谐波组成，其将在彼此的顶部上混叠为Fs/4-基波。如图1A所示，取样发生在零交叉、波峰和波谷，如图1A中网点 106所示。这些取样点呈现的均方根至直流转换电路与输入大致等于：0，1.73205，0，-1.73205，0，1.73205，0，-1.73205等的字符串。然后，转换电路将产生一个值为1.2247伏的直流，其大约为22.5％的实际值高估。

如图1B所示，在另一方面，示出了取样信息的一个简单相移的效果。三角波形104和三角波形102基本上相同，但是，在这种情况下，它已经相移约45度。相移的取样产生的数据流为：+0.866，+0.866，-0.866，-0.866，+0.866，+0.866等，如图1B上的网点108所示。在这种情况下，转换电路将产生一个结果为0.866伏的直流，这是一个约为13.5％的实际值低估。

此问题并不限定于一个特定的波形。例如，图2A和图2B显示，即使出现使用纯正弦波形的类似问题。图2A示出正弦波形202的取样率和正弦波形的频率是相同的(或者是另一个的整数倍)。在数据点206上进行波形202的取样，与每个正弦波的峰值一致。这将导致一个1.414伏的恒定值被应用到转换电路，该电路产生一个结果为1.414伏的直流，高估的41％超过值为1伏的真均方根。

图2B示出相同的正弦波和相同的取样频率，但包含一个移相。使使用数据点208进行波形204的取样，其余每个正弦波的零交叉一致。然而，此取样产生一个值为0伏的直流，这显然是一个低估。

然而，根据本发明原理，基于相移的均方根至直流转换的变化，可以有利地用来产生更精确的转换值。这些优点尤其适用于使用50Hz或60Hz电源信号的均方根至直流转换。由于取样率通常大约为100kHz一在本技术领域的技术人员将会理解，该值仅仅是一个例子且不建议本发明的使用上有限制一大量样本可以在各移相点上进行，并同时平均产生显着更准确的与输入信号频率和取样频率之间的关系无关的均方根至直流转换值。移相自动发生，根据本发明原理，通过使用取样电路来抖动时钟信号。

图3是根据本发明的原理使用的时钟产生电路的原理图。时钟产生电路300阐明了一个R-C定时器，其配置为自由运行的振荡器。电路300包括定时电阻302和304，电容器306，电压设置电阻器308、310和312，比较器314和316，逻辑门电路318(在此配置中，一个RS触发器)，反相器320和开关322。电阻器308、310和312可以被配置，使得比较器314的反相电压约是2/3V，而输入到比较器316的非反相电压为1/3V，通过设置三个电阻器中每一个为相同的值。

电路300的工作如下。当V_out为高电平且开关322打开时，通过定时电阻302和304电压给电容器306充电到比较器314的反相输入端上的三分之二的电源电压V。一旦电容器306上的电压达到2/3V，比较器314的输出使逻辑门318锁存器复位，从而将V_out改变为低电平，使得开关322关闭(因为低电平输出被反相器320反转)。在那时，定时电阻304从电容器306的电压放电，直到它在比较器316的非反相输入上达到1/3V。一旦电容器306上的电压达到1/3V，比较器316设置逻辑门318，从而将V_out改变为高电平并打开开关322。

根据本发明原理，电路300可能以几种不同的方式引入时钟抖动。设置电路300中时钟抖动的方法之一是将电阻器302和304设置为非常高的值(其中，必然需要电容器306有一个非常小的值)。这夸大它们对阈值的影响并导致V_out从高电平转换至低电平，反之亦然，因为约翰逊噪声随着阻力增加而增大。这种方法的另外一个优点是，电容器306的低值可容许被包含在同一集成电路作为振荡器和均方根至直流转换器(而不是作为外部元件)。然而，更大的电阻器302和304的值需要额外电路的管芯空间，这必然限制了它们的大小。

电路300(这将导致随机或伪随机时钟抖动)引入噪声的另一种方法是使比较器的输入阶段工作在非常低的电流水平，这提供了额外降低电源的消耗的优势。然而，这种技术受减缓响应时间的程度限制且振荡器可以承受而无失效。时钟抖动的另外一个方法是直接将噪声增加进入比较器的阈值。然而，电路300受限，其比较器的阈值是相互关联的，使得其他任何引入到一个阈值的噪声引入到另一个阈值。结果，只是放电工作电压(即，电阻304/电容306)的共模电平变化。

如图4所示，对电路300稍作修改可以克服这些不足之处。图4示出了时钟产生电路400，其中包括许多先前相对于图3所描述的组件(因此，前面的描述同样适用于电路400)。电路400的结构基本上和电路300是类似的，除了比较器的阈值的输入电压已被相互隔离。例如，现在通过电阻器408和424设置比较器314的反相输入端。电阻器408具有大致相同的值如同电阻器308，而电阻424是该值的两倍，从而电压仍然是2/3V。同样，电阻器410和412具有基本相同的值，电阻器310和312(其彼此相等的)，从而使比较器316的非反相输入处的电压仍然是1/3V。

然而，隔离两个阈值输入，使得模拟噪声生成器426包含在其中一个，而不是另一个阈值(在本技术领域的技术人员将会理解，任一阈值，另一个阈值，或两个阈值，其中给每个阈值提供不同的噪声，可以补充噪声引起根据本发明的时钟抖动)。噪声生成电路426可以是一个模拟电路，或者它可能是一个数字的伪随机噪声生成器(PRNG)，在输入到比较器之前，它为数字-模拟转换器(DAC)提供一个数字输出。然而，电路400，因为取决于电源上的电压，其可能无法在理想的水平进行。这不利的依赖性可能特别适用于该情况下：输入信号可能要被放大或受同一电源供电的电路的其他影响。与不充分的去耦，电源电压可能会采取相位锁定或注入锁定振荡器到输入信号或输入信号的谐波。如果发生这样的情况，时钟抖动的好处基本上将丢失。

图5示出的时钟生成电路500，其中涉及以前电路的去耦问题。电路500包括两个定时电容器502和504，充电电路506和508，逻辑电路510和反馈电路512，其协同工作提供一个时钟信号，其是从电源电压中去耦，但其依据本发明来抖动。电路500可以在一个单一的CMOS集成电路中实现，下面将更详细明了的讨论。

电容器502和504由电流源513的电流进行充电，其分别通过晶体管506和508。使用两个电容而不是一个，因此，允许使用不同的电容值以及非对称的占空比(一个电容为电路500工作贡献的时钟周期比其他的长)。双值电容配置的另一个优点是，振荡周期对电容器的放电时间变得不敏感，其控制不佳。充电电路506和508的控制是基于反馈电路512的输入，它为晶体管506和508的栅极提供输出Q。

逻辑电路510包括比较器514，其由晶体管516、518和520组成。在本发明的另一个方面，比较器514的晶体管都是原生NMOS晶体管，其有一个较低的V_GS阈值在非常低的电源电压上进一步提高了电路500的性能。此外，因为存在氧化物-半导体界面而必然发生1/f噪声，使用MOS晶体管而不是双极性晶体管会导致发生时钟抖动。

比较器514通过晶体管520偏置，其进行电流源522所提供的通过由晶体管520和524形成的电流镜的静态偏置电流。晶体管526也可以最大化的进行同样的偏置电流，但在大多数情况下，将进行线性化和无电流处理。比较器514将电容器502和504(其分别提供给晶体管516和518的栅极)所提供的电压与提供给晶体管520的栅极的电压V_ref进行比较。当电容电压超过V_ref时，晶体管528的漏极下拉，由于从晶体管520到晶体管530的漏极电流减少，其以很小的电阻发生。这将导致晶体管532节点534进行并提供一个逻辑高电平。

根据本发明的另一个原理，逻辑高电平呈现给反相器536、538和540的一个字符串，其以增大的强度配置。例如，反相器536是最弱的反相器且反相器540是最强的。这进一步降低了电路500的功率消耗，结果是通过晶体管528漏电流缓慢下降，而相对快些的，但其实仍然缓慢，在晶体管520的漏极处上升。反相器536的输入实际上可能在交叉传导区花费相对长的时间。因此，使用一个弱的反相器如反相器536将最大限度地减少电流量，其是从电源轨到地进行交叉。

由于弱反相器只能驱动一个轻负载，所以使用一对越来越强的反相器538和540，使该信号最终足够强从而驱动输入到逻辑门542(在这种情况下，一个D触发器)。在本技术领域的技术人员将会理解，在集成电路制造中，通过改变场效应管中用于构造反相器门的宽度与长度之比来完成反相器的不同强度。

逻辑门542配置作为一个计数触发器从而每次触发时钟，输出切换(即从一个状态变化到另一个状态)。输出Q反馈到晶体管544和546，交替电容器502和504的发射顺序。反相器538的输出也反馈到晶体管548和550的栅极，以确保正确的启动电路500(因为逻辑门542是边沿触发，挂断状态可能在启动时发生而定时电容器502和504没有一个可替代的放电方法，该反馈电路防止发生这些问题)。

当一些时钟抖动可能由晶体管516、518和520使用MOS晶体管而导致时，额外的抖动可能由电路500工作在非常低的功率水平或通过改变为晶体管520的栅极提供的参考电压v_ref来提供。此外，它可能优选利用一个参考电压，其对电源电压与/或温度的变化不敏感，例如，通过使用一个带隙参考电压。

图6所示为一个带隙参考电压和电路，其将噪声引入到参考电压，目的是根据本发明来抖动时钟信号。电路600包括一个带隙参考电压源602，一个伪随机数生成器604(PRNG604)，一个数字-模拟转换器606(DAC606)以及电阻器608和610(电阻器608最好基本上小于电阻610)。PRNG604在本技术领域是众所周知的，其可以使用任一公知的技术来实现。

DAC606从PRNG604中取走数字信号，将其转换为模拟信号并将它与602的模拟信号相结合从而产生一个模拟噪声的输出信号。电阻值的差异可以防止噪声信号压倒实际的参考电压信号。图7所示为在电路700中的一个类似的配置，其中PRNG604和DAC606的数字实现由模拟噪声生成器704替换。

图8所示为本发明可用于作为在电路800中的一个大的数字信号处理系统一部分的一种方式。电路800包括数字计数器804、PRNG806并且还可以包括分压器808。电路800取决于主时钟信号802的存在，其根据本发明提供的抖动，在数字计数器804中除以N或N+1从而提供抖动的取样时钟信号(数字计数器804可能是任何市售可利用的数字除法器/计数器执行所需功能或任何其它此类电路)。然后，PRNG806利用每一个取样时钟周期以一个伪随机的方式改变主时钟的分频。取样时钟信号可直接送入PRNG806，或者它可以在低得多的频率递增包括在取样时钟信号和PRNG806之间的一个除以M的计数器808(在这种情况下，将不存在直接连接PRNG806)。

根据本发明原理，在本技术领域的技术人员会发现，本发明的装置的电路配置可以使用上面所示出和讨论以外的电路配置来实现。为说明起见，本发明不受限制，只受本发明的权利要求所限制。

Claims

1.一种利用时钟抖动进行均方根至直流转换的装置和方法，其特征是：均方根至直流的电路在输入节点处产生一个输出信号，其正比于输出节点处的输入信号的均方根值(RMS)，所述电路包括：至少在部分程度上，输入电路取样的输入信号是基于时钟信号；时钟抖动电路抖动时钟信号；转换电路将所述取样输入信号转换为与输入信号的均方根值成正比的输出信号；所述输入电路包括取样电路；所述输入电路和转换电路组成在一个集成电路内。

2.根据权利要求1所述的一种利用时钟抖动进行均方根至直流转换的装置和方法，其特征是：所述输入电路包括一个取样保持的电路；所述输入电路取样模拟信号并且产生一个数字信号，所述转换电路对所述取样输入信号和输出信号进行数字转换；所述输入电路取样模拟信号并且产生一个模拟信号，所述转换电路所述取样输入信号和输出信号进行模拟转换，使得所述输出信号是一个模拟直流输出信号；所述输入电路和时钟抖动电路在转换电路之前工作；所述时钟抖动电路连同转换电路一起工作，例如，所述时钟抖动是所述转换的一部分。

3.根据权利要求1所述的一种利用时钟抖动进行均方根至直流转换的装置和方法，其特征是：所述时钟抖动电路包括：时钟产生电路；噪声发生电路耦合到所述时钟产生电路，其将噪声引入所述时钟产生电路并导致所述时钟产生电路的时间变化；所述时钟产生电路包括一个RC振荡器电路，其包括第一和第二比较器耦合到一个逻辑门，所述逻辑门提供所述时钟信号，所述第一和第二比较器将变化的输入信号分别与第一和第二阈值比较；所述噪声产生电路中只耦合到所述第一和第二阈值信号其中一个。

4.根据权利要求1所述的一种利用时钟抖动进行均方根至直流转换的装置和方法，其特征是：所述时钟抖动电路包括：第一和第二定时电容；第一和第二充电电路分别为所述第一和第二定时电容充电；至少具有一个输出节点的逻辑电路提供时钟信号和输入节点；反馈电路耦合在所述输出节点和所述第一或第二充电电路之间；比较器电路耦合到所述第一和第二电容器，所述比较器电路为逻辑电路提供的一个逻辑输入信号响应于所述第一和第二定时电容上的电压和一个参考电压的比较；所述至少一个输出节点包括：第一和第二输出节点分别提供一个非反相时钟信号和反相时钟信号；所述的第一和第二定时电容器具有不同的值，使得所述时钟信号是一种非对称的时钟信号；所述时钟抖动电路在一个单一的CMOS集成电路上形成；所述比较器电路是由第一、第二和第三NMOS晶体管组成。

5.根据权利要求1所述的一种利用时钟抖动进行均方根至直流转换的装置和方法，其特征是：所述均方根至直流电路还包括第一、第二和第三反相器一起串联耦合在所述比较器电路和所述逻辑电路的输入节点之间，使得所述第一反相器耦合到所述比较器电路且所述第三反相器耦合到所述输入节点，第一反相器弱于所述第二反相器，所述第二反相器弱于所述第三反相器；所述电压参考电路提供参考电压，参考电路工作提供参考电压，使得参考电压对于电源电压的变化不敏感；所述参考电路包括：一个带隙电压参考电路工作提供所述参考电压，其对温度不敏感。

6.根据权利要求2所述的一种利用时钟抖动进行均方根至直流转换的装置和方法，其特征是：所述时钟抖动电路还包括：噪声产生电路给参考电压增加了噪声，所述噪声引起所述时钟信号抖动；所述噪声产生电路提供数字输入到一个数字-模拟转换器，其输出的噪声电压信号与所述参考电压相结合；所述数字输入是一个伪随机数发生器产生的；其中，为所述均方根至直流电路提供一个主时钟信号，所述噪声产生电路还包括：时钟分频电路，将所述主时钟信号以伪随机的方式分离，所述伪随机数生成器在每一个取样时钟周期内为所述分离电路提供一个输入信号；所述噪声生成电路提供一个模拟信号与所述参考电压相结合。

7.根据权利要求6所述的一种利用时钟抖动进行均方根至直流转换的装置和方法，其特征是：均方根至直流的电路在输入节点处产生一个输出信号，其正比于输出节点处的输入信号的均方根值(RMS)，所述电路包括：至少在部分程度上，输入电路取样的输入信号是基于时钟信号；每一个取样时钟周期，抖动所述时钟信号；将所述取样输入信号转换成输入信号，产生一个与所述输出信号的均方根值成比例的输出信号；所述取样产生一个模拟取样信号，所述转换过程工作产生输出信号，所述输出信号是一个模拟输出信号；所述取样过程产生一个数字取样的信号，所述转换过程进行一个数字转换从而使得输出信号是一个数字信号。

8.根据权利要求7所述的一种利用时钟抖动进行均方根至直流转换的装置和方法，其特征是：该方法还包括：产生所述时钟信号，所述生成的时钟信号由所述抖动过程进行抖动；所述抖动包括：将一个模拟噪声信号引入到一个参考电压用于产生所述时钟信号；所述抖动还包括：产生一个伪随机数字信号转换为模拟信号，引入到一个参考电压用于产生所述时钟信号。