CN113094022B - 一种模拟乘法器 - Google Patents

一种模拟乘法器 Download PDF

Info

Publication number
CN113094022B
CN113094022B CN202110639850.6A CN202110639850A CN113094022B CN 113094022 B CN113094022 B CN 113094022B CN 202110639850 A CN202110639850 A CN 202110639850A CN 113094022 B CN113094022 B CN 113094022B
Authority
CN
China
Prior art keywords
signal
switch
unit
voltage
switch unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110639850.6A
Other languages
English (en)
Other versions
CN113094022A (zh
Inventor
谭小亮
黎官华
蓝创
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidi Microelectronics Group Co ltd
Original Assignee
Guangdong Xidi Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Xidi Microelectronics Co ltd filed Critical Guangdong Xidi Microelectronics Co ltd
Priority to CN202110639850.6A priority Critical patent/CN113094022B/zh
Publication of CN113094022A publication Critical patent/CN113094022A/zh
Application granted granted Critical
Publication of CN113094022B publication Critical patent/CN113094022B/zh
Priority to US17/678,446 priority patent/US11392780B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52—Multiplying; Dividing
    • G06F7/523—Multiplying only
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/16—Arrangements for performing computing operations, e.g. operational amplifiers for multiplication or division
    • G06G7/161—Arrangements for performing computing operations, e.g. operational amplifiers for multiplication or division with pulse modulation, e.g. modulation of amplitude, width, frequency, phase or form

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Power Engineering (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Amplitude Modulation (AREA)

Abstract

本申请公开了一种模拟乘法器，包括第一信号输入模块、第二信号输入模块或第三信号输入模块，第一信号输入模块用于输出调频信号，第二信号输入模块包括第一储能单元、第一开关单元与第二开关单元，第一储能单元通过第一开关单元与第一电压信号连接，并通过第二开关单元与第二电压信号连接，第一开关单元与第二开关单元以调频信号的频率交替通断，第三信号输入模块包括第二储能单元、两个第三开关单元与两个第四开关单元，第二储能单元通过第一个第三开关单元与第一电压信号连接，并通过第二个第三开关单元与第二电压信号连接，第三开关单元与第四开关单元以调频信号的频率交替通断。通过上述方式，能够通过较为简单的结构实现模拟乘法器的功能。

Description

一种模拟乘法器
技术领域
本申请涉及电子电路技术领域，特别是涉及一种模拟乘法器。
背景技术
模拟乘法器广泛应用于信号的调制、解调、检波及混频等领域，例如为调制器、变频器、相位比较器、功率检波器等的重要组成。模拟乘法器通常实现的是两个连续信号的乘积。
在现有技术中，一些模拟乘法器的架构基于MOS管中常见的一级静态模型（即Shichman-Hodges模型）来构建，而另一些模拟乘法器中，则需要用到A/D和D/A转换器以实现其功能。
然而，在基于Shichman-Hodges模型构建的模拟乘法器中，为了保证精度这些乘法器的器件需要在饱和区域或亚阈值区域内工作，则该方案对器件匹配的要求较为严格，导致整个系统较难实现。而若模拟乘法器需用到A/D和D/A转换器，会使得整个系统变得较为复杂，也较难实现。
发明内容
本申请实施例旨在提供一种模拟乘法器，能够通过较为简单的结构实现模拟乘法器的功能。
为实现上述目的，第一方面，本申请提供一种模拟乘法器，所述模拟乘法器用于计算第一输入模拟信号与第二输入模拟信号的乘积，所述模拟乘法器包括：
第一信号输入模块，所述第一信号输入模块与所述第一输入模拟信号连接，所述第一信号输入模块用于将所述第一输入模拟信号转换为以所述第一输入模拟信号为载波的调频信号；
第二信号输入模块或第三信号输入模块；
所述第二信号输入模块与所述第一信号输入模块连接，所述第二信号输入模块包括第一储能单元、第一开关单元与第二开关单元；
所述第一储能单元的第一端通过所述第一开关单元与第一电压信号连接，并通过所述第二开关单元与第二电压信号连接，所述第一储能单元的第二端接地；
其中，所述第一开关单元与所述第二开关单元以所述调频信号的频率交替通断，且在所述第一开关单元导通时所述第二开关单元断开，在所述第一开关单元断开时所述第二开关单元导通；
所述第三信号输入模块与所述第一信号输入模块连接，所述第三信号输入模块包括第二储能单元、两个第三开关单元与两个第四开关单元；
所述第二储能单元的第一端通过第一个所述第三开关单元与所述第一电压信号连接，并通过第一个所述第四开关单元接地，所述第二储能单元的第二端通过第二个所述第三开关单元与所述第二电压信号连接，并通过第二个所述第四开关单元接地；
其中，所述第三开关单元与所述第四开关单元以所述调频信号的频率交替通断，且在所述第三开关单元导通时所述第四开关单元断开，在所述第三开关单元断开时所述第四开关单元导通；
所述第二输入模拟信号为所述第一电压信号与所述第二电压信号之间的差值。
在一种可选的方式中，所述第一信号输入模块包括第三储能单元、第五开关单元、比较单元与控制单元；
所述第三储能单元的第一端与所述第一输入模拟信号、所述第五开关单元的第一端以及所述比较单元的第一端连接，所述第三储能单元的第二端与所述第五开关单元的第二端均接地，所述第三储能单元用于在所述第五开关单元断开时根据所述第一输入模拟信号进行充电，并在所述第五开关单元导通时进行放电，以输出第三电压信号至所述比较单元的第一端；
所述比较单元的第二端与参考电压连接，所述比较单元的输出端与所述第五开关单元的控制端连接，所述比较单元用于根据所述第三电压信号输出控制信号至所述第五开关单元的控制端，以控制所述第五开关单元的导通或断开；
所述控制单元与所述比较单元的输出端连接，所述控制单元用于根据所述控制信号获得所述调频信号；
其中，若所述模拟乘法器包括所述第二信号输入模块，则所述控制单元分别与所述第一开关单元的控制端以及所述第二开关单元的控制端连接；
若所述模拟乘法器包括所述第三信号输入模块，则所述控制单元分别与所述第三开关单元的控制端以及所述第四开关的控制端连接。
在一种可选的方式中，所述控制信号为以所述第一输入模拟信号为载波的脉冲频率调制信号；
所述调频信号为以所述第一输入模拟信号为载波的方波频率调制信号。
在一种可选的方式中，所述第三储能单元包括第一电容；
所述第一电容的第一端与所述第一输入模拟信号连接，所述第一电容的第二端接地。
在一种可选的方式中，所述第五开关单元包括第五开关；
所述第五开关的第一端与所述第三储能单元的第一端连接，所述第五开关的第二端接地，所述第五开关的控制端与所述比较单元的输出端连接。
在一种可选的方式中，所述比较单元包括比较器；
所述比较器的第一输入端与所述第三储能单元的第一端连接，所述比较器的第二输入端与所述参考电压连接，所述比较器的输出端与所述第五开关单元的控制端以及所述控制单元连接。
在一种可选的方式中，所述控制单元包括D触发器；
所述D触发器的时钟输入端与所述比较单元的输出端连接，所述D触发器的反相输出端与所述D触发器的数据输入端以及所述第二开关单元的控制端连接，所述D触发器的同相输出端与所述第一开关单元的控制端连接。
在一种可选的方式中，所述控制单元被配置为：
若所述第一输入模拟信号为电流，则所述调频信号的频率fSW为：fSW=IIN(t)/（2c1v0），其中，IIN(t)为所述第一输入模拟信号的电流值，c1为所述第一电容的电容值，v0为所述参考电压的电压值。
在一种可选的方式中，所述第一信号输入模块包括第一电阻与压控振荡器；
所述第一电阻的第一端与所述压控振荡器的输入端连接，所述第一电阻的第二端接地；
其中，若所述模拟乘法器包括所述第二信号输入模块，则所述压控振荡器的输出端分别与所述第一开关单元的控制端以及所述第二开关单元的控制端连接；
若所述模拟乘法器包括所述第三信号输入模块，则所述压控振荡器的输出端分别与所述第三开关单元的控制端以及所述第四开关的控制端连接。
在一种可选的方式中，所述第一储能单元包括第二电容；
所述第二电容的第一端与所述第一开关单元的第一端以及所述第二开关单元的第一端连接，所述第二电容的第二端接地，所述第一开关单元的第二端与所述第一电压信号连接，所述第二开关单元的第二端与所述第二电压信号连接。
在一种可选的方式中，若所述模拟乘法器包括所述第二信号输入模块，且所述第一电压信号的电压值大于所述第二电压信号的电压值，则从所述第一电压信号流向所述第二电压信号的电流IOUT(t)为:IOUT(t)=VIN(t)fSWc2，其中，fSW为所述调频信号的频率，c2为所述第二电容的电容值，VIN(t)为所述第二输入模拟信号的电压值。
在一种可选的方式中，所述第一开关单元包括第一开关，所述第二开关单元包括第二开关；
所述第一开关的第一端与所述第一储能单元的第一端连接，所述第一开关的第二端与所述第一电压信号连接，所述第一开关的控制端与所述第一信号输入模块连接；
所述第二开关的第一端与所述第一储能单元的第一端连接，所述第二开关的第二端与所述第二电压信号连接，所述第二开关的控制端与所述第一信号输入模块连接。
在一种可选的方式中，所述第二储能单元包括第三电容；
所述第三电容的第一端与第一个所述第三开关单元的第一端以及第一个所述第四开关单元的第一端连接，所述第三电容的第二端与第二个所述第三开关单元的第一端以及第二个所述第四开关单元的第一端连接，第一个所述第三开关单元的第二端与所述第一电压信号连接，第一个所述第四开关单元的第二端与第二个所述第四开关单元的第二端均接地，第二个所述第三开关单元的第二端与所述第二电压信号连接。
在一种可选的方式中，若所述模拟乘法器包括所述第三信号输入模块，且所述第一电压信号的电压值大于所述第二电压信号的电压值，则从所述第一电压信号流向所述第二电压信号的电流IOUT(t)为：IOUT(t)=VIN(t)fSWc3，其中，fSW为所述调频信号的频率，c3为所述第三电容的电容值，VIN(t)为所述第二输入模拟信号的电压值。
在一种可选的方式中，所述第三开关单元包括第三开关，所述第四开关单元包括第四开关；
第一个所述第三开关的第一端与第一个所述第四开关的第一端均与所述第二储能单元的第一端连接，第一个所述第三开关的第二端与所述第一电压信号连接，第二个所述第三开关的第一端与第二个所述第四开关的第一端均与所述第二储能单元的第二端连接，第二个所述第三开关的第二端与所述第二电压信号连接，第一个所述第四开关的第二端与第二个所述第四开关的第二端均接地，所述第三开关的控制端与所述第四开关的控制端均与所述第一信号输入模块连接。
本申请实施例的有益效果是：本申请提供的模拟乘法器用于计算第一输入模拟信号与第二输入模拟信号的乘积，模拟乘法器包括第一信号输入模块与第二信号输入模块，或第一信号输入模块与第三信号输入模块，第一信号输入模块与第一输入模拟信号连接，第一信号输入模块用于将第一输入模拟信号转换为以第一输入模拟信号为载波的调频信号，第二信号输入模块与第一信号输入模块连接，第二信号输入模块包括第一储能单元、第一开关单元与第二开关单元，第一储能单元的第一端通过第一开关单元与第一电压信号连接，并通过第二开关单元与第二电压信号连接，第一储能单元的第二端接地，其中，第一开关单元与第二开关单元以调频信号的频率交替通断，且在第一开关单元导通时第二开关单元断开，在第一开关单元断开时第二开关单元导通，第三信号输入模块与第一信号输入模块连接，第三信号输入模块包括第二储能单元、两个第三开关单元与两个第四开关单元，第二储能单元的第一端通过第一个第三开关单元与第一电压信号连接，并通过第一个所述第四开关单元接地，第二储能单元的第二端通过第二个第三开关单元与第二电压信号连接，并通过第二个第四开关单元接地，其中，第三开关单元与第四开关单元以调频信号的频率交替通断，且在第三开关单元导通时第四开关单元断开，在第三开关单元断开时第四开关单元导通，第二输入模拟信号为第一电压信号与第二电压信号之间的差值，可见，无论是模拟乘法器包括第一信号输入模块与第二信号输入模块，或是模拟乘法器包括第一信号输入模块与第三信号输入模块，均能够实现第一输入模拟信号与第二输入模拟信号均与调频信号的频率相关，即通过结合第一输入模拟信号与调频信号的频率之间的关系，以及第二输入模拟信号与调频信号的频率之间的关系，可对应地计算出第一输入模拟信号与第二输入模拟信号之间的乘积，同时，也无需再采用A/D和D/A转换器，因此，通过上述方式，能够通过较为简单的结构实现模拟乘法器的功能。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
图1为本申请实施例提供的模拟乘法器的结构示意图；
图2为本申请实施例提供的第一信号输入模块的结构示意图；
图3为本申请实施例提供的第一信号输入模块的电路结构示意图；
图4为本申请实施例提供的控制信号与D触发器的同相输出端所输出的信号的示意图；
图5为本申请另一实施例提供的第一信号输入模块的电路结构示意图；
图6为本申请实施例提供的第一信号输入模块与第二信号输入模块连接的结构示意图；
图7为本申请实施例提供的第二信号输入模块的电路结构示意图；
图8为本申请实施例提供的第一信号输入模块与第三信号输入模块连接的结构示意图；
图9为本申请实施例提供的第三信号输入模块的电路结构示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
请参阅图1，图1为本申请实施例提供的模拟乘法器的结构示意图。如图1所示，模拟乘法器100包括第一信号输入模块10与第二信号输入模块20，或模拟乘法器100包括第一信号输入模块10与第三信号输入模块30。其中，模拟乘法器用于计算第一输入模拟信号与第二输入模拟信号的乘积，亦即，第一信号输入模块10与第二信号输入模块20结合能够实现计算第一输入模拟信号S1与第二输入模拟信号S2的乘积；第一信号输入模块10与第三信号输入模块30结合也能够实现计算第一输入模拟信号与第二输入模拟信号的乘积。
具体地，第一信号输入模块10分别与第一输入模拟信号S1以及第二信号输入模块20连接，第一信号输入模块10用于将第一输入模拟信号S1转换为以第一输入模拟信号S1为载波的调频信号。
在一实施例中，如图2所示，第一信号输入模块10包括第三储能单元11、第五开关单元12、比较单元13与控制单元14。其中，第三储能单元11的第一端与第一输入模拟信号S1、第五开关单元12的第一端以及比较单元13的第一端连接，第三储能单元11的第二端与第五开关单元12的第二端均接地，比较单元13的第二端与参考电压Vref连接，比较单元13的输出端与第五开关单元12的控制端连接，控制单元14与比较单元13的输出端连接。
具体地，第五开关单元12受控于比较单元13所输出的控制信号，例如，当比较单元13输出高电平信号时，第五开关单元12导通；当比较单元14输出低电平信号时，第五开关单元12断开。
继而，当第五开关单元12导通时，第三储能单元11通过第五开关单元12进行放电，当第五开关单元断开时，第一输入模拟信号S1对第三储能单元11进行充电。
同时，第三储能单元11的第一端与比较单元13的第一端相连，即第三储能单元11的第一端的电压与比较单元13的第一端的电压相同，则，随着第三储能单元11的充电或放电，第三储能单元11的第一端上的第三电压信号的电压大小也随着变化，即比较单元13的第一端所输入的电压大小也随着变化，例如，当第三储能单元11被充电时，第三储能单元11的第一端上的第三电压信号的电压增大，比较单元13的第一端所输入的电压也增大，当大于参考电压Vref时，假设此时比较单元13输出的控制信号为第一电平信号，反之当第三储能单元11放电时，比较单元13的第一端所输入的电压减小，当小于参考电压Vref时，假设此时比较单元13所输出的控制信号为第二电平信号。可理解，若第一电平信号为高电平信号，则第二电平信号为低电平信号，若第一电平信号为低电平信号，则第二电平信号为高电平信号。
最后，比较单元13将其所输出的控制信号传输至控制单元14，则控制单元14能够根据该控制信号输出调频信号。
为了更好地理解上述实施例的实现过程，以图3所示的第一信号输入模块的电路结构为例进行说明。如图3所示，此时第一输入模拟信号S1为随时间变换的电流信号I1。
在一实施例中，第三储能单元11包括第一电容C1，其中，第一电容C1的第一端与第一输入模拟信号S1连接，即与电流信号I1连接，第一电容C1的第二端接地。
可选地，第五开关单元12包括第五开关S5，其中，第五开关S5的第一端与第三储能单元11的第一端连接，即第五开关S5的第一端与第一电容C1的第一端连接，第五开关S5的第二端接地，第五开关S5的控制端与比较单元13的输出端连接。
其中，第五开关S5可以是继电器、金属氧化物半导体场效应管(metal-oxidesemiconductorfield-effect transistor，MOSFET)和绝缘栅双极型晶体管(insulatedgate bipolartransistor，IGBT)等等。
可选地，比较单元13包括比较器U1，其中，比较器U1的同相输入端与第三储能单元11的第一端连接，即比较器U1的同相输入端与第一电容C1的第一端连接，比较器U1的反相输入端与参考电压Vref连接，比较器U1的输出端J1与第五开关单元12的控制端（即第五开关的控制端）以及控制单元14连接。
可理解，在其他实施例中，也可以为比较器U1的反相输入端与第一电容C1的第一端连接，比较器U1的同相输入端与参考电压Vref连接。
可选地，控制单元14包括D触发器U2，其中，D触发器U2的时钟输入端CLK与比较单元13的输出端连接，即D触发器U2的时钟输入端CLK与比较器U1的输出端连接，D触发器U2的反相输出端
Figure 294654DEST_PATH_IMAGE001
与D触发器U2的数据输入端D连接，以及通过接口J2_2与第二开关单元23的控制端连接，D触发器U2的同相输出端Q通过接口J2_1与第一开关单元22的控制端连接。
应理解，在本实施例中，所采用的触发器为具有时钟输入端、数据输入端、同相输出端与反相输出端的四个端口D触发器。而在其他的实施例中，由于触发器有不同的类型，因此，当使用其他类型的触发器时（如T触发器，JK触发器等），具体的引脚定义和连接方式可能有所不同，但所具有的功能以及信号的定义是相同的，都是将输入的脉冲频率调制的控制信号连接触发器的时钟输入端，通过触发器将其转换为方波频率调制信号输出来控制后继开关单元。
同时，在一些实施例中，若所采用的触发器只有一个输出端，则只需增加逻辑电路（如反相器）来根据触发器的输出产生两个反相控制信号输出，同样可以达到输出两个互补的信号的目的。
可见，若采用其他类型的触发器，可采用与上述实施例类似的方式进行设置即可，其在本领域技术人员容易理解的范围内，这里不再赘述。
实际应用中，第五开关S5受控于比较器U1的输出端所输出的控制信号，当控制信号控制第五开关S5断开时，电流信号I1为第一电容C1充电，当控制信号控制第五开关S5闭合时，第一电容C1的第一端上的第三电压信号V3的电压VC1(t)被下拉至地，即第一电容C1放电，从而可得到第三电压信号V3的电压VC1(t)为：Vc1(t)=IIN(t)t/c1①，其中，IIN(t)为电流信号I1的电流值，t为时间，c1为第一电容C1的电容值，即Vc1(t)的值为IIN(t)与t相乘后的值再除以c1所得。
当第一电容C1被充电时，第三电压信号V3的电压VC1(t)增加，当第一电容C1放电时，第三电压信号V3的电压VC1(t)减小。继而，当第三电压信号V3的电压VC1(t)增大至大于参考电压Vref时，比较器U1的输出端J1输出的控制信号即为高电平信号，该高电平信号同时会使第五开关S5导通。则第三电压信号V3的电压VC1(t)又再次快速减小，当第三电压信号V3的电压VC1(t)减小至小于参考电压Vref时，控制信号转换成低电平信号，该低电平信号控制第五开关S5断开，第一电容C1再一次开始被电流信号I1充电。上述过程不断重复，从而使控制信号高低电平之间不断切换，输出一个脉冲序列，其中脉冲间的间隔随输入电流信号I1的幅度而变化。当输入电流信号I1幅度增大时，将第一电容C1充电到参考电压Vref所需要的时间缩短，控制信号脉冲序列的脉冲间隔变小，控制信号频率提高。反之，当输入电流信号I1幅度减小时，将第一电容C1充电到参考电压Vref所需要的时间增加，控制信号脉冲序列的脉冲间隔变大，控制信号频率降低。可见，控制信号为以第一输入模拟信号为载波的脉冲频率调制（Pulse frequency modulation，PFM)信号，其中，PFM指的是一种脉冲调制技术，调制信号的频率随输入信号幅值而变化，而其占空比不变。
进而，控制单元14根据控制信号获得调频信号，具体地，将比较器U1的输出端J1输出的控制信号输入至D触发器U2的时钟输入端中。在D触发器U2的时钟输入端所输入的控制信号的上升沿来之前，D触发器U2的同相输出端所输出的调频信号取值其数据输入端D的输入电平，且只有在D触发器U2的时钟输入端所输入的控制信号的上升沿时，D触发器U2的同相输出端所输出的调频信号的状态才会发生改变。D触发器U2的反相输出端
Figure 480916DEST_PATH_IMAGE002
与其数据输入端D连接，这样使得D触发器U2的输出以时钟输入端信号频率一半的频率反复切换其同相输出端上的电平。同时，由控制信号为以第一输入模拟信号为载波的脉冲频率调制信号，可得出，该调频信号为方波频率调制（SWFM）信号，且该方波频率调制信号的频率为脉冲频率调制信号频率的一半，其中，方波频率调制指的是是用承载信息的模拟基带信号对方波进行调频，产生等幅、不等宽的方波脉冲调频信号，其方波脉冲频率随输入的模拟基带信号的幅度而变化。
举个例子，在一实施方式中，如图4所示，假设输入D触发器U2的时钟输入端的控制信号即为脉冲频率调制信号CLK，则D触发器U2的同相输出端所输出的调频信号为方波频率调制信号Q1。可见，在脉冲频率调制信号CLK的每一次上升沿到来时，方波频率调制信号Q1才进行高低电平的切换，如在脉冲频率调制信号CLK的上升沿clk1处，方波频率调制信号Q1从低电平转换为高电平，在脉冲频率调制信号CLK的上升沿clk2处，方波频率调制信号Q1从高电平切换为低电平。
从而，可得到调频信号的频率fSW为：fSW=IIN(t)/（2c1v0）②，其中，IIN(t)为第一输入模拟信号的电流值（即电流信号I1的电流值），c1为第一电容C1的电容值，v0为参考电压Vref的电压值，即调频信号的频率fsw为IIN(t)除以c1与v0相乘后的值所得。
需要说明的是，如图3所示的第一信号输入模块10的硬件结构仅是一个示例，并且，第一信号输入模块10可以具有比图中所示出的更多的或者更少的部件，可以组合两个或更多的部件，或者可以具有不同的部件配置，图中所示出的各种部件可以在包括一个或多个信号处理和/或专用集成电路在内的硬件、软件、或硬件和软件的组合中实现。
例如，如图5所示，图5为本申请另一实施例提供的第一信号输入模块的电路结构示意图。其中，第一信号输入模块10包括第一电阻R1与压控振荡器U3，第一电阻R1的第一端与压控振荡器U3的输入端连接，第一电阻R1的第二端接地GND，压控振荡器U3的输出端J3_1与输出端J3_2均用于输出调频信号。
其中，压控振荡器全称电压控制振荡器，通常用VCO(Voltage ControlledOscillator)表示，是一种将电平变换为相应频率的调频信号的电路，或者说是输出调频信号的频率与输入信号电平成比例的电路。具体地，电流信号I1流过第一电阻R1，从而在连接点P1上产生一个输入于压控振荡器U3的电压，将该电压记为VR，且Vr=IIN(t)r1③，其中，Vr为电压VR的电压值，IIN(t)为电流信号I1的电流值，r1为第一电阻R1的电阻值，即Vr为IIN(t)与r1的乘积。继而，电压VR经过压控振荡器U3后，压控振荡器U3所输出的调频信号的频率能够正比于电压VR，即调频信号的频率fSW=KVr④，其中K为压控振荡器的控制特征值，Vr为电压VR的电压值，即fSW为K与Vr的乘积，从而实现了将输入的电流信号I1转换为调频信号。
可以理解的是，在本实施例中，所采用的压控振荡器U3为具有两个输出端口的压控振荡器，且两个输出端口所输出的是两个互补的信号。而在其他的实施例中，由于压控振荡器有不同的类型，因此，当使用其他类型的压控振荡器时，具体的引脚定义可能有所不同，但所具有的功能以及信号的定义是相同的。例如，在一实施例中，若所采用的压控振荡器只有一个输出端，则只需在其中一个信号上再设置一个反相器，同样可以达到输出两个互补的信号的目的。
可见，若采用其他类型的压控振荡器，可采用与上述实施例类似的方式进行设置即可，其在本领域技术人员容易理解的范围内，这里不再赘述。
请结合图1参阅图6，图6为本申请实施例提供的第一信号输入模块10与第二信号输入模块20连接的电路结构示意图。其中，第二信号输入模块20与第一信号输入模块10连接，第二信号输入模块20包括第一储能单元21、第一开关单元22与第二开关单元23。
具体地，第一储能单元21的第一端通过第一开关单元22与第一电压信号V1连接，第一储能单元21的第一端还通过第二开关单元23与第二电压信号V2连接，第一储能单元21的第二端接地GND，且第一开关单元22的控制端与第一信号输入模块10连接，第二开关单元23的控制端与第一信号输入模块10连接。
第一储能单元21用于在第一开关单元22导通时与第一电压信号V1连接，以及在第二开关单元23导通时与第二电压信号V2连接。其中，第一开关单元22与第二开关单元23以调频信号的频率交替通断，且在第一开关单元22导通时第二开关单元23断开，在第一开关单元22断开时第二开关单元23导通。同时，第二输入模拟信号为第一电压信号V1与第二电压信号V2之间的差值，即第二输入模拟信号的电压为第一电压信号V1的电压与第二电压信号V2的电压之间的差值。
可选地，请一并参阅图7，如图7中的a图所示，第一储能单元21包括第二电容C2。第二电容C2的第一端与第一开关单元22的第一端以及第二开关单元23的第一端连接，第二电容C2的第二端接地GND，第一开关单元22的第二端通过端口J4与第一电压信号V1连接，第二开关单元23的第二端通过端口J5与第二电压信号V2连接。
可选地，第一开关单元22包括第一开关S22，第二开关单元23包括第二开关S23，其中，第一开关S22的第一端与第一储能单元21的第一端连接，即第一开关S22的第一端与第二电容C2的第一端连接，第一开关S22的第二端通过端口J4与第一电压信号V1连接，第一开关S22的控制端与第一信号输入模块10连接。第二开关S23的第一端与第一储能单元21的第一端连接，即第二开关S23的第一端与第二电容C2的第一端连接，第二开关S23的第二端通过端口J5与第二电压信号V2连接，第二开关S23的控制端与第一信号输入模块10连接。
具体地，由上述说明可知，第一开关S22与第二开关S23均以第一信号输入模块10所输出的调频信号交替导通，即第一开关S22与第二开关S23的开关频率为调频信号的频率，且在第一开关S22导通时，第二开关S23断开，在第一开关S22断开时，第二开关S23导通。
当第一开关S22导通且第二开关S23断开时，第二电容C2的第一端通过第一开关S22连接至第一电压信号V1，第一电压信号V1使第二电容C2上的总电荷为Q1=v1(t)c2，其中，v1(t)为第一电压信号V1的电压值，c2为第二电容C2的电容值，即Q1为v1(t)与c2的乘积。当第二开关S23导通且第一开关S22断开时，第二电容C2的第一端通过第二开关S23连接至第二电压信号V2，第二电压信号V2使第二电容C2上的总电荷为Q2=v2(t)c2，其中，v2(t)为第二电压信号V2的电压值，c2为第二电容C2的电容值，即Q2为v2(t)与c2的乘积。
假设第一电压信号V1的电压值v1(t)大于第二电压信号V2的电压值v2(t)，则总电荷Q1与总电荷Q2之间的电荷差将产生从第一电压信号V1流向第二电压信号V2的电流。如图7中的b图所示，此时在端口J4与端口J5之间可等效为等效电阻R45，流过该电阻的电流即为从第一电压信号V1流向第二电压信号V2的电流。将该电流记为电流IOUT(t)，可得：IOUT(t)=VIN(t)fSWc2⑤，其中，fSW为调频信号的频率，c2为第二电容C2的电容值，VIN(t)为第二输入模拟信号的电压值，并且，由上述内容可知，第二输入模拟信号S2的电压值为第一电压信号V1的电压值与第二电压信号V2的电压值的差值，即VIN(t)=v1(t)-v2(t)。
同时，可以理解的是，第一电压信号V1与第二电压信号V2中可以有一个电压信号为地，例如，第二电容C2的第一端通过第一开关S22与第一电压信号V1连接，且第二电容C2的第一端还通过第二开关S23后接地，具体实现过程与上述实施例类似，其在本领域技术人员容易理解的范围内，这里不再赘述。
综上可得，当模拟乘法器包括第一信号输入模块10与第二信号输入模块20时，第一输入模拟信号S1与第二输入模拟信号S2均与调频信号的频率有关，则可对应地计算出第一输入模拟信号S1与第二输入模拟信号S2之间的乘积。以结合图3所示的第一信号输入模块10与图7的所示的第二信号输入模块20为例进行说明。
此时，由上述实施例可知，调频信号的频率fSW为：fSW=IIN(t)/（2c1v0）②，电流IOUT(t)为：IOUT(t)=VIN(t)fSWc2⑤，结合公式②与公式⑤可得：VIN(t)IIN(t)=2IOUT(t)v0c1/c2⑥，其中，VIN(t)为第二输入模拟信号的电压值，IIN(t)为第一输入模拟信号的电流值，c1为第一电容C1的电容值，c2为第二电容C2的电容值，v0为参考电压Vref的电压值，IOUT(t)为从第一电压信号V1流向第二电压信号V2的电流值，即VIN(t)与IIN(t)的乘积为两倍IOUT(t)与v0以及与c1的乘积再除以c2后的值。根据公式⑥可知，若要获得第一输入模拟信号S1与第二输入模拟信号S2的乘积，只需知道第一电容C1的电容值c1、第二电容C2的电容值c2、参考电压Vref的电压值v0以及从第一电压信号V1流向第二电压信号V2的电流值IOUT(t)。由于第一电容C1的电容值c1、第二电容C2的电容值c2以及参考电压Vref的电压值v0均为可预先设定的参数，那么，在实际应用中，只需测量电流值IOUT(t)，就能够获得第一输入模拟信号S1与第二输入模拟信号S2的乘积。
同时，在该模拟乘法器中，通过对开关的选型，可以避开选用晶体管时，因为晶体管的工作区域限制了该模拟乘法器的工作范围，换言之，该模拟乘法器能够在较宽的范围内工作。此外，该模拟乘法器的精度主要取决于第一电容C1与第二电容C2之间的匹配以及参考电压Vref的变化情况，一方面，由于第一电容C1与第二电容C2均为无源电容器，则无源电容器的匹配在设计上较容易实现，另一方面，还可采用带隙基准电压可用作参考电压Vref，因此，该模拟乘法器能够实现较高的精度，以及较小的PVT变化。
请结合图1参照图8，图8为本申请实施例提供的第一信号输入模块10与第三信号输入模块30连接的电路结构示意图。其中，第三信号输入模块30与第一信号输入模块10连接，第三信号输入模块30包括第二储能单元31、两个第三开关单元（分别为第一个第三开关单元32 与第二个第三开关单元33）与两个第四开关单元（分别为第一个第四开关单元34与第二个第四开关单元35）。
具体地，第二储能单元31的第一端通过第一个第三开关单元32 与第一电压信号V1连接，并通过第一个第四开关单元34接地GND，第二储能单元31的第二端通过第二个第三开关单元33与第二电压信号V2连接，并通过第二个第四开关单元35接地GND。
第二储能单元31用于在两个第三开关单元闭合时分别连接第一电压信号V1与第二电压信号V2，以及在两个第四开关单元闭合时接地。其中，第一个第三开关单元32 与第二个第三开关单元33的开关频率相同，且同时导通或同时断开，第一个第四开关单元34与第二个第四开关单元35的开关频率相同，且同时导通或同时断开。并且，第一个第三开关单元32 与第一个第四开关单元34以调频信号的频率交替通断。同时，在第一个第三开关单元32 导通时第一个第四开关单元34断开，在第一个第三开关单元32 断开时第一个第四开关单元34导通。
同样地，第二输入模拟信号为第一电压信号V1与第二电压信号V2之间的差值，即第二输入模拟信号的电压为第一电压信号V1的电压与第二电压信号V2的电压之间的差值。
可选地，请一并参阅图9，如图9所示，第二储能单元31包括第三电容C3，第三电容C3的第一端与第一个第三开关单元32 的第一端以及第一个第四开关单元34的第一端连接，第三电容C3的第二端与第二个第三开关单元33的第一端以及第二个第四开关单元35的第一端连接，第一个第三开关单元32 的第二端通过端口J6与第一电压信号V1连接，第一个第四开关单元34的第二端与第二个第四开关单元35的第二端均接地GND，第二个第三开关单元33的第二端通过端口J7与第二电压信号V2连接。
可选地，第一个第三开关单元32 包括第三开关S32，第二个第三开关单元33包括第三开关S33，第一个第四开关单元34包括第四开关S34，第二个第四开关单元35包括第四开关S35。换言之，每一个第三开关单元均包括一个第三开关，每一个第四开关单元均包括一个第四开关。
第三开关S32的第一端与第四开关S34的第一端均与第二储能单元31的第一端（即第三电容C3的第一端）连接，第三开关S32的第二端通过端口J6与第一电压信号V1连接，第三开关S33的第一端与第四开关S35的第一端均与第二储能单元31的第二端（即第三电容C3的第二端）连接，第三开关S33的第二端通过端口J7与第二电压信号V2连接，第四开关S34的第二端与第四开关S35的第二端均接地GND，第三开关S32的控制端、第三开关S33的控制端、第四开关S34的控制端以及第四开关S35的控制端均与第一信号输入模块10连接，即第三开关S32、第三开关S33、第四开关S34以及第四开关S35均受控于第一信号输入模块10所输出的调频信号。
具体地，由上述内容可知，第三开关S32、第三开关S33、第四开关S34以及第四开关S35均以第一信号输入模块10所输出的调频信号交替导通，即第三开关S32、第三开关S33、第四开关S34以及第四开关S35的开关频率为调频信号的频率，且第三开关S32与第三开关S33同时导通或断开，第四开关S34以及第四开关S35同时导通或断开。同时， 在第三开关S32与第三开关S33导通时，第四开关S34以及第四开关S35断开，在第三开关S32与第三开关S33断开时，第四开关S34以及第四开关S35导通。
同样假设第一电压信号V1的电压值v1(t)大于第二电压信号V2的电压值v2(t)。第三开关S32与第三开关S33断开，且第四开关S34以及第四开关S35导通时，第三电容C3两端短接至地GND，第三电容C3完全放电。
当第三开关S32与第三开关S33导通，且第四开关S34以及第四开关S35断开时，电荷从第一电压信号V1经过第三电容C3流向第二电压信号V2。第三电容C3两端的电压被充电到VIN(t)=v1(t)-v2(t),即第三电容C3两端的电压被充电到为第二输入模拟信号S2的电压值VIN(t)。可见，在充电过程稳定后，第三电容C3上的电荷为：Q3=VIN(t)c3，其中，c3为第三电容C3的电容量，即第三电容C3上的电荷为第三电容C3的电容量c3与电压值VIN(t)的乘积。
那么，在一个周期内，从第一电压信号V1流向第二电压信号V2的电流IOUT(t)为：IOUT(t)=VIN(t)fSWc3⑦，其中，fSW为第一信号输入模块10所输出的调频信号的频率，c3为第三电容C3的电容值，VIN(t)为第二输入模拟信号S2的电压值，即IOUT(t)为VIN(t)与fSW以及与c3的乘积。
综上可得，当模拟乘法器包括第一信号输入模块10与第三信号输入模块30时，第一输入模拟信号S1与第三信号输入模块30均与调频信号的频率有关，则可对的计算出第一输入模拟信号S1与第二输入模拟信号S2之间的关系。以结合图5所示的第一信号输入模块10与图9的所示的第三信号输入模块30为例进行说明。
此时，由上述实施例可知，电压VR的电压值为：Vr=IIN(t)r1③，调频信号的频率为：fSW=KVr④，电流IOUT(t)为：IOUT(t)=VIN(t)fSWc3⑦，结合公式③、公式④与公式⑦可得：VIN(t)IIN(t)=IOUT(t)/（Kr1c3）⑧，其中，K为压控振荡器的控制特征值，c3为第三电容C3的电容值，r1为第一电阻R1的电阻值，IOUT(t)为从第一电压信号V1流向第二电压信号V2的电流值，即VIN(t)与IIN(t)的乘积为IOUT(t)除以K倍r1与c3的乘积。
根据公式⑧可知，若要获得第一输入模拟信号S1与第二输入模拟信号S2的乘积，只需知道第一电阻R1的电阻值r1、第三电容C3的电容值c3、压控振荡器的控制特征值K以及从第一电压信号V1流向第二电压信号V2的电流值IOUT(t)。由于第一电阻R1的电阻值r1、第三电容C3的电容值c3与压控振荡器的控制特征值K均为可预先设定的参数，那么，在实际应用中，同样只需测量电流值IOUT(t)，就能够获得第一输入模拟信号S1与第二输入模拟信号S2的乘积。
需要强调的是，在上述的实施例中，具体描述的是以下两种情况：
第一种情况：结合图3所示的第一信号输入模块10与图7的所示的第二信号输入模块20。
第二种情况：结合图5所示的第一信号输入模块10与图9的所示的第三信号输入模块30。
而在其他的实施例中，还可以采用其他的结合方式以实现模拟乘法器的功能，例如，可以以图3所示的第一信号输入模块10与图9所示的第三信号输入模块30进行结合以实现模拟乘法器的功能。又如，可以以图5所示的第一信号输入模块10与图7所示的第二信号输入模块20进行结合以实现模拟乘法器的功能。并且，具体的实现方式与上述两种情况的实现方式类似，其在本领域技术人员容易理解的范围内，这里不再赘述。
同时，在上述的实施例中，第一输入模拟信号S1为电流信号，第二输入模拟信号S2为电压信号，则上述的模拟乘法器实现的是电压与电流的乘积。而在其他实施例中，只需设置简单的将电压转换为电流的电路或电流转换为电压的电路，即可实现电压与电压的乘积或电流与电流的乘积。
最后应说明的是：以上实施例仅用以说明本申请的技术方案，而非对其限制；在本申请的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，步骤可以以任意顺序实现，并存在如上所述的本申请的不同方面的许多其它变化，为了简明，它们没有在细节中提供；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (15)

1.一种模拟乘法器，其特征在于，所述模拟乘法器用于计算第一输入模拟信号与第二输入模拟信号的乘积，所述模拟乘法器包括：
第一信号输入模块，所述第一信号输入模块与所述第一输入模拟信号连接，所述第一信号输入模块用于将所述第一输入模拟信号转换为以所述第一输入模拟信号为载波的调频信号；
第二信号输入模块或第三信号输入模块；
所述第二信号输入模块与所述第一信号输入模块连接，所述第二信号输入模块包括第一储能单元、第一开关单元与第二开关单元；
所述第一储能单元的第一端通过所述第一开关单元与第一电压信号连接，并通过所述第二开关单元与第二电压信号连接，所述第一储能单元的第二端接地；
其中，所述第一开关单元与所述第二开关单元以所述调频信号的频率交替通断，且在所述第一开关单元导通时所述第二开关单元断开，在所述第一开关单元断开时所述第二开关单元导通；
所述第三信号输入模块与所述第一信号输入模块连接，所述第三信号输入模块包括第二储能单元、两个第三开关单元与两个第四开关单元；
所述第二储能单元的第一端通过第一个所述第三开关单元与所述第一电压信号连接，并通过第一个所述第四开关单元接地，所述第二储能单元的第二端通过第二个所述第三开关单元与所述第二电压信号连接，并通过第二个所述第四开关单元接地；
其中，所述第三开关单元与所述第四开关单元以所述调频信号的频率交替通断，且在所述第三开关单元导通时所述第四开关单元断开，在所述第三开关单元断开时所述第四开关单元导通；
所述第二输入模拟信号为所述第一电压信号与所述第二电压信号之间的差值。
2.根据权利要求1所述的模拟乘法器，其特征在于，
所述第一信号输入模块包括第三储能单元、第五开关单元、比较单元与控制单元；
所述第三储能单元的第一端与所述第一输入模拟信号、所述第五开关单元的第一端以及所述比较单元的第一端连接，所述第三储能单元的第二端与所述第五开关单元的第二端均接地，所述第三储能单元用于在所述第五开关单元断开时根据所述第一输入模拟信号进行充电，并在所述第五开关单元导通时进行放电，以输出第三电压信号至所述比较单元的第一端；
所述比较单元的第二端与参考电压连接，所述比较单元的输出端与所述第五开关单元的控制端连接，所述比较单元用于根据所述第三电压信号输出控制信号至所述第五开关单元的控制端，以控制所述第五开关单元的导通或断开；
所述控制单元与所述比较单元的输出端连接，所述控制单元用于根据所述控制信号获得所述调频信号；
其中，若所述模拟乘法器包括所述第二信号输入模块，则所述控制单元分别与所述第一开关单元的控制端以及所述第二开关单元的控制端连接；
若所述模拟乘法器包括所述第三信号输入模块，则所述控制单元分别与所述第三开关单元的控制端以及所述第四开关单元的控制端连接。
3.根据权利要求2所述的模拟乘法器，其特征在于，
所述控制信号为以所述第一输入模拟信号为载波的脉冲频率调制信号；
所述调频信号为以所述第一输入模拟信号为载波的方波频率调制信号。
4.根据权利要求2或3所述的模拟乘法器，其特征在于，
所述第三储能单元包括第一电容；
所述第一电容的第一端与所述第一输入模拟信号连接，所述第一电容的第二端接地。
5.根据权利要求2或3所述的模拟乘法器，其特征在于，
所述第五开关单元包括第五开关；
所述第五开关的第一端与所述第三储能单元的第一端连接，所述第五开关的第二端接地，所述第五开关的控制端与所述比较单元的输出端连接。
6.根据权利要求2或3所述的模拟乘法器，其特征在于，
所述比较单元包括比较器；
所述比较器的第一输入端与所述第三储能单元的第一端连接，所述比较器的第二输入端与所述参考电压连接，所述比较器的输出端与所述第五开关单元的控制端以及所述控制单元连接。
7.根据权利要求4所述的模拟乘法器，其特征在于，
所述控制单元包括D触发器；
所述D触发器的时钟输入端与所述比较单元的输出端连接，所述D触发器的反相输出端与所述D触发器的数据输入端以及所述第二开关单元的控制端连接，所述D触发器的同相输出端与所述第一开关单元的控制端连接。
8.根据权利要求7所述的模拟乘法器，其特征在于，所述控制单元被配置为：
若所述第一输入模拟信号为电流，则所述调频信号的频率fSW为：fSW=IIN(t)/（2c1v0），其中，IIN(t)为所述第一输入模拟信号的电流值，c1为所述第一电容的电容值，v0为所述参考电压的电压值。
9.根据权利要求1所述的模拟乘法器，其特征在于，
所述第一信号输入模块包括第一电阻与压控振荡器；
所述第一电阻的第一端与所述压控振荡器的输入端连接，所述第一电阻的第二端接地；
其中，若所述模拟乘法器包括所述第二信号输入模块，则所述压控振荡器的输出端分别与所述第一开关单元的控制端以及所述第二开关单元的控制端连接；
若所述模拟乘法器包括所述第三信号输入模块，则所述压控振荡器的输出端分别与所述第三开关单元的控制端以及所述第四开关单元的控制端连接。
10.根据权利要求1所述的模拟乘法器，其特征在于，
所述第一储能单元包括第二电容；
所述第二电容的第一端与所述第一开关单元的第一端以及所述第二开关单元的第一端连接，所述第二电容的第二端接地，所述第一开关单元的第二端与所述第一电压信号连接，所述第二开关单元的第二端与所述第二电压信号连接。
11.根据权利要求10所述的模拟乘法器，其特征在于，
若所述模拟乘法器包括所述第二信号输入模块，且所述第一电压信号的电压值大于所述第二电压信号的电压值，则从所述第一电压信号流向所述第二电压信号的电流IOUT(t)为:IOUT(t)=VIN(t)fSWc2，其中，fSW为所述调频信号的频率，c2为所述第二电容的电容值，VIN(t)为所述第二输入模拟信号的电压值。
12.根据权利要求1、10或11所述的模拟乘法器，其特征在于，
所述第一开关单元包括第一开关，所述第二开关单元包括第二开关；
所述第一开关的第一端与所述第一储能单元的第一端连接，所述第一开关的第二端与所述第一电压信号连接，所述第一开关的控制端与所述第一信号输入模块连接；
所述第二开关的第一端与所述第一储能单元的第一端连接，所述第二开关的第二端与所述第二电压信号连接，所述第二开关的控制端与所述第一信号输入模块连接。
13.根据权利要求1所述的模拟乘法器，其特征在于，
所述第二储能单元包括第三电容；
所述第三电容的第一端与第一个所述第三开关单元的第一端以及第一个所述第四开关单元的第一端连接，所述第三电容的第二端与第二个所述第三开关单元的第一端以及第二个所述第四开关单元的第一端连接，第一个所述第三开关单元的第二端与所述第一电压信号连接，第一个所述第四开关单元的第二端与第二个所述第四开关单元的第二端均接地，第二个所述第三开关单元的第二端与所述第二电压信号连接。
14.根据权利要求13所述的模拟乘法器，其特征在于，
若所述模拟乘法器包括所述第三信号输入模块，且所述第一电压信号的电压值大于所述第二电压信号的电压值，则从所述第一电压信号流向所述第二电压信号的电流IOUT(t)为:IOUT(t)=VIN(t)fSWc3，其中，fSW为所述调频信号的频率，c3为所述第三电容的电容值，VIN(t)为所述第二输入模拟信号的电压值。
15.根据权利要求1、13或14所述的模拟乘法器，其特征在于，
所述第三开关单元包括第三开关，所述第四开关单元包括第四开关；
第一个所述第三开关的第一端与第一个所述第四开关的第一端均与所述第二储能单元的第一端连接，第一个所述第三开关的第二端与所述第一电压信号连接，第二个所述第三开关的第一端与第二个所述第四开关的第一端均与所述第二储能单元的第二端连接，第二个所述第三开关的第二端与所述第二电压信号连接，第一个所述第四开关的第二端与第二个所述第四开关的第二端均接地，所述第三开关的控制端与所述第四开关的控制端均与所述第一信号输入模块连接。
CN202110639850.6A 2021-06-09 2021-06-09 一种模拟乘法器 Active CN113094022B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110639850.6A CN113094022B (zh) 2021-06-09 2021-06-09 一种模拟乘法器
US17/678,446 US11392780B1 (en) 2021-06-09 2022-02-23 Analog multiplier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110639850.6A CN113094022B (zh) 2021-06-09 2021-06-09 一种模拟乘法器

Publications (2)

Publication Number Publication Date
CN113094022A CN113094022A (zh) 2021-07-09
CN113094022B true CN113094022B (zh) 2021-08-20

Family

ID=76664517

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110639850.6A Active CN113094022B (zh) 2021-06-09 2021-06-09 一种模拟乘法器

Country Status (2)

Country Link
US (1) US11392780B1 (zh)
CN (1) CN113094022B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114594821B (zh) * 2022-03-03 2023-02-28 珠海澳大科技研究院 基准源电路及电子设备
CN116094512B (zh) * 2023-02-01 2023-12-12 无锡宇宁智能科技有限公司 模拟直接加法电路及对应的电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2609058Y (zh) * 2002-09-18 2004-03-31 珠海炬力集成电路设计有限公司 四象限乘法器
RU2382405C1 (ru) * 2008-09-04 2010-02-20 Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС") Аналоговый перемножитель напряжений
CN102662624A (zh) * 2012-04-13 2012-09-12 钜泉光电科技(上海)股份有限公司 乘法器
US8542616B2 (en) * 2008-10-14 2013-09-24 Texas Instruments Incorporated Simultaneous multiple signal reception and transmission using frequency multiplexing and shared processing
CN203326882U (zh) * 2012-12-24 2013-12-04 苏州硅智源微电子有限公司 开关稳压器反馈环路中的模拟乘法器
CN111398884A (zh) * 2020-03-27 2020-07-10 国网山东省电力公司电力科学研究院 一种时分割功率乘法器及其实现方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1989012280A1 (en) * 1988-06-09 1989-12-14 Asahi Kasei Microsystems Co., Ltd. Analog operation circuit
DK0607712T3 (da) * 1993-01-20 2002-01-14 Schlumberger Ind Sa Frekvensmoduleret integratorkredsløb
US8866500B2 (en) * 2009-03-26 2014-10-21 Cypress Semiconductor Corporation Multi-functional capacitance sensing circuit with a current conveyor
US8618862B2 (en) * 2010-12-20 2013-12-31 Rf Micro Devices, Inc. Analog divider
KR20160140503A (ko) * 2015-05-29 2016-12-07 페어차일드코리아반도체 주식회사 신호 연산기
IT201800002702A1 (it) * 2018-02-15 2019-08-15 St Microelectronics Srl Circuito moltiplicatore, dispositivo e procedimento corrispondenti

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2609058Y (zh) * 2002-09-18 2004-03-31 珠海炬力集成电路设计有限公司 四象限乘法器
RU2382405C1 (ru) * 2008-09-04 2010-02-20 Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС") Аналоговый перемножитель напряжений
US8542616B2 (en) * 2008-10-14 2013-09-24 Texas Instruments Incorporated Simultaneous multiple signal reception and transmission using frequency multiplexing and shared processing
CN102662624A (zh) * 2012-04-13 2012-09-12 钜泉光电科技(上海)股份有限公司 乘法器
CN203326882U (zh) * 2012-12-24 2013-12-04 苏州硅智源微电子有限公司 开关稳压器反馈环路中的模拟乘法器
CN111398884A (zh) * 2020-03-27 2020-07-10 国网山东省电力公司电力科学研究院 一种时分割功率乘法器及其实现方法

Also Published As

Publication number Publication date
CN113094022A (zh) 2021-07-09
US11392780B1 (en) 2022-07-19

Similar Documents

Publication Publication Date Title
CN113094022B (zh) 一种模拟乘法器
US7528673B2 (en) Oscillator circuit and semiconductor device having oscillator circuit
CN205792523U (zh) 宽带多相时钟生成电路
US6211708B1 (en) Frequency doubling circuits, method, and systems including quadrature phase generators
US8922287B2 (en) Amplitude loop control for oscillators
CN110798212B (zh) 一种时域交织波形合成时序失配校准装置及方法
EP0829135A1 (en) Phase shifter for use in a quadrature clock generator
US7620381B2 (en) Tri-state chopper for frequency conversion
US8004342B2 (en) Mixer with shorting switch
US11063515B2 (en) Power converter
US20200204071A1 (en) Power converter
US9973081B1 (en) Low-power low-duty-cycle switched-capacitor voltage divider
CN210780733U (zh) 一种用于SoC芯片的射频信号处理电路
CN103516353A (zh) 产生时钟信号的方法
Milanovic et al. FPGA implementation of digital controller for DC-DC buck converter
EP3035525A1 (en) Switching circuit for active mixer
CN103368388A (zh) 利用时钟抖动进行均方根至直流转换的装置和方法
RU2409891C1 (ru) Линейный широтно-импульсный преобразователь с двумя выходами на цифровых микросхемах - триггере шмитта и двух инверторах
US6744296B1 (en) Circuits and methods for accurately setting a phase shift
Lo et al. Tunable waveform generators using single dual-current output OTAs
JP3345209B2 (ja) 逓倍回路
CN104578756A (zh) 一种双输出的dc-dc振荡器电路
CN216451352U (zh) 一种实现时钟频率比较的模拟电路
US20240072728A1 (en) Oscillator circuit arrangement
JP4681074B2 (ja) 信号変換装置及び信号変換方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Unit 305-308, block A8, qiandenghu venture capital town, no.6, Guilan North Road, Guicheng Street, Nanhai District, Foshan City, Guangdong Province, 528000

Patentee after: Xidi Microelectronics Group Co.,Ltd.

Address before: Unit 305-308, block A8, qiandenghu venture capital town, no.6, Guilan North Road, Guicheng Street, Nanhai District, Foshan City, Guangdong Province, 528000

Patentee before: Guangdong Xidi Microelectronics Co.,Ltd.