IT201800002702A1 - Circuito moltiplicatore, dispositivo e procedimento corrispondenti - Google Patents
Circuito moltiplicatore, dispositivo e procedimento corrispondenti Download PDFInfo
- Publication number
- IT201800002702A1 IT201800002702A1 IT201800002702A IT201800002702A IT201800002702A1 IT 201800002702 A1 IT201800002702 A1 IT 201800002702A1 IT 201800002702 A IT201800002702 A IT 201800002702A IT 201800002702 A IT201800002702 A IT 201800002702A IT 201800002702 A1 IT201800002702 A1 IT 201800002702A1
- Authority
- IT
- Italy
- Prior art keywords
- signal
- circuit
- voltage
- current
- iin2
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 9
- 230000010354 integration Effects 0.000 claims description 27
- 101000708222 Homo sapiens Ras and Rab interactor 2 Proteins 0.000 claims description 17
- 102100031490 Ras and Rab interactor 2 Human genes 0.000 claims description 17
- 238000005070 sampling Methods 0.000 claims description 17
- 239000003990 capacitor Substances 0.000 claims description 16
- 230000000903 blocking effect Effects 0.000 claims description 4
- 230000001360 synchronised effect Effects 0.000 claims description 2
- 101100102627 Oscarella pearsei VIN1 gene Proteins 0.000 description 25
- 238000010586 diagram Methods 0.000 description 8
- 230000000295 complement effect Effects 0.000 description 6
- 230000005669 field effect Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000006399 behavior Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000013500 data storage Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000012806 monitoring device Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/16—Arrangements for performing computing operations, e.g. operational amplifiers for multiplication or division
- G06G7/161—Arrangements for performing computing operations, e.g. operational amplifiers for multiplication or division with pulse modulation, e.g. modulation of amplitude, width, frequency, phase or form
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R21/00—Arrangements for measuring electric power or power factor
- G01R21/127—Arrangements for measuring electric power or power factor by using pulse modulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/16—Arrangements for performing computing operations, e.g. operational amplifiers for multiplication or division
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
Description
DESCRIZIONE dell’invenzione industriale dal titolo:
“Circuito moltiplicatore, dispositivo e procedimento corrispondenti”
TESTO DELLA DESCRIZIONE
Campo tecnico
La descrizione è relativa ai circuiti moltiplicatori. Una o più forme di attuazione possono essere applicate a una varietà di dispositivi elettronici come gli interruttori di potenza, gli e-fuse, i dispositivi di monitoraggio della potenza, i dispositivi di memorizzazione di dati, sia per le applicazioni di largo consumo sia per quelle industriali.
Sfondo tecnologico
I moltiplicatori analogici di tensione e di corrente/tensione sono attualmente usati, per es., per monitorare il consumo di potenza in varie applicazioni che comportano architetture “intelligenti” (“smart”) per valutare e gestire il consumo di potenza.
Tali applicazioni possono comportare calcolare la potenza moltiplicando valori indicativi di una tensione e di una corrente fornite a un carico.
I tradizionali moltiplicatori di tensione analogici possono comprendere una combinazione di amplificatori logaritmici e anti-logaritmici.
Un altro approccio tradizionale per implementare un moltiplicatore analogico può comportare usare un transistore MOSFET come un resistore controllato in tensione.
In confronto ai dispositivi che comprendono amplificatori logaritmici, un’implementazione con MOSFET può essere vantaggiosa grazie a un minor numero di dispositivi coinvolti e a un’implementazione più semplice. Un’implementazione con MOSFET può avere una limitazione intrinseca per il fatto di essere basata su un’approssimazione lineare delle (curve) caratteristiche del MOSFET.
Sebbene le architetture analogiche siano sempre più e quasi completamente sostituite da architetture digitali (per es., circuiti integrati o “IC” digitali), in certe applicazioni si fa ancora attualmente ricorso a circuiti tradizionali basati su amplificatori logaritmici al fine di fornire, per esempio, una compressione del segnale.
Tali dispositivi soffrono di inconvenienti intrinseci dei circuiti analogici come, per es., gli errori dovuti alle inaccuratezze del guadagno, alle correnti di polarizzazione, agli effetti dell’offset, alla dipendenza dalla temperatura e alla non linearità, come eventualmente relativi alle strutture degli amplificatori operazionali (op-amp, “operational amplifier”). Ancora altri inconvenienti possono essere relativi a tecniche di calibrazione complesse e a una grande occupazione dell’area di silicio.
Certi testi fondamentali come, per es., Ramón Pallás-Areny, et al.: “Analog signal processing”, John Wiley & Sons, Inc. 1999, pagine da 293 a 321, forniscono una presentazione esauriente delle soluzioni analogiche discusse in precedenza.
Scopo e sintesi
Uno scopo di una o più forme di attuazione è di contribuire a fornire soluzioni perfezionate atte a facilitare la moltiplicazione di segnali usando un dispositivo di complessità ridotta con associate riduzioni nel tempo di calibrazione, nel costo e nell’occupazione dell’area di silicio.
Secondo una o più forme di attuazione, tale scopo può essere raggiunto per mezzo di un circuito avente le caratteristiche esposte nelle rivendicazioni che seguono.
Una o più forme di attuazione possono essere relative a un dispositivo corrispondente. Gli interruttori di potenza, gli e-fuse, i monitor di potenza, i dispositivi di memorizzazione di dati, sia per applicazioni di largo consumo sia per quelle industriali, sono esempi non limitativi di tali dispositivi.
Una o più forme di attuazione possono essere relative a un procedimento corrispondente.
Le rivendicazioni sono parte integrante dell’insegnamento tecnico qui fornito con riferimento alle forme di attuazione.
Una o più forme di attuazione forniscono un’architettura circuitale che facilita l’esecuzione di una moltiplicazione (analogica) di due segnali (valori) usando un blocco di complessità ridotta basato su un generatore di rampa. Una o più forme di attuazione possono comprendere due blocchi circuitali complementari: un convertitore da tensione a tempo basato su rampa, e un moltiplicatore di tempo/corrente campionato. Questi due blocchi circuitali possono essere combinati per fornire un moltiplicatore (analogico).
Una o più forme di attuazione possono facilitare il calcolo (in modo continuo) della dissipazione di potenza di un dispositivo, per es., secondo una certa frequenza di campionamento.
In confronto ai tradizionali moltiplicatori analogici basati su logaritmi, una o più forme di attuazione presentano un’occupazione ridotta dell’area di silicio e/o effetti di variazione del processo più controllabili.
Breve descrizione delle varie viste dei disegni
Una o più forme di attuazione saranno ora descritte, a puro titolo di esempio, con riferimento alle figure annesse, nelle quali:
- la Figura 1 è un esempio di una possibile architettura di forme di attuazione,
- le Figure 2 e 3 sono esempi di schemi circuitali di una possibile implementazione di certe parti di forme di attuazione,
- la Figura 4, che comprende tre parti indicate rispettivamente con a), b) e c), è un esempio del possibile comportamento nel tempo di certi segnali nella parte di circuito rappresentata come esempio nella Figura 2,
- la Figura 5, che comprende di nuovo tre parti indicate rispettivamente con a), b) e c), è un esempio del possibile comportamento nel tempo di certi segnali nella parte di circuito rappresentata come esempio nella Figura 3, e
- la Figura 6 è uno schema circuitale di forme di attuazione che combinano i blocchi circuitali rappresentati come esempio nella Figura 2 e nella Figura 3.
Descrizione dettagliata di esempi di forme di attuazione
Nella descrizione che segue, sono illustrati uno o più dettagli specifici, allo scopo di fornire una comprensione approfondita degli esempi delle forme di attuazione di questa descrizione. Le forme di attuazione possono essere ottenute senza uno o più dei dettagli specifici o con altri procedimenti, componenti, materiali, ecc. In altri casi, operazioni, materiali o strutture note non sono illustrate o descritte in dettaglio in modo tale che certi aspetti delle forme di attuazione non saranno resi poco chiari.
Un riferimento a “una forma di attuazione” nel quadro della presente descrizione intende indicare che una particolare configurazione, struttura, o caratteristica descritta con riferimento alla forma di attuazione è compresa in almeno una forma di attuazione. Per cui, le frasi come “in una forma di attuazione” che possono essere presenti in uno o più punti della presente descrizione non fanno necessariamente riferimento proprio alla stessa forma di attuazione. Inoltre, particolari conformazioni, strutture o caratteristiche possono essere combinate in un modo adeguato qualsiasi in una o più forme di attuazione.
I riferimenti usati qui sono forniti semplicemente per convenienza e quindi non definiscono l’ambito di protezione o l’ambito delle forme di attuazione.
Nella Figura 1 un riferimento 10 indica nel suo complesso l’architettura di una disposizione circuitale (analogica) che facilita la moltiplicazione di segnali (analogici) usando blocchi circuitali di complessità ridotta, presentando nel contempo caratteristiche quali un costo e un tempo di calibrazione ridotti così come un’occupazione di area di silicio ridotta (nel caso di un’implementazione come un circuito integrato a semiconduttore).
In una o più forme di attuazione, è previsto che un circuito 10 come qui esemplificato produca una tensione di uscita VOUT che è una funzione (proporzionale) del prodotto di un segnale di ingresso in tensione VIN1 e di un segnale di ingresso in corrente IIN2.
In una o più forme di attuazione, la corrente di ingresso IIN2 può essere generata (in una maniera nota di per sé), per es., in funzione di una caduta di tensione VIN2 applicata ad un resistore RIN2 (vale a dire IIN2 = VIN2/RIN2) in modo tale che la tensione di uscita VOUT sia proporzionale (per es., attraverso una costante K) al prodotto delle tensioni (di ingresso) VIN1 e VIN2, vale a dire:
VOUT = K∙VIN1∙VIN2
dove K è proporzionale a 1/RIN2.
In una o più forme di attuazione, il circuito 10 come esemplificato nella Figura 1 può comprendere una disposizione in cascata di due blocchi circuitali, cioè:
- un convertitore da tensione a tempo basato su rampa 100, e
- un moltiplicatore di tempo/corrente campionato 200 che comprende un componente di campionamento e mantenimento (S & H, “Sample-and-Hold”).
In una o più forme di attuazione, i due blocchi circuitali 100 e 200 sono controllati (temporizzati) con uno (stesso) segnale di clock clk, generato - in una maniera nota di per sé - attraverso una sorgente di segnale di clock non visibile nelle figure.
Schemi circuitali di possibili forme di attuazione dei blocchi circuitali 100 e 200 sono esemplificati rispettivamente nelle Figure 2 e 3.
In una o più forme di attuazione esemplificate nella Figura 2, è previsto che il blocco circuitale 100 generi un segnale modulato PWM, vale a dire un segnale digitale a impulsi SW che ha la stessa frequenza del clock, clk e un duty-cycle proporzionale alla tensione di ingresso VIN1.
Una definizione corrente del duty-cycle è la frazione di un periodo di un segnale in cui il segnale è “on” o attivo, vale a dire il rapporto tra il tempo di “on” e la somma dei tempi di “on” e di “off” in un periodo del segnale.
In una o più forme di attuazione, il blocco circuitale 100 può comprendere un generatore di rampa che comprende un generatore di corrente di riferimento costante (che fornisce una corrente IREF generata con un qualsiasi mezzo tradizionale noto a tale scopo, per es., in funzione del valore di resistenza RREF di un resistore di riferimento) accoppiato tra un nodo di tensione di alimentazione a una tensione VDD e un nodo A. Un condensatore C1 è disposto a sua volta tra il nodo A e la massa per essere caricato dalla corrente IREF.
I generatori di corrente di riferimento costante sono tradizionali nella tecnica: si veda, per es., il circuito della Figura 4.50 in Gray, Mayer et al.: “Analysis and Design of Analog Integrated Circuits” 4th edition, pagine da 299 a 327.
In una o più forme di attuazione, una corrente IIN2(t)=VIN2(t)/RIN2 può essere generata per mezzo di convertitori da tensione a corrente che prendono in considerazione la variabilità nel corso del tempo dei segnali coinvolti. Esempi di soluzioni corrispondenti sono descritti, per es., in Ramón Pallás-Areny, et al. (già citato) pagine da 148 a 179 o in V. Srinivasan, et al.: “Linear current-to-voltage and voltage-to-current converters” 48th Midwest Symposium on Circuits and Systems, 2005., Covington, KY, 2005, pagine da 675 a 678 Vol. 1 (si veda, per es., il circuito nella Figura 1c nel medesimo).
La tensione sul condensatore C1 al nodo A (che è indicata come VC1) può essere applicata a un comparatore 102 per essere confrontata con la tensione di ingresso VIN1.
Per esempio, in una forma di attuazione come esemplificata nella Figura 2, le tensioni VC1 e VIN1 possono essere applicate all’ingresso invertente 102a e all’ingresso non invertente 102b del comparatore 102 con l’ingresso non invertente 102b (al quale è applicata la tensione VIN1) che agisce come un (primo) nodo di ingresso al circuito 10.
Uno switch elettronico (per es., un transistore MOSFET) M1 è accoppiato tra il nodo A e la massa (vale a dire, tra l’ingresso invertente 102a del comparatore 102 e la massa) con la capacità di essere attivato (vale a dire, reso conduttivo) selettivamente in funzione di una replica complementare (negata) neg(clk) del segnale di clock clk applicata al terminale di controllo (il gate, nel caso di un transistore a effetto di campo, come un transistore MOSFET) del transistore M1.
L’uscita dal comparatore 102 e il segnale di clock clk sono applicati agli ingressi di una porta logica AND 106 in modo tale che il segnale di clock clk esegua un’azione di blocco selettivo (“gating”) sul segnale di uscita dal comparatore 102, fornendo così il segnale SW.
I diagrammi nella Figura 4 sono rappresentativi di possibili comportamenti nel tempo, riferiti a una scala di tempo comune (ascissa t):
- del segnale di clock clk - parte a),
- del segnale in tensione di ingresso VIN1 (riferito a un valore massimo VIN1(MAX)) e della tensione VC1 - parte b), e
- del segnale SW - parte c).
Come indicato (e in una maniera nota di per sé, come usato tradizionalmente in varie applicazioni che comportano una modulazione PWM di segnali), il segnale di uscita SW presenta un duty-cycle che è proporzionale alla tensione di ingresso VIN1.
In una disposizione circuitale come esemplificata nella Figura 2, quando il segnale clk è basso lo switch M1 può essere attivato, vale a dire reso conduttivo (a causa del fatto che il valore complementare o negato neg(clk) del segnale di clock clk è “alto” quando clk è “basso”) mantenendo così la tensione sul condensatore C1 (vale a dire, VC1) a massa in modo tale che anche il segnale di uscita SW sia basso.
Quando il segnale clk va alto, anche il segnale SW va alto e la rampa di tensione inizia a salire attraverso il condensatore C1 con una pendenza IREF/C1 fissa.
Come risultato del fatto che la rampa raggiunge il valore di VIN1, l’uscita del comparatore 102 va bassa e il segnale SW commuta a zero. La durata dell’impulso di SW è così proporzionale alla tensione di ingresso VIN1, vale a dire:
TSW(VIN1) = (C1/IREF)∙VIN1
In una o più forme di attuazione, una selezione assennata del valore per VIN(MAX) può confinare la regione di lavoro del generatore di rampa nella zona lineare (pendenza data da IREF/C1).
Inoltre, in una o più forme di attuazione, possono applicarsi i criteri seguenti per selezionare il periodo del segnale di clock clk prendendo in considerazione la larghezza di banda del segnale di ingresso VIN1, vale a dire:
Tclk(on) ≥ TSW(max) = (C1/IREF)∙VIN1(max)
Tclk(off) > Tdischarge(C1)= 3∙C1∙RON(M1)
Tclk > C1∙[(VIN1(max)/IREF)+3∙RON(M1)]
dove (si vedano anche i diagrammi nella Figura 4):
- Tclk(on) e Tclk(off) indicano i tempi di “on” e di “off” del segnale di clock clk, che ha un periodo Tclk = Tclk(on) Tclk(off);
- TSW(MAX) indica la durata massima degli impulsi del segnale SW,
- Tdischarge(C1) indica il tempo di scarica del condensatore C1 (lo switch M1 reso conduttivo per accoppiare il nodo A alla massa);
- RON(M1) indica la resistenza di “on” dello switch M1 quando implementato per mezzo di un transistore a effetto di campo, quale un transistore MOSFET.
In una o più forme di attuazione come esemplificate nella Figura 3, il blocco circuitale 200 ha come obiettivo ottenere una tensione di uscita VOUT dal campionamento della tensione sul condensatore C2 (VC2). La tensione VC2 è data dall’integrazione di una corrente di ingresso IIN2 secondo il tempo di integrazione dato dal segnale di ingresso SW.
Come indicato, la corrente di ingresso IIN2 (esemplificata nel diagramma della Figura 3 come un corrispondente generatore di corrente accoppiato a un nodo di alimentazione alla tensione VDD) può essere ottenuta -in una maniera nota di per sé, per es., come discusso precedentemente con riferimento alla corrente IREF - in funzione di una seconda tensione di ingresso VIN2 e di un valore di resistenza RIN2 in base a una relazione del tipo VIN2/RIN2.
In una o più forme di attuazione, il tempo di integrazione della corrente IIN2 può essere determinato in funzione di un segnale di ingresso rappresentato dal segnale di uscita SW dal blocco circuitale 100.
In una o più forme di attuazione, tale tempo di integrazione può comportare lasciare che la corrente IIN2 carichi un condensatore integratore C2 posto tra un nodo B e la massa durante gli intervalli in cui il segnale SW ha un certo valore (per es., alto).
A tal fine, il generatore di corrente IIN2 può essere disposto in serie a un ulteriore switch elettronico M2 che, di nuovo, può essere implementato facendo ricorso a un transistore MOSFET atto a essere reso conduttivo selettivamente tramite il segnale SW applicato al terminale di controllo (il gate, nel caso di un transistore a effetto di campo, quale un transistore MOSFET).
Come qui esemplificato, il transistore M2 è disposto in serie al generatore di corrente IIN2 tra il generatore di corrente IIN2 e il nodo B, vale a dire tra il generatore di corrente IIN2 e il condensatore C2.
In tal modo, la corrente dal generatore di corrente IIN2 carica il condensatore C2 ed è così integrata su intervalli di tempo (per es. TSW(t)) che hanno una durata uguale ai tempi di “on” del segnale SW e sono così funzione del (per es., proporzionali al) duty-cycle del segnale modulato PWM proveniente dal blocco circuitale convertitore da tensione a tempo.
Al nodo B (vale a dire, sul condensatore integratore C2) è presente una tensione “integrata” VC2 che può essere fornita a un blocco circuitale di campionamento e mantenimento 202 il cui ingresso di campionamento è controllato dall’uscita di una porta logica AND 204 i cui ingressi ricevono il segnale di clock clk e una replica complementare (negata) del segnale SW, indicata con neg(SW).
Un ulteriore switch M3 (che può essere implementato di nuovo per mezzo di uno switch elettronico, come un transistore MOSFET) è attivo tra il nodo B (vale a dire la tensione VC2 – fornita in ingresso al blocco circuitale di campionamento e mantenimento 202) e la massa.
Lo switch M3 è configurato per essere reso conduttivo selettivamente (accoppiando con ciò il nodo B alla massa) da una replica complementare (negata) del segnale di clock clk, neg(clk) applicata al suo terminale di controllo (di nuovo il gate, nel caso di un transistore a effetto di campo, quale un transistore MOSFET).
In una o più forme di attuazione, la tensione VC2 al nodo B (vale a dire, la tensione sul condensatore C2), è direttamente correlata all’integrazione della corrente IIN2 come effettuata dal condensatore C2, sotto il controllo di “campionamento” del segnale SW dal blocco circuitale 100 tramite lo switch M2.
I diagrammi della Figura 5 sono esemplificativi (di nuovo con riferimento a una scala di tempo comune – ascissa t) di un possibile comportamento nel tempo dei segnali seguenti:
- il segnale di clock clk - parte a),
- il segnale SW - parte b), e
- la tensione VC2 al nodo B (in ingresso al circuito di campionamento e mantenimento 202) come fornita dall’integrazione su un intervallo di tempo TSW(t) della corrente del generatore IIN2 (in funzione della seconda tensione di ingresso VIN2) più (in linea tratteggiata) il segnale di uscita VOUT dal circuito – parte c).
Il valore VC2MAX nella parte c) della Figura 5 è esemplificativo di un valore massimo per la tensione VC2.
In una o più forme di attuazione, la (variazione della) tensione VC2 può essere campionata dal blocco circuitale di campionamento e mantenimento 202. Di conseguenza, la corrente IIN2 può essere considerata come (quasi) costante durante un periodo TSW del segnale SW, cosicché:
VOUT(t) = (TSW(t)∙IIN2(t))/C2.
Di nuovo, in una o più forme di attuazione, certi vincoli possono essere applicati al periodo del segnale di clock clk in relazione al tempo di campionamento Tsample del blocco circuitale di campionamento e mantenimento 202, al valore massimo per il periodo del segnale SW, vale a dire TSW(MAX), e al tempo di scarica Tdischarge(C2) del condensatore C2 tramite lo switch (transistore) M3:
Tclk(on) > TSW(max) + Tsample
Tclk(off) > Tdischarge(C2) = 3∙C2∙RON(M3)
Tclk > TSW(max) + Tsample + 3∙C2∙RON(M3)
dove RON(M3) è la resistenza di “on” del transistore MOSFET M3.
Al fine di facilitare il fatto di evitare un funzionamento indesiderato nella regione di saturazione della rete di integratore che comprende il condensatore C2, un limite superiore per la corrente di ingresso max(IIN2) può essere selezionato in base alla relazione seguente:
max(IIN2) ˂ C2∙(VC2(MAX)/TSW(MAX))
La Figura 6 è una rappresentazione generale di un circuito moltiplicatore risultante dalla combinazione dei due blocchi circuitali 100 e 200 delle Figure 2 e 3, con il segnale di uscita SW dal primo blocco circuitale 100 applicato al terminale di controllo (il gate, nel caso di un transistore a effetto di campo, quale un transistore MOSFET) dello switch M2 nel blocco circuitale 200.
Il circuito moltiplicatore della Figura 6 può così fornire un segnale (in tensione) di uscita VOUT che (sostituendo TSW nell’equazione per VOUT data in precedenza) può essere espresso come:
VOUT(t) = [C1/(C2∙IREF)]∙VIN1(t)∙IIN2(t)
Ipotizzando che la corrente di ingresso IIN2 sia generata (in un qualsiasi modo noto a tale scopo, come discusso in precedenza) in funzione di una caduta di tensione VIN2 su un resistore RIN2 (con uno stesso dispositivo adottato eventualmente per generare la corrente di riferimento IREF in funzione di una caduta di tensione della tensione di riferimento VREF su un resistore RREF), l’equazione di uscita può essere espressa come:
VOUT(t) = [(C1∙RREF)/(VREF∙C2∙RIN2)]∙VIN1(t)∙IIN2(t)
Ipotizzando (il che è ragionevole) che possa essere ottenuto un buon adattamento tra C1, C2, e RREF e RIN2, può essere ottenuto un rapporto quasi costante come:
K = (C1∙RREF)/(VREF∙C2∙RIN2)
conducendo a un’equazione di uscita finale del genere:
VOUT(t) = K∙VIN1(t)∙VIN2(t)
In una o più forme di attuazione, una scelta assennata per il segnale di clock può essere conforme (per entrambi i blocchi circuitali 100, 200) ai seguenti vincoli:
Tclk(on) > TSW(max) Tsample
max(VIN1) = (TSW(max)/C1)∙IREF
Tclk(off) > max[Tdischarge(C1), Tdischarge(C2)]
max(IIN2) ˂ C2∙(VC2(max)/TSW(max))
Una o più forme di attuazione si prestano a essere implementate usando una tecnologia BCD (Bipolar-CMOS-DMOS).
Una o più forme di attuazione possono essere applicate per controllare il valore del prodotto di un ingresso in tensione e di un ingresso in corrente in modo tale che, per es., come risultato del raggiungimento di un valore di soglia superiore può essere attivato un blocco circuitale di allarme W.
Un tale dispositivo circuitale può essere applicato, per es., in dispositivi quali gli interruttori di potenza, gli e-fuse e in un certo numero di applicazioni di monitoraggio della potenza.
Valutazioni effettuate sulle basi di uno schema circuitale generale come esemplificato nella Figura 6 hanno mostrato che può essere ottenuta un’accuratezza migliorata per valori più alti per VIN1 e IIN2.
Un circuito (per es., 10) secondo una o più forme di attuazione può comprendere:
- un blocco circuitale convertitore da tensione a tempo (per es., 100) avente un nodo di ingresso (per es., 102b) configurato per ricevere un primo segnale in tensione (per es., VIN1) e per produrre un segnale modulato PWM (per es., SW) avente un duty-cycle proporzionale al primo segnale in tensione,
- un blocco circuitale integratore di corrente (per es., 200) accoppiato al blocco circuitale convertitore da tensione a tempo e che riceve da esso il segnale modulato PWM, il blocco circuitale integratore di corrente configurato per produrre un segnale di uscita (per es., VOUT) ad un nodo di uscita integrando un secondo segnale in corrente (per es., IIN2) proveniente da una sorgente di corrente (per es., IIN2, RIN2) su intervalli di tempo di integrazione (per es., TSW(t)) che hanno una durata che è funzione del (per es., proporzionale al) duty-cycle del segnale modulato PWM proveniente dal blocco circuitale convertitore da tensione a tempo, in cui il segnale di uscita è proporzionale al prodotto del primo segnale in tensione e del secondo segnale in corrente.
In una o più forme di attuazione, il secondo segnale in corrente dalla sorgente di corrente può essere proporzionale a un ulteriore segnale in tensione (per es., VIN2), in cui il segnale di uscita dal circuito è proporzionale al prodotto del primo segnale in tensione e dell’ulteriore segnale in tensione.
In una o più forme di attuazione, il blocco circuitale convertitore da tensione a tempo può comprendere:
- un generatore di rampa (per es., IREF, C1, M1) configurato per generare una sequenza di forme d’onda a rampa, e
- un comparatore (per es., 102) avente ingressi (per es., 102a, 102b) che ricevono rispettivamente la sequenza di forme d’onda a rampa e il primo segnale in tensione.
Una o più forme di attuazione possono comprendere un elemento circuitale di blocco selettivo (per es., 104) accoppiato all’uscita dal comparatore e bloccato selettivamente (“gated”) da un segnale di clock (per es., clk), l’uscita dall’elemento circuitale di blocco selettivo fornendo detto segnale modulato PWM.
In una o più forme di attuazione, il blocco circuitale integratore di corrente può comprendere:
- una capacità di integrazione (per es., C2) caricabile dal secondo segnale di corrente proveniente da detta sorgente di corrente, e
- uno switch di blocco selettivo (per es., M2) attivo tra la sorgente di corrente e la capacità di integrazione, lo switch di blocco selettivo pilotato dal segnale modulato PWM proveniente dal blocco circuitale convertitore da tensione a tempo per accoppiare selettivamente la sorgente di corrente con la capacità di integrazione per abilitare un’integrazione del secondo segnale di corrente proveniente da detta sorgente di corrente su detti tempi di integrazione che hanno una durata che è funzione del dutycycle del segnale modulato PWM (per es., SW) proveniente dal blocco circuitale convertitore da tensione a tempo (per es., 100).
In una o più forme di attuazione, il blocco circuitale integratore di corrente può comprendere uno switch di reset (per es., M3) configurato per scaricare la capacità di integrazione tra intervalli di tempo di integrazione successivi.
In una o più forme di attuazione, il blocco circuitale integratore di corrente può comprendere un blocco circuitale di campionamento e mantenimento (per es., 202) accoppiato alla capacità di integrazione per campionare segnali integrati (per es., B, VC2) sulla capacità di integrazione, l’uscita dal blocco circuitale di campionamento e mantenimento fornendo detto segnale di uscita dal circuito.
In una o più forme di attuazione, il blocco circuitale integratore di corrente può comprendere un rispettivo elemento circuitale di blocco selettivo (per es., 204) controllato attraverso il segnale modulato PWM (per es., attraverso la versione complementare o negata neg(SW)) proveniente dal blocco circuitale convertitore da tensione a tempo, in cui il blocco circuitale di campionamento e mantenimento è sincronizzato con detto segnale modulato PWM.
In una o più forme di attuazione, detto elemento circuitale di blocco selettivo (per es., 104) e detto rispettivo elemento circuitale di blocco selettivo (per es., 204) sono bloccati selettivamente da detto segnale di clock.
In una o più forme di attuazione, un dispositivo elettrico (per es., 10, W) può comprendere:
- un circuito secondo una o più forme di attuazione, e - un circuito utente (per es., W) accoppiato al circuito (per es., 10) per ricevere da esso detto segnale di uscita.
In una o più forme di attuazione, un procedimento può comprendere:
- ricevere un primo segnale in tensione (per es., VIN1) e produrre da esso un segnale modulato PWM avente un dutycycle proporzionale al primo segnale in tensione,
- integrare un secondo segnale in corrente (per es., IIN2) su intervalli di tempo di integrazione che hanno una durata che è funzione del (per es., proporzionale al) dutycycle del segnale modulato PWM, in cui il segnale di uscita è proporzionale al prodotto del primo segnale in tensione e del secondo segnale in corrente.
Una o più forme di attuazione possono comprendere generare il secondo segnale in corrente proporzionale a un ulteriore segnale in tensione (per es., VIN2) in cui il segnale di uscita è proporzionale al prodotto del primo segnale in tensione (per es., VIN1) e dell’ulteriore segnale in tensione (per es., VIN2).
Fermi restando i principi di fondo, i dettagli e le forme di attuazione possono variare, anche in modo apprezzabile, senza uscire dall’ambito di protezione.
L’ambito di protezione è definito dalle rivendicazioni annesse.
Claims (12)
- RIVENDICAZIONI 1. Circuito (10), comprendente: - un blocco circuitale convertitore da tensione a tempo (100) avente un nodo di ingresso (102b) configurato per ricevere un primo segnale in tensione (VIN1) e per produrre un segnale modulato PWM (SW) avente un duty-cycle proporzionale al primo segnale in tensione (VIN1), - un blocco circuitale integratore di corrente (200) accoppiato al blocco circuitale convertitore da tensione a tempo (100) e che riceve da esso il segnale modulato PWM (SW), il blocco circuitale integratore di corrente (200) configurato per produrre un segnale di uscita (VOUT) a un nodo di uscita integrando un secondo segnale in corrente (IIN2) proveniente da una sorgente di corrente (IIN2, RIN2) su intervalli di tempo di integrazione (TSW(t)) che hanno una durata che è funzione del duty-cycle del segnale modulato PWM (SW) proveniente dal blocco circuitale convertitore da tensione a tempo (100), in cui il segnale di uscita (VOUT) è proporzionale al prodotto del primo segnale in tensione (VIN1) e del secondo segnale in corrente (IIN2).
- 2. Circuito (10) secondo la rivendicazione 1, in cui il secondo segnale in corrente (IIN2) dalla sorgente di corrente (IIN2, RIN2) è proporzionale a un ulteriore segnale in tensione (VIN2) in cui il segnale di uscita (VOUT) dal circuito (10) è proporzionale al prodotto del primo segnale in tensione (VIN1) e dell’ulteriore segnale in tensione (VIN2).
- 3. Circuito (10) secondo la rivendicazione 1 o la rivendicazione 2, in cui il blocco circuitale convertitore da tensione a tempo (100) comprende: - un generatore di rampa (IREF, C1, M1) configurato per generare una sequenza di forme d’onda a rampa, e - un comparatore (102) avente ingressi (102a, 102b) che ricevono rispettivamente la sequenza di forme d’onda a rampa (VC1) e il primo segnale in tensione (VIN1).
- 4. Circuito secondo la rivendicazione 3, comprendente un elemento circuitale di blocco selettivo (104) accoppiato all’uscita dal comparatore (102) e bloccato selettivamente da un segnale di clock (clk), l’uscita dell’elemento circuitale di blocco selettivo (104) fornendo detto segnale modulato PWM (SW).
- 5. Circuito (10) secondo una qualsiasi delle rivendicazioni precedenti, in cui il blocco circuitale integratore di corrente (200) comprende: - una capacità di integrazione (C2) caricabile dal secondo segnale in corrente (IIN2) proveniente da detta sorgente di corrente (IIN2, RIN2), e - uno switch di blocco selettivo (M2) attivo tra la sorgente di corrente (IIN2, RIN2) e la capacità di integrazione (C2), lo switch di blocco selettivo (M2) pilotato dal segnale modulato PWM (SW) proveniente dal blocco circuitale convertitore da tensione a tempo (100) per accoppiare selettivamente la sorgente di corrente (IIN2, RIN2) con la capacità di integrazione (C2) per abilitare un’integrazione del secondo segnale in corrente (IIN2) proveniente da detta sorgente di corrente (IIN2, RIN2) su detti tempi di integrazione (TSW(t)) che hanno una durata che è funzione del duty-cycle del segnale modulato PWM (SW) proveniente dal blocco circuitale convertitore da tensione a tempo (100).
- 6. Circuito (10) secondo la rivendicazione 5, in cui il blocco circuitale integratore di corrente (200) comprende uno switch di reset (M3) configurato per scaricare la capacità di integrazione (C2) tra intervalli di tempo di integrazione successivi (TSW(t)).
- 7. Circuito (10) secondo la rivendicazione 5 o la rivendicazione 6, in cui il blocco circuitale integratore di corrente (200) comprende un blocco circuitale di campionamento e mantenimento (“sample and hold”) (202) accoppiato alla capacità di integrazione (C2) per campionare segnali integrati (B, VC2) sulla capacità di integrazione (C2), l’uscita dal blocco circuitale di campionamento e mantenimento (202) fornendo detto segnale di uscita (VOUT) dal circuito (10).
- 8. Circuito (10) secondo la rivendicazione 7, in cui il blocco circuitale integratore di corrente (200) comprende un rispettivo elemento circuitale di blocco selettivo (204) controllato attraverso il segnale modulato PWM (neg(SW)) proveniente dal blocco circuitale convertitore da tensione a tempo (100), in cui il blocco circuitale di campionamento e mantenimento (202) è sincronizzato con detto segnale modulato PWM (SW).
- 9. Circuito (10) secondo la rivendicazione 4 e la rivendicazione 8, in cui detto elemento circuitale di blocco selettivo (104) e detto rispettivo elemento circuitale di blocco selettivo (204) sono bloccati selettivamente da detto segnale di clock (clk).
- 10. Dispositivo elettrico (10, W) comprendente: - un circuito (10) secondo una qualsiasi delle rivendicazioni precedenti, e - un circuito utente (W) accoppiato al circuito (10) per ricevere da esso detto segnale di uscita (VOUT).
- 11. Procedimento, comprendente: - ricevere (102b) un primo segnale in tensione (VIN1) e produrre da esso un segnale modulato PWM (SW) avente un duty-cycle proporzionale al primo segnale in tensione (VIN1), - integrare un secondo segnale in corrente (IIN2) su intervalli di tempo di integrazione (TSW(t)) che hanno una durata che è funzione del duty-cycle del segnale modulato PWM (SW), in cui il segnale di uscita (VOUT) è proporzionale al prodotto del primo segnale in tensione (VIN1) e del secondo segnale in corrente (IIN2).
- 12. Procedimento secondo la rivendicazione 11, comprendente generare il secondo segnale in corrente (IIN2) proporzionale a un ulteriore segnale in tensione (VIN2) in cui il segnale di uscita (VOUT) è proporzionale al prodotto del primo segnale in tensione (VIN1) e dell’ulteriore segnale in tensione (VIN2).
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT201800002702A IT201800002702A1 (it) | 2018-02-15 | 2018-02-15 | Circuito moltiplicatore, dispositivo e procedimento corrispondenti |
| US16/274,987 US10713446B2 (en) | 2018-02-15 | 2019-02-13 | Multiplier circuit, corresponding device and method |
| CN201910115143.XA CN110163015B (zh) | 2018-02-15 | 2019-02-14 | 乘法器电路、对应的设备和方法 |
| CN201920197559.6U CN209994363U (zh) | 2018-02-15 | 2019-02-14 | 电路以及电压-时间转换器电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT201800002702A IT201800002702A1 (it) | 2018-02-15 | 2018-02-15 | Circuito moltiplicatore, dispositivo e procedimento corrispondenti |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| IT201800002702A1 true IT201800002702A1 (it) | 2019-08-15 |
Family
ID=62089973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| IT201800002702A IT201800002702A1 (it) | 2018-02-15 | 2018-02-15 | Circuito moltiplicatore, dispositivo e procedimento corrispondenti |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10713446B2 (it) |
| CN (2) | CN110163015B (it) |
| IT (1) | IT201800002702A1 (it) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10804803B1 (en) * | 2019-10-23 | 2020-10-13 | Apple Inc. | Combined buck-boost converter using a single inductor |
| US11614421B2 (en) * | 2020-05-08 | 2023-03-28 | Taiwan Semiconductor Manufacturing Company Ltd. | BioFET system |
| CN113094022B (zh) * | 2021-06-09 | 2021-08-20 | 广东希荻微电子股份有限公司 | 一种模拟乘法器 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3104319A (en) * | 1959-05-15 | 1963-09-17 | Westinghouse Air Brake Co | Analog computers |
| US3521046A (en) * | 1968-02-06 | 1970-07-21 | Lear Siegler Inc | Analog computer circuit for multiplication or division |
| EP0218905A1 (en) * | 1985-09-09 | 1987-04-22 | General Electric Company | Low-cost self-contained transformerless solid state electronic watthour meter having thin film ferromagnetic current sensor |
| US4682102A (en) * | 1985-12-23 | 1987-07-21 | General Electric Company | Solid state watthour meter with switched-capacitor integration |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3737640A (en) * | 1971-12-29 | 1973-06-05 | Monsanto Co | Electronic feedback controlled time-division multiplier and/or divider |
| US6922346B2 (en) * | 2003-07-23 | 2005-07-26 | Texas Instruments Incorporated | System and method to limit maximum duty cycle and/or provide a maximum volt-second clamp |
| US7598715B1 (en) * | 2007-04-04 | 2009-10-06 | National Semiconductor Corporation | Apparatus and method for reverse current correction for a switching regulator |
| US8804377B2 (en) * | 2009-12-28 | 2014-08-12 | Stmicroelectronics S.R.L. | Charge-mode control device for a resonant converter |
| TWI398092B (zh) * | 2010-07-07 | 2013-06-01 | Anpec Electronics Corp | 風扇轉速控制電路、風扇轉速控制方法與風扇系統 |
| TWI466424B (zh) * | 2012-07-20 | 2014-12-21 | Upi Semiconductor Corp | 直流對直流控制器與轉換器 |
| DE112012007201T5 (de) * | 2012-10-16 | 2015-08-27 | Volterra Semiconductor Corporation | Maximum Power Point Tracking Controller und zugeordnete Systeme und Methoden |
| US9564820B2 (en) * | 2013-03-15 | 2017-02-07 | Linear Technology Corporation | Methods and systems for control of DC-DC converters |
| US9491014B1 (en) * | 2015-09-23 | 2016-11-08 | Alpha And Omega Semiconductor Incorporated | Compact duty modulator |
| US11216723B2 (en) * | 2017-08-11 | 2022-01-04 | Syntiant | Pulse-width modulated multiplier |
| KR101885296B1 (ko) * | 2017-09-07 | 2018-09-10 | 고려대학교 산학협력단 | 태양 전지의 최대 전력점 추적을 위한 전력 감지 회로 및 그 방법 |
-
2018
- 2018-02-15 IT IT201800002702A patent/IT201800002702A1/it unknown
-
2019
- 2019-02-13 US US16/274,987 patent/US10713446B2/en active Active
- 2019-02-14 CN CN201910115143.XA patent/CN110163015B/zh active Active
- 2019-02-14 CN CN201920197559.6U patent/CN209994363U/zh not_active Withdrawn - After Issue
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3104319A (en) * | 1959-05-15 | 1963-09-17 | Westinghouse Air Brake Co | Analog computers |
| US3521046A (en) * | 1968-02-06 | 1970-07-21 | Lear Siegler Inc | Analog computer circuit for multiplication or division |
| EP0218905A1 (en) * | 1985-09-09 | 1987-04-22 | General Electric Company | Low-cost self-contained transformerless solid state electronic watthour meter having thin film ferromagnetic current sensor |
| US4682102A (en) * | 1985-12-23 | 1987-07-21 | General Electric Company | Solid state watthour meter with switched-capacitor integration |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110163015A (zh) | 2019-08-23 |
| US20190253039A1 (en) | 2019-08-15 |
| CN209994363U (zh) | 2020-01-24 |
| US10713446B2 (en) | 2020-07-14 |
| CN110163015B (zh) | 2023-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8498089B2 (en) | Apparatus and method for sensing a current within a coil | |
| IT201800002702A1 (it) | Circuito moltiplicatore, dispositivo e procedimento corrispondenti | |
| KR102549745B1 (ko) | 전압 비교기, 이의 전압 비교 방법, 그리고 이의 리셋 방법 | |
| US9893740B1 (en) | Methods and apparatus for an analog-to-digital converter | |
| US20160252581A1 (en) | Battery fuel gauge current sensing circuit and method thereof | |
| US4034364A (en) | Analog-digital converter | |
| US9847786B1 (en) | Methods and apparatus for a multi-cycle time-based ADC | |
| US8280655B2 (en) | Digital power monitoring circuit and system | |
| Janković et al. | Microcontroller power consumption measurement based on PSoC | |
| JP2012124774A (ja) | Ａｄ変換装置およびｄａ変換装置 | |
| US4584489A (en) | Multichannel time-voltage converter | |
| US20030080894A1 (en) | A/D converter | |
| JPH0595287A (ja) | 減算回路および減算回路を備えるａ／ｄコンバータ | |
| JP6393669B2 (ja) | センサ装置及びセンシング方法 | |
| US7960985B2 (en) | Identification of integrated circuit | |
| CN103973309B (zh) | 带有调整过的量化器参考电压的∑δ调制器 | |
| Radhika et al. | Hybrid digital pulse width modulator architecture using FPGA | |
| Ting et al. | A design and its practical application to the pseudo two-step successive-approximation register analog-to-digital converter with the active charge transfer technique | |
| CN109407744B (zh) | 用于负载的恒流控制的线性恒流控制系统和方法 | |
| RU2699581C2 (ru) | Управляемый коммутатор напряжений, несущих информацию | |
| Memarian Sorkhabi | Practical Design of a 10-bits Low Power PWM-based Analog to Digital Converter in a 90 nm CMOS Technology | |
| Göknar et al. | Pulse Width Modulation using a recently developed CMOS core circuit | |
| RU174046U1 (ru) | Аналоговое запоминающее устройство | |
| JPH104353A (ja) | Ａ／ｄ変換器 | |
| Abdullah et al. | Limit-Cycle Free, Digitally-Controlled Boost Converter Based on DDPWM |