CN1837835A - 高频时钟抖动测量电路及其校准方法 - Google Patents

Abstract

本发明公开了一种高频时钟抖动测量电路，该电路包括：第一振荡信号产生单元，产生周期为TV1的第一振荡信号；第二振荡信号产生单元，产生周期为TV2的第二振荡信号，且触发第二振荡信号产生单元起振的被测时钟信号边沿比触发第一振荡信号产生单元起振的被测时钟信号边沿晚一个周期，同时TV2小于TV1；第一复位控制单元，用于在第二振荡信号超前于第一振荡信号时输出复位触发信号；第一计数单元，用于在第二振荡信号开始起振后对第二振荡信号的周期计数，在复位触发信号到达后复位，输出第二振荡信号的周期数。本发明不需要外部基准时钟也可测量时钟抖动，具有精度高、易实现的特点。

Description

高频时钟抖动测量电路及其校准方法

【技术领域】

本发明属于自建片内测量(BIST)技术，涉及一种高频时钟抖动测量电路及其带校准功能的抖动测量电路及其校准方法。

【背景技术】

锁相环以及由锁相环构成的频率合成电路在当今高频数字领域占有举足轻重的地位。对于频率在GHz以上的系统，时序稳定度是一个关键参量。高频数字通信系统的一个主要噪声源就是时钟相位失真，该失真可以用时序抖动来衡量。近年来，系统时序抖动的测量受到越来越多的关注。

测量芯片时序抖动的传统方法是片外测量，即将芯片的时钟输出管脚接到外部相关仪器上来对时序抖动进行测量分析。然而此种方法效能比较差，芯片管脚到仪器的引线会大大增加测量误差，测量本身也很不经济。而且对于高频时钟，引出测试点的负载影响也很大。

近年来，研究者们发展了时序抖动的自建片内测量方法。其核心是将时间信号转化为数字信号，完成这种功能的模块称为TDC(时间数字转换器)。抖动测量中比较实用的一种TDC是游标卡尺式的TDC，其主要优点是精度高，受工艺以及生产过程中的偏差影响较小。为了减小生产工艺带来的误差，TDC通常做成可调的，测量精度通过引入基准信号，利用自身的电路校准过程求得。

游标卡尺式TDC仍有两个缺点：首先，每对延时线的延时单元的匹配要求很高，生产工艺有时很难达到；其次，占用的面积比较大，精度越高，面积也就越大；另外，需要一个无噪声且与被测信号同频率的时钟信号来作为基准时钟，通常由外部晶振来提供，这对于比较高频率的时钟测量就很困难了。虽然在有些文献中提出的环振对式TDC可以解决上述前两个问题，但仍然需要外部基准时钟。

【发明内容】

本发明的主要目的就是针对以前的自建片内测量抖动电路不能应用于很高频率(如1GHz以上)时钟测量的缺点，提供一种高频时钟抖动测量电路，将周期误差(period jitter)作为被测时钟的抖动的大小，从而不需要外部提供基准时钟即可测量出高频锁相环的时序抖动。

本发明的次要目的就是提供一种高频时钟抖动测量电路，进一步提高了测量精度。

本发明的另一目的就是提供一种高频时钟抖动测量电路，具有校准功能，校准方法简单，只需要一个普通的外部中频率基准时钟即可，不需要基准时钟与被测时钟具有相同频率。

为实现上述目的，本发明公开了一种高频锁相环抖动环振对式测量电路，包括：

第一振荡信号产生单元，用于响应被测时钟信号，产生周期为TV1的第一振荡信号；

第二振荡信号产生单元，用于响应被测时钟信号和第一振荡信号产生单元的控制信号，产生周期为TV2的第二振荡信号，且触发第二振荡信号产生单元的起振的被测时钟信号边沿比触发第一振荡信号产生单元的起振的被测时钟信号边沿晚一个周期，并且TV2小于TV1；

第一复位控制单元，分别响应第一振荡信号和第二振荡信号，用于在第二振荡信号超前于第一振荡信号时输出复位触发信号；

第一计数单元，响应第二振荡信号，用于在第二振荡信号开始起振后对第二振荡信号的周期计数，并响应第一复位控制单元输出的复位触发信号，用于在复位触发信号到达后复位，并输出第二振荡信号的周期数。

本发明的优选方案是：

所述第一振荡信号产生单元包括顺序串联的第一D触发器和第一环振，所述第一D触发器的D输入端输入低电平，时钟输入端用于输入被测时钟信号，第一D触发器的负输出端耦合到第一环振，第一环振用于产生第一振荡信号；所述第二振荡信号产生单元包括顺序串联的第二D触发器和第二环振，所述第二D触发器的D输入端与第一D触发器的正输出端相连，时钟输入端用于输入被测时钟信号，第二D触发器的负输出端耦合到第二环振，第二环振用于产生第二振荡信号。

所述第一环振包括第一开启模块和第一环振器，所述第二环振包括第二开启模块和第二环振器，所述第一、二开启模块为与非门。

所述第一环振器和第二环振器都包括精调单元，所述精调单元包括输入输出模块、与输入输出模块相连的PMOS管并联支路和NMOS管并联支路，所述输入输出模块用于响应开启模块的信号，输出为输入的反相延时信号，所述PMOS管并联支路中的PMOS管分为导通宽度不同的两组，所述NMOS管并联支路中的NMOS管也分为导通宽度不同的两组，并采用差分控制来改变延时大小。

第一环振器和第二环振器还进一步分别包括粗调单元，所述粗调单元和精调单元串联。

第一振荡信号产生单元还进一步包括连接第一环振输出端的第一缓冲器；所述第二振荡信号产生单元还进一步包括连接第二环振输出端的第二缓冲器。

所述第一复位控制单元包括仲裁器、第三D触发器和脉冲发生器，所述仲裁器分别响应第一振荡信号和第二振荡信号，输出端耦合至第三D触发器的D输入端，所述第三D触发器的正输出端耦合至脉冲发生器，所述脉冲发生器的输出端耦合至第一计数单元的复位端；所述第一计数单元包括计数器，所述计数器的时钟输入端输入第二振荡信号，使能端输入第二D触发器的正输出端的反向信号，计数器的输出端输出计数结果。

所述仲裁器包括仲裁模块和复位产生模块，所述复位产生模块响应第二振荡信号，使仲裁器复位，所述仲裁模块响应第一振荡信号和第二振荡信号，用于在第一振荡信号超前第二振荡信号时，正输出端输出占空比50％以上的脉冲，在第二振荡信号超前第一振荡信号时，正输出端一直输出低电平。

还包括第N振荡信号产生单元，响应被测时钟信号和第N-1振荡信号产生单元的控制信号，用于产生周期为TV_N的第N振荡信号，且触发第N振荡信号产生单元起振的被测时钟信号边沿比触发第N-1振荡信号产生单元起振的被测时钟信号晚一个周期，并且TV_N小于TV_N-1；第N-1复位控制单元，分别响应第N-1振荡信号和第N振荡信号，用于在第N振荡信号超前于第N-1振荡信号时输出复位触发信号；第N-1计数单元，响应第N振荡信号，用于在第N振荡信号开始起振后对第N振荡信号的周期计数，并响应第N-1复位控制单元输出的复位触发信号，用于在复位触发信号到达后复位，并输出第N振荡信号的周期数，其中N大于或等于3。

所述第N振荡信号产生单元包括顺序串联的第ND触发器和第N环振，所述第ND触发器的D输入端与第N-1D触发器的正输出端相连，时钟输入端用于输入被测时钟信号，所述第ND触发器负输出端耦合到第N环振，第N环振用于输出第N振荡信号。

为实现上述目的，本发明还公开了一种具有校准功能的高频时钟抖动环振对式测量电路，包括：

第一多路选择器，其输入端用于根据其控制端的信号在被测时钟和校准时钟之间切换；第M振荡信号产生单元，响应第一多路选择器输出端输出的信号，用于产生周期为TV_M的第M振荡信号；第M+1振荡信号产生单元，响应第一多路选择器输出端输出的信号，用于产生周期为TV_M+1的第M+1振荡信号，并且TV_M+1小于TV_M；第二多路选择器，其输入端用于根据其控制端的信号在第M振荡信号产生单元输出的控制信号和低电平之间切换，输出端耦合到第M+1振荡信号产生单元，用于选择第M振荡信号产生单元和第M+1振荡信号产生单元起振时刻相差一个输入时钟周期或者选择所述两个振荡信号产生单元同时起振；第M复位控制单元，分别响应第M振荡信号和第M+1振荡信号，用于在第M+1振荡信号超前于第M振荡信号时输出复位触发信号；第M计数单元，响应第M+1振荡信号，用于在第M+1振荡信号开始起振后对第M+1振荡信号的周期计数，并响应第M复位控制单元输出的复位触发信号，用于在复位触发信号到达后复位，并输出复位之前的计数值；校准计数单元，响应第M振荡信号，用于对在校准时钟一个周期内的第M振荡信号的周期进行计数。

所述第M振荡信号产生单元包括第MD触发器和第M环振，所述第MD触发器的D输入端输入低电平，时钟输入端与第一多路选择器的输出端相连，所述第MD触发器的负输出端耦合到第M环振，第M环振用于输出周期为TV_M的第M振荡信号；所述第M+1振荡信号产生单元包括顺序串联的第M+1 D触发器和第M+1环振，所述第M+1 D触发器的D输入端与第二多路选择器的输出端相连，时钟输入端与第一多路选择器的输出端相连，所述第M+1 D触发器的负输出端耦合到第M+1环振，第M+1环振用于输出周期为TV_M+1的第M+1振荡信号。

为实现上述目的，本发明还公开了一种校准功能的高频时钟抖动环振对式测量电路的校准方法，包括频率计数步骤和延时差测量步骤，其中频率计数步骤包括以下步骤：

A1、将校准时钟输入到第M振荡信号产生单元和第M+1振荡信号产生单元，使第M振荡信号产生单元和第M+1振荡信号产生单元起振；

B1、控制触发第M+1振荡信号产生单元起振的校准时钟边沿比触发第M振荡信号产生单元启振的校准时钟边沿晚一个周期；

C1、记录第M振荡信号在校准时钟触发第M环振后一个周期内的振荡数；

D1、记录第M+1振荡信号在第M计数单元第二次复位前的周期数；

所述延时差测量步骤包括以下步骤：

A2、将校准时钟输入到第M振荡信号产生单元和第M+1振荡信号产生单元，使第M振荡信号产生单元和第M+1振荡信号产生单元起振；

B2、控制第M振荡信号产生单元和第M+1振荡信号产生单元由同一个校准时钟的边沿触发；

C2、分别记录第M+1振荡信号在第M计数单元第二次复位前和第二、三次复位之间的周期数；完成上述步骤后，计算第M振荡信号和第M+1振荡信号的周期差值、第M振荡信号产生单元和第M+1振荡信号产生单元的延时差。

本发明的有益效果是：

1)本发明每对环振中的延时单元的匹配要求不高，普通的生产工艺即可，在满足精度的要求下占用面积小，适合于片内设计。由于将周期误差作为被测时钟的抖动的大小，从而不需要外部提供基准时钟即可测量出高频时钟的抖动，使用方便。同时对于锁相环电路，由于采用的是自建片内测量方法，从而避免了引出被测时钟所带来的误差。

2)采用差分式的MOS管排列构成可变延时单元，控制字的一位差别只改变W0-W1的管子总宽度，因此改变的电流也相对较小，从而提高了延时精度。为了提高调节的灵活性，加入粗调延时单元，通过将粗调延时单元的输出端与精调延时单元的输入端串联起来，就可以使粗调延时单元和精调延时单元共同控制总延时，既能满足精度要求，又能快速高效的完成延时大小调整。

3)本仲裁器利用本电路的一个环振输出信号自动生成仲裁器复位信号，并且自动将仲裁器的输出通过触发器锁存，实现了仲裁器的连续自动使用，而不必像原先的仲裁器那样使用外部复位信号，生成一次输出之后必须等待外部下一个复位信号才能再工作一次。EQ信号及其反相信号控制CMOS传输门在IN1和IN2上升沿到来之前拉平正反两相输出，从而大大提高了鉴相精度，仿真中该电路可以鉴别出2ps的相位差别。

4)易扩展，可通过采用多组环振对来对被测时钟信号进行并行测量，可测量多个连续周期的时间长度，进行连续周期的抖动比较。

5)校准方便，直接利用中频的干净时钟信号即可完成校准，不必要引入外部同频率的基准时钟，方便使用。

本发明的特征及优点将通过实施例结合附图进行详细说明。

【附图说明】

图1是本发明的一种实施例的电路结构图；

图2是本发明的抖动测量工作时序图；

图3是传统的反相器延时单元结构图；

图4是本发明一种实施例的精调延时单元结构图；

图5是本发明一种实施例的粗调延时单元结构图；

图6是本发明一种实施例的仲裁器结构图；

图7是本发明一种实施例的仲裁器工作时序；

图8是本发明另一种实施例的测量电路结构图；

图9是电荷泵式锁相环频率合成电路基本结构图；

图10是本发明锁相环频率合成器的抖动测量与校准电路结构；

图11是本发明校准过程中频率技术器步骤下的时序；

图12是本发明校准过程中延时差步骤下的时序。

【具体实施方式】

具体实施例一、如图1所示是抖动测量的总体结构图，抖动测量电路主要包括：第一振荡信号产生单元，第二振荡信号产生单元，第一复位控制单元和第一计数单元。

第一振荡信号产生单元包括顺序串联的第一D触发器D1和第一环振VRO1，第一环振VRO1包括作为第一开启模块的第一与非门1和第一环振器V1，第一D触发器D1的输入端输入低电平，时钟输入端输入被测时钟信号CLK，第一与非门1分别响应第一D触发器D1的负输出端输出信号和第一振荡信号in1，输出端耦合到第一环振器V1，第一环振器V1响应第一与非门1逻辑运算后输出的信号，产生并输出第一振荡信号in1，周期为TV1。

第二振荡信号产生单元包括顺序串联的第二D触发器D2和第二环振VRO2，第二环振VRO2包括作为第二开启模块的第二与非门2和第二环振器V2，第二D触发器D2的输入端与第一D触发器D1的正输出端Q相连，时钟输入端输入被测时钟信号CLK，第二与非门2分别响应第二D触发器D2的负输出端输出信号和第二振荡信号in2，输出端耦合到第一环振器V2，第二环振器V2响应第二与非门2逻辑运算后输出的信号，产生并输出第二振荡信号in2，周期为TV2。

第一复位控制单元包括仲裁器3、第三D触发器D3和脉冲发生器4，仲裁器3分别响应第一振荡信号in1和第二振荡信号in2，输出端耦合至第三D触发器的D输入端，第三D触发器的正输出端Q耦合至脉冲发生器4，脉冲发生器4的输出端耦合至第一计数单元的复位端。

第一计数单元计数器5，计数器5的时钟输入端输入第二振荡信号in2，使能端EN输入第二D触发器正输出端的反向信号，复位端与脉冲发生器4的输出端连接，输出端输出计数结果。

其工作原理如下：

各D触发器的RST信号复位后，第一环振和第二环振都处于停止振动状态，输出的第一振荡信号in1和第二振荡信号in2恒为“1”。复位信号置‘0’后，被测时钟信号CLK的第x个上升沿到来时，由于第一D触发器D1的D输入端接“0”，所以正输出端Qⁿ⁺¹输出为“0”，负输出端输出为“1”，使第一环振VRO1起振，输出周期为TV1的第一振荡信号in1。由于第二D触发器D2的D输入端接第一D触发器D1的正输出端Qⁿ，Qⁿ＝1，所以在被测时钟信号CLK的第x个上升沿到来时，第二D触发器D2的正输出端Qⁿ⁺¹输出为“1”，负输出端输出为“0”，第二环振VRO2不会起振。只有当被测时钟信号CLK的第x+1个上升沿到来时，第二D触发器D2的D输入端接第一D触发器D1的正输出端Qⁿ⁺¹，Qⁿ⁺¹＝0，所以第二与非门2输出“1”，使第二环振起振，输出周期为TV2的第二振荡信号in2。由此可见，即第二振荡信号in2比第一振荡信号in1的起振时间晚被测时钟信号CLK的一个周期Ti。但由于设定Tv2略小于Tv1，因此最终第二振荡信号in2的上升沿可以赶上并超前于第一振荡信号in1的上升沿，如图2所示。第二D触发器D2的输出为‘1’时，使计数器5的使能端EN有效，控制开启计数器5，同时第二振荡信号in2输入到计数器5，计数器Counter开始计算第二振荡信号in2的上升沿数目。另一方面，第一振荡信号in1和第二振荡信号in2都输入到仲裁器3，仲裁器3的功能是判断第二振荡信号in2的上升沿由滞后于第一振荡信号in1上升沿变为超前于第一振荡信号in1上升沿那一时间点，当第二振荡信号in2的上升沿赶上第一振荡信号in1上升沿时，仲裁器3输出低电平信号“0”，否则输出为一个占空比大于50％的方波。第三D触发器D3用于采样仲裁器的输出，为了能及时捕捉到信号，第三D触发器D3采用第二振荡信号in2的反信号为时钟信号。当in2超前in1的那一时刻，仲裁器由输出方波变为输出低电平，从而使得第三D触发器D3的正输出端Q由高电平变成低电平“0”，该变化使脉冲发生器4输出一正脉冲信号至计数器5的复位端，使计数器5迅速复位，计数器5输出所计的第二振荡信号in2的上升沿数目Ni，以用于下面的计算。

根据记录的计数器5复位前的数Ni，则可得到时钟CLK周期Ti为

Ti＝Ni(Tv1-Tv2)    (1)

由于本测量方法的精度要求很高，考虑到启动环振的两个D触发器的延时可能存在很小的不同，设它们的时间差为Δtc，则式(1)变为

Ti+Δtc＝Ni(Tv1-Tv2)    (2)

本实施例中，第一、二开启模块还可以为其他的逻辑电路，例如用或非门，响应的控制逻辑会有变化，但跟与非门没有本质区别。

本实施例中，第一、二环振器可以采用传统的环振器，也可以采用以下实施例中描述的改进后的环振器。仲裁器可以采用传统的仲裁器，也可以采用以下实施例中描述的改进后的仲裁器。

本实施例中，第一复位控制单元和第一计数单元也可以通过其他形式的电路实现。

具体实施例二、与实施例一不同的是第一、二环振的输出端增加连接一个缓冲驱动BUF，目的是降低负载电路对环振频率的影响。

具体实施例三、在具体实施例一、二的基础上对环振进行了改进，环振器采用了差分式的控制方法。原有的游标卡尺式TDC的一个缺点就是占用的面积比较大，而且精度越高，面积也就越大。

在本方法中第一、二环振器由奇数个反相器延时单元组成反馈闭环而构成，为了使振荡频率可变，反相器延时单元的延时量设计为可控，为了便于系统与数字系统兼容，这种控制采用数字控制方式。

传统的反相器延时单元如图3所示，通过控制字B来选择导通的PMOS和NMOS管的数目，从而控制反相器电平跳变时的电流，进而控制反相器的延时大小。根据反向延时器的原理，导通管数越多，电流越大，延时越小。然而，这样控制往往导致控制字B变化一位就能带来延时的较大变化，很难实现高频信号测量所要求的高精度。为了解决这个问题，本实施例第一环振器VRO1和第二环振器VRO2都包括精调单元，并采用了差分式的控制方式，如图4所示，精调单元包括输入输出模块6、与输入输出模块6相连的PMOS管并联支路7和NMOS管并联支路8，输入输出模块6响应开启模块(例如第一、二与非门)的信号，输出为输入的反相延时，PMOS管并联支路7中的PMOS管分为导通宽度不同的两组，NMOS管并联支路8中的NMOS管也分为导通宽度不同的两组。以控制八个管子为例，控制电流的PMOS与NMOS均采用两种有效导通宽度W0和W1，优选方案是令W0/W1＝4/3。某位控制字为‘1’时，则对应的导通宽度为W1的管导通；控制字为‘0’时，则对应的导通宽度为W0的管导通。因此，控制字的一位差别只改变W0-W1的有效导通宽度，因此改变的电流也相对较小，因而提高了延时精度。为了提高编码效率，控制字编码采用二进制码。此外，为了提高调节的灵活性，加入粗调延时单元，如图5所示。通过将粗调延时单元的输出端与精调延时单元的输入端串联起来，就可以使粗调延时单元和精调延时单元共同控制总延时，既能满足精度要求，又能快速高效的完成延时大小调整。在图1中，精调和粗调主要通过调节控制字完成，Bc为粗调控制字，Bf为精调控制字。

具体实施例四、在以上实施例的基础上对仲裁器的电路结构和基本工作时序上进行了改进。如图6、7所示。该仲裁器类似于电流型灵敏放大器，理论上它可以鉴别出in2和in1上升沿极小的时间差。仲裁器由复位产生模块9和鉴别模块10组成。原先的仲裁器使用外部复位信号，生成一次输出之后必须等待外部下一个复位信号才能再工作一次；本实施例中，仲裁器的改进点在于：本仲裁器利用复位产生模块由一个输入信号自动生成复位信号，如图6所示，在反向延时的复位产生模块9输入第二振荡信号in2和延时单元，第二振荡信号in2的每一个下降沿会使复位产生模块9产生一个正脉冲，使EQ复位。EQ处的脉冲处于高电平时，仲裁器正反输出都被拉低。为了能提高精度，使用EQ和EQ的反相信号控制CMOS传输门，这样鉴相精度就能提高到ps量级。然后鉴别模块10就可以判断第一振荡信号in1和第二振荡信号in2上升沿的先后，并且自动将仲裁器的输出通过触发器锁存，实现了仲裁器的连续自动使用。具体过程是在第一振荡信号in1和第二振荡信号in2相位相差比较小(小于90度)的情况下，若第一振荡信号in1超前，则OUT为‘1’；若第二振荡信号in2超前，则OUT为‘0’。将OUT接到由第二振荡信号in2下降沿采样的第三D触发器D3上，就可以由触发器输出的负跳变判断出第二振荡信号in2的上升沿由滞后于in1上升沿变为超前于它了。

具体实施例五、与上述实施例不同的是对测量电路进行了扩展，如图8所示，这里采用多组环振对来对被测时钟进行并行测量。以四组环振对来说明，其具体电路结构为：在原有的测量电路的基础上，在第二D触发器D2的输出端，引入第五D触发器D5，与原测量电路类似，在其后连入环振、仲裁器和计数器等器件；如果还需要在引入测量支路的话，则在第五D触发器D5的输出端，引入第六D触发器D6，其连接情况与上述相同。同理可引入M组的环振对。

由于在本例中采用了四组环振对，所以该电路一次可以测量连续三个被测时钟信号CLK周期的时间长度，这样就可以比较相邻周期的抖动状况。

在这里，应使环振周期Tv1＞Tv2＞Tv3＞Tv4。令Ti、Ti+1和Ti+2表示CLK的某三个连续周期长度，则有

Ti+Δtc1＝Ni(Tv1-Tv2)

Ti+1+Δtc2＝Ni+1(Tv2-Tv3)

Ti+2+Δtc3＝Ni+2(TV3-Tv4)…………………………………(3)

这里Δtc1，Δtc2 andΔtc3分别表示连接被测时钟信号CLK的4个D触发器相邻两个的延时差。

通过外部控制D触发器的复位信号(RST)，可以多次重复测量过程，从而可以得到多个样本并进行统计分析。由于被测信号频率很高，周期很短，在一个周期时间内无法完成测量，实际上要花很多个周期的时间，所以多次测量的周期样本相隔很远，基本要100个周期以上，因此要想测量相邻周期的抖动情况，必须使用上述的并行测量机制。

应用于频率合成电路抖动测量的一个实例如图9所示，我们给出一个在普通电荷泵式锁相环频率合成电路的输出时钟抖动测量实例。图9中给出了一个电荷泵式锁相环频率合成电路的结构图。基准时钟FREF信号是来自于晶振的相对频率较低的信号，它可以看作是无抖动的。压控振荡器的输出信号VCO为被测时钟信号CLK，频率为基准时钟FREF的N倍，是一个高频信号。如果压控振荡器的输出信号VCO没有抖动，则T_CLK＝T₀/N。若实际测量的被测时钟信号CLK的一个周期样本是Ti，则该周期的抖动为

δi＝Ti-T_CLK＝Ti-T₀/N……………………………………………(4)

多次测量，就可以得出抖动的各种统计结果，如峰值及均方根值。

具体实施例六、上述实施例中，由式(2)可知，为了测量准确，Tv1-Tv2的值必须很精确，因此需要一个精准的时间常数来校准Tv1-Tv2的值。在本实例中，基准时钟FREF的周期T₀是一个很好的选择。然而，由于T₀远大于Tv1、Tv2、Tv3和Tv4，直接把基准时钟FREF接到图1或图8的电路中电路无法正确工作。可以通过再引入一个计数器CounterX来解决上述问题，如图10所示。为了简单起见，图10只给出了校准Tv1-Tv2的电路图和过程，校准其余环振对与此类似。

在上述实施例的电路图中，增加了第一多路选择器11、第二多路选择器12和校准计数单元13。第一多路选择器11的输入端根据其控制端的信号M/C在被测时钟CLK和校准时钟FREF之间切换，输出端分别连接第一D触发器D1和第二D触发器D2的时钟输入端；第二多路选择器12的输入端根据其控制端的信号D/C在第一D触发器D1的正输出端Q和低电平“0”之间切换，输出端耦合到第二D触发器D2的D输入端；校准计数单元13包括使能控制器131和计数器132，使能控制器131包括非门和与非门，非门将第二D触发器D2的正输出端信号进行非逻辑运算后输出到与非门，和第一多路选择器11的控制端的信号M/|C(|C表示C非)与非运算后输出到计数器132的使能端，计数器132输入第一振荡信号in1，对在校准时钟FREF一个周期内的第一振荡信号in1的周期进行计数。

其校准过程主要分两步进行：

步骤1.频率计数步骤，如图10所示，置M/|C＝“0”，是将基准时钟FREF接入，D/|C＝“1”，第二多路选择器接通上面第一D触发器D1的正输出端Q，使两个D触发器串联。此时，电路相当于一个频率计。计数器5(即途中的Counter1)对第二振荡信号in2的周期进行计数，在第二振荡信号in2的上升沿超过第一振荡信号in1的上升沿时输出N1，即，N1是计数器5在第二此复位前的计数终值。Nx是计数器132(即途中的CounterX1)计数的终值，也就是基准时钟FREF两个触发上升沿之间(即一个周期)第一振荡信号in1振动的次数，引入计数器132的目的是基准时钟FREF的两个上升沿的时间差远远大于Tv1或Tv2，因而只用Tv1-Tv2测量结果不正确。

图11显示了它的工作时序。T0＝NxTv1+tf，tf＝N1(Tv1-Tv2)，这里考虑到两个D触发器之间的延时差，有

T0+Δtc1＝NxTv1+N1(Tv1-Tv2)……………………………(5)

步骤2，延时差测量步骤，置M/|C＝“0”，仍是将基准时钟FREF接入，但是D/|C＝“0”，第二多路选择器12接入0，两个D触发器不再串联，而是分别独立启动环振对。图12显示了该模式的工作时序。这里假定Δtc1小于Tv1或Tv2的一半。可正可负，此例中Δtc1为负，其为正值的情况类似。N1’为计数器5第二次复位之前的计数终值。由工作时序可以看出，

Δtc1＝N1’(Tv1-Tv2)-Tv1………………………………………(6)

在计数器5第二次和第三次复位之间，振荡信号in2比in1多振荡一个周期，用M表示计数器5第三次复位前的终值，则有MTv2＝(M-1)Tv1。同时，由于这次不用D触发器起振，所以没有延时差Δtc1，整理此式，有

Tv1＝M(Tv1-Tv2)……………………………………………(7)

因此，

Δtc1＝(N1’-M)(Tv1-Tv2)＝Nc(Tv1-Tv2)……………………(8)

其中Nc＝(N1’-M)，

将式(7)、式(8)带入(5)式中，就可以用T0来表示Tv1-Tv2和ΔΔtc1，即：

$\mathrm{Tv}1-\mathrm{Tv}2=\frac{T_0}{N_{x}M+N_1-N_c}\·\·\·\left(9\right)$

$\mathrm{\Δ}{t}_{c1}=\frac{N_c{T}_0}{N_{x}M+N_1-N_c}\·\·\·\left(10\right)$

这样即完成了校准工作。测量时，把VCO的输出端(即被测时钟信号CLK)接入测量电路，置M/C＝“1”，D/C＝“0”，复位D触发器后便可以进行测量。

把(9)、(10)式带入(2)式便可以计算出样本周期Ti

$T_i=\frac{(N_i-N_c)T_0}{N_{x}M+N_1-N_c}\·\·\·\left(11\right)$

再由δi＝Ti-TCLK＝Ti-T0/N便可以计算出抖动的值。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明由所提交的权利要求书确定的专利保护范围。

Claims (13)

1.一种高频时钟抖动测量电路，其特征在于包括：

第一振荡信号产生单元，用于响应被测时钟信号，产生周期为TV1的第一振荡信号；

第二振荡信号产生单元，用于响应被测时钟信号和第一振荡信号产生单元的控制信号，产生周期为TV2的第二振荡信号，且触发第二振荡信号产生单元的起振的被测时钟信号边沿比触发第一振荡信号产生单元的起振的被测时钟信号边沿晚一个周期，并且TV2小于TV1；

第一复位控制单元，分别响应第一振荡信号和第二振荡信号，用于在第二振荡信号超前于第一振荡信号时输出复位触发信号；

第一计数单元，响应第二振荡信号，用于在第二振荡信号开始起振后对第二振荡信号的周期计数，并响应第一复位控制单元输出的复位触发信号，用于在复位触发信号到达后复位，并输出第二振荡信号的周期数。

2.如权利要求1所述的高频时钟抖动测量电路，其特征在于：所述第一振荡信号产生单元包括顺序串联的第一D触发器和第一环振，所述第一D触发器的D输入端输入低电平，时钟输入端用于输入被测时钟信号，第一D触发器的负输出端耦合到第一环振，第一环振用于产生第一振荡信号；所述第二振荡信号产生单元包括顺序串联的第二D触发器和第二环振，所述第二D触发器的D输入端与第一D触发器的正输出端相连，时钟输入端用于输入被测时钟信号，第二D触发器的负输出端耦合到第二环振，第二环振用于产生第二振荡信号。

3.如权利要求2所述的高频时钟抖动测量电路，其特征在于：所述第一环振包括第一开启模块和第一环振器，所述第二环振包括第二开启模块和第二环振器，所述第一、二开启模块为与非门。

4.如权利要求2所述的高频时钟抖动测量电路，其特征在于：所述第一环振器和第二环振器都包括精调单元，所述精调单元包括输入输出模块、与输入输出模块相连的PMOS管并联支路和NMOS管并联支路，所述输入输出模块用于响应开启模块的信号，输出为输入的反相延时信号，所述PMOS管并联支路中的PMOS管分为导通宽度不同的两组，所述NMOS管并联支路中的NMOS管也分为导通宽度不同的两组，并采用差分控制来改变延时大小。

5.如权利要求4所述的高频时钟抖动测量电路，其特征在于：所述第一环振器和第二环振器还分别包括粗调单元，所述粗调单元和精调单元串联。

6.如权利要求2所述的高频时钟抖动测量电路，其特征在于：所述第一振荡信号产生单元还包括连接第一环振输出端的第一缓冲器；所述第二振荡信号产生单元还包括连接第二环振输出端的第二缓冲器。

7.如权利要求2所述的高频时钟抖动测量电路，其特征在于：所述第一复位控制单元包括仲裁器、第三D触发器和脉冲发生器，所述仲裁器分别响应第一振荡信号和第二振荡信号，输出端耦合至第三D触发器的D输入端，所述第三D触发器的正输出端耦合至脉冲发生器，所述脉冲发生器的输出端耦合至第一计数单元的复位端；所述第一计数单元包括计数器，所述计数器的时钟输入端输入第二振荡信号，使能端输入第二D触发器的正输出端的反向信号，计数器的输出端输出计数结果。

8.如权利要求7所述的高频时钟抖动测量电路，其特征在于：所述仲裁器包括仲裁模块和复位产生模块，所述复位产生模块响应第二振荡信号，使仲裁器复位，所述仲裁模块响应第一振荡信号和第二振荡信号，用于在第一振荡信号超前第二振荡信号时，正输出端输出占空比50％以上的脉冲，在第二振荡信号超前第一振荡信号时，正输出端一直输出低电平。

9.如权利要求1至8中任一项所述的高频时钟抖动测量电路，其特征在于还包括：

第N振荡信号产生单元，响应被测时钟信号和第N-1振荡信号产生单元的控制信号，用于产生周期为TV_N的第N振荡信号，且触发第N振荡信号产生单元起振的被测时钟信号边沿比触发第N-1振荡信号产生单元起振的被测时钟信号晚一个周期，并且TV_N小于TV_N-1；

第N-1复位控制单元，分别响应第N-1振荡信号和第N振荡信号，用于在第N振荡信号开始超前于第N-1振荡信号时输出复位触发信号；

第N-1计数单元，响应第N振荡信号，用于在第N振荡信号开始起振后对第N振荡信号的周期计数，并响应第N-1复位控制单元输出的复位触发信号，用于在复位触发信号到达后复位，并输出第N振荡信号的周期数，其中N大于或等于3。

10.如权利要求9所述的高频时钟抖动测量电路，其特征在于：所述第N振荡信号产生单元包括顺序串联的第N D触发器和第N环振，所述第N D触发器的D输入端与第N-1 D触发器的正输出端相连，时钟输入端用于输入被测时钟信号，所述第N D触发器负输出端耦合到第N环振，第N环振用于输出第N振荡信号。

11.具有校准功能的高频时钟抖动测量电路，其特征在于包括：

第一多路选择器，其输入端用于根据其控制端的信号在被测时钟和校准时钟之间切换；

第M振荡信号产生单元，响应第一多路选择器输出端输出的信号，用于产生周期为TV_M的第M振荡信号；

第M+1振荡信号产生单元，响应第一多路选择器输出端输出的信号，用于产生周期为TV_M+1的第M+1振荡信号，并且TV_M+1小于TV_M；

第二多路选择器，其输入端用于根据其控制端的信号在第M振荡信号产生单元输出的控制信号和低电平之间切换，输出端耦合到第M+1振荡信号产生单元，用于选择第M振荡信号产生单元和第M+1振荡信号产生单元起振时刻相差一个输入时钟周期或者选择所述两个振荡信号产生单元同时起振；

第M复位控制单元，分别响应第M振荡信号和第M+1振荡信号，用于在第M+1振荡信号超前于第M振荡信号时输出复位触发信号；

第M计数单元，响应第M+1振荡信号，用于在第M+1振荡信号开始起振后对第M+1振荡信号的周期计数，并响应第M复位控制单元输出的复位触发信号，用于在复位触发信号到达后复位，并输出复位前的计数值；

校准计数单元，响应第M振荡信号，用于对在校准时钟一个周期内的第M振荡信号的周期进行计数。

12.如权利要求11所述的具有校准功能的高频时钟抖动测量电路，其特征在于：所述第M振荡信号产生单元包括第M D触发器和第M环振，所述第MD触发器的D输入端输入低电平，时钟输入端与第一多路选择器的输出端相连，所述第M D触发器的负输出端耦合到第M环振，第M环振用于输出周期为TV_M的第M振荡信号；所述第M+1振荡信号产生单元包括顺序串联的第M+1 D触发器和第M+1环振，所述第M+1 D触发器的D输入端与第二多路选择器的输出端相连，时钟输入端与第一多路选择器的输出端相连，所述第M+1 D触发器的负输出端耦合到第M+1环振，第M+1环振用于输出周期为TV_M+1的第M+1振荡信号。

13.如权利要求11所述的具有校准功能的高频时钟抖动测量电路的校准方法，其特征在于包括频率计数步骤和延时差测量步骤，所述频率计数步骤包括以下步骤：

A1、将中频校准时钟输入到第M振荡信号产生单元和第M+1振荡信号产生单元，使第M振荡信号产生单元和第M+1振荡信号产生单元起振；

B1、控制触发第M+1振荡信号产生单元起振的校准时钟边沿比触发第M振荡信号产生单元起振的校准时钟边沿晚一个周期；

C1、记录第M振荡信号在校准时钟触发第M环振后一个周期内的振荡数；

D1、记录第M+1振荡信号在第M计数单元第二次复位前的周期数；

所述延时差测量步骤包括以下步骤：

A2、将校准时钟输入到第M振荡信号产生单元和第M+1振荡信号产生单元，使第M振荡信号产生单元和第M+1振荡信号产生单元起振；

B2、控制第M振荡信号产生单元和第M+1振荡信号产生单元由同一个校准时钟的边沿触发；

C2、分别记录第M+1振荡信号在第M计数单元第二次复位前和第二、三次复位之间的周期数；

完成上述步骤后，计算第M振荡信号和第M+1振荡信号的周期差值、第M振荡信号产生单元和第M+1振荡信号产生单元的延时差。

Images