CN110729988A - 输出时钟抖动信号的电路、输出装置、检测系统及方法 - Google Patents

Abstract

本发明公开了一种输出时钟抖动信号的电路、输出装置、检测系统及方法，其中电路包括：触发电路，用于感应输入时钟信号的上升沿信号，并在感应到上升沿信号时，输出触发信号；控制电路，包括多个输出端口，用于根据触发信号控制输出端口输出使能信号；多个波形放大电路，各所述波形放大电路分别与输出端口匹配对应，且用于结合使能信号、上升沿信号和预设周期参数生成一个脉冲波形；输出电路，用于结合所有波形放大电路输出的脉冲波形生成并输出带有时钟抖动信号的波形信号。本发明根据上升沿信号生成预设周期的脉冲波形，并由普通GPIO输出波形信号，更有利于研究分析时钟信号的实际抖动情况，可广泛应用于时钟信号的抖动分析领域。

Description

输出时钟抖动信号的电路、输出装置、检测系统及方法

技术领域

本发明涉及时钟信号的抖动分析领域，尤其涉及一种输出时钟抖动信号的电路、输出装置、检测系统及方法。

背景技术

时钟抖动是相对于理想时钟沿实际时钟存在不随时间积累的、时而超前、时而滞后的偏移。时钟的抖动可以分为随机抖动和固有抖动，随机抖动的来源为热噪声、shotnoise和flick noise，与电子器件和半导体器件的电子和空穴特性有关；固定抖动的来源为：开关电源噪声、串扰、电磁干扰等等，与电路的设计有关。

由于半导体制造工艺的变化，时钟信号中的抖动量在裸芯片(die)之间或裸芯片内可能是变化的，并且可能随着数字电路的温度或施加到数字电路的电压而变化，因此准确的测量出抖动值对数字电路设计有重大意义。

目前对于抖动测量的电路基本是通过一个时间段的累计统计后，求出平均值，将该平均值作为没有抖动的时的0值，然后与该平均值的差值来输出相应的抖动值。或是求出一个时间段内的最大抖动值和最小抖动值，求差后输出差值。

上述两种方法均需要统计一段时间后才可以输出估计的抖动值，而时钟信号中的抖动量可能是随着数字电路的温度或施加到数字电路的电压而变化。芯片在运行过程中的发热量是累积的，温度累积的过程中，对抖动值的影响也相对较大。无论该统计时间段位于运行的哪个阶段，最后输出的抖动值都并非实时的准确数据，或并无一个明确的计算公式去获得相应的准确数据。由于现代数字芯片中的信号大多是高速信号，无法通过普通的GPIO输出，需要降频后输出，但降频后无法反应原有信号的抖动情况。

发明内容

为了解决上述技术问题之一，本发明的目的是提供一种实时输出时钟抖动信号的电路、输出装置、检测系统及方法。

本发明所采用的第一技术方案是：

一种输出时钟抖动信号的电路，包括：

触发电路，用于感应输入时钟信号的上升沿信号，并在感应到上升沿信号时，输出触发信号；

控制电路，包括多个输出端口，用于根据触发信号控制输出端口输出使能信号；

多个波形放大电路，各所述波形放大电路分别与输出端口匹配对应，且用于结合使能信号、上升沿信号和预设周期参数生成一个脉冲波形；

输出电路，用于结合所有波形放大电路输出的脉冲波形生成并输出带有时钟抖动信号的波形信号。

进一步，所述触发电路包括多位计数器，所述多位计数器用于在感应到上升沿信号时，根据上升沿信号进行计数后，输出触发信号。

进一步，所述控制电路包括多路选择器，所述多路选择器用于根据触发信号选择输出端口，并从选择的输出端口输出使能信号。

进一步，各所述波形放大电路包括第一触发器、第二触发器、第一缓冲器链、第二缓冲器链和与门电路；

所述第二触发器的时钟端子用于接收输入时钟信号，所述第二触发器的数据端子接收逻辑高电平，所述第二触发器的第一输出端子通过第一缓冲器链连接至与门电路的第一输入端，所述第二触发器的第二输出端子通过第二缓冲器链连接至与门电路的第二输入端；

所述第一触发器用于接收使能信号，并根据使能信号发送复位信号至第二触发器；

所述第二触发器用于结合复位信号、逻辑高电平和上升沿信号控制第一输出端子和第二输出端子的电平信号；

所述第一缓冲器链用于延迟第一输出端子输出的第一电平信号；

所述第二缓冲器链用于延迟第二输出端子输出的第二电平信号；

所述与门电路用于结合第一电平信号和第二电平信号生成并输出生成一个脉冲波形。

进一步，所述输出电路为与门或多级级联与门。

进一步，所述多路选择器包括清零电路。

本发明所采用的第二技术方案是：

一种时钟抖动信号输出装置，包括时钟抖动信号采集电路和GPIO输出口，所时钟抖动信号输出电路和GPIO输出口连接，所述时钟抖动信号采集电路采用如上所述的一种输出时钟抖动信号的电路。

本发明所采用的第三技术方案是：

一种时钟抖动信号检测系统，包括时钟抖动信号输出装置和示波器，所述时钟抖动信号输出装置和示波器连接，所述时钟抖动信号输出装置采用如上所述的一种时钟抖动信号输出装置。

本发明所采用的第四技术方案是：

一种输出时钟抖动信号的方法，包括以下步骤：

获取输入时钟信号的上升沿信号，根据上升沿信号输出触发信号；

根据触发信号获取使能信号，结合使能信号、上升沿信号和预设周期参数生成一个脉冲波形；

结合多个脉冲波形生成并输出带有时钟抖动信号的波形信号。

进一步，所述获取输入时钟信号的上升沿信号，根据上升沿信号输出触发信号这一步骤，具体为：

采集输入时钟信号，并在检测到上升沿信号时，记录该上升沿信号的次序，以及根据次序输出触发信号。

本发明的有益效果是：本发明根据输入时钟信号的上升沿信号生成预设周期的脉冲波形，再结合多个脉冲波形生成带有时钟抖动信号的波形信号，通过设置合理的周期参数，即可由普通GPIO输出波形信号，更有利于研究分析时钟信号的实际抖动情况。

附图说明

图1是本发明一种输出时钟抖动信号的电路的结构框图；

图2是具体实施例中控制电路的电子示意图；

图3是具体实施例中波形放大电路的电子示意图；

图4是波形放大电路中脉冲波形形成的示意图；

图5是具体实施例中输出电路的电子示意图；

图6是本发明一种输出时钟抖动信号的方法的步骤流程图。

具体实施方式

如图1所示，本实施例提供了一种输出时钟抖动信号的电路，包括：

触发电路，用于感应输入时钟信号的上升沿信号，并在感应到上升沿信号时，输出触发信号；

控制电路，包括多个输出端口，用于根据触发信号控制输出端口输出使能信号；

多个波形放大电路，各所述波形放大电路分别与输出端口匹配对应，且用于结合使能信号、上升沿信号和预设周期参数生成一个脉冲波形；

输出电路，用于结合所有波形放大电路输出的脉冲波形生成并输出带有时钟抖动信号的波形信号。

在数字电路中，由于频率过高的时钟信号无法通过普通的GPIO输出，故无法实现采用示波器捕获并显示时钟抖动信号。本实施例中，通过对输入时钟信号进行转换为预设周期的脉冲波形，输出的抖动是整个周期上的抖动，即是两个上升沿之间的抖动，所以暂时不关注输入时钟信号的下降沿。具体的工作原理为：当触发电路感应到上升沿信号时，发送触发信号给控制电路，该控制电路可以根据触发信号选择对应的输出端口，并发送使能信号；所述使能信号分别与输出端口匹配对应连接，当波形放大电路接收到使能信号时，由该波形放大电路对该上升沿信号进行记录，并转换为预设周期的一个脉冲波形，如此可控地将时钟信号进行放大，所述放大为在周期上进行变大。通过多个波形放大电路记录转换，获得多个脉冲波形。将获得的多个脉冲波形进行叠加输出，得到一个波形信号，由于该波形信号的上升沿与输入时钟信号的上升沿是一一对应的，因此该波形信号带有时钟抖动信号，通过对该波形信号进行分析即可获得输入时钟信号的实际抖动情况。

其中，所述触发电路可采用具有触发功能的电路来实现，比如触发器、寄存器以及触发器与寄存器的相关组合来实现。所述控制电路采用多个输出通道的电路结构来实现即可，当接收到触发信号时，在对应的输出端口输出使能信号即可。所述波形放大电路用于生成并输出脉冲波形，具体可采用触发器、寄存器以及触发器与寄存器的相关组合来实现。所述输出电路用于将多个脉冲波形进行叠加融合，采用逻辑门结构或者信号合成电路结构实现均可，在本实施例中并不做限定，只需能够对多个信号进行合并输出即可。其中，图1中波形放大电路1代表第一个波形放大电路，波形放大电路2代表第二个波形放大电路，波形放大电路n代表第n个波形放大电路

进一步作为优选的实施方式，所述触发电路包括多位计数器，所述多位计数器用于在感应到上升沿信号时，根据上升沿信号进行计数后，输出触发信号。

具体地，所述触发电路，可采用现有的2^M位计数器电路来实现，其中，所述M为正整数，比如当M为2时，触发电路为4位计数器电路。具体M采用的数值，根据具体使用情况来选择。

参照图2，进一步作为优选的实施方式，所述控制电路包括多路选择器，所述多路选择器用于根据触发信号选择输出端口，并从选择的输出端口输出使能信号。

具体地，所述多路选择器1输入2^M输出的多路选择器，可采用现有的多路选择器来实现。参照图2，当多路选择器接收到触发信号时，输出对应的使能信号En，该使能信号En会发送至对应的波形放大电路。

参照图3，进一步作为优选的实施方式，各所述波形放大电路包括第一触发器、第二触发器、第一缓冲器链、第二缓冲器链和与门电路；

所述第二触发器的时钟端子用于接收输入时钟信号，所述第二触发器的数据端子接收逻辑高电平，所述第二触发器的第一输出端子通过第一缓冲器链连接至与门电路的第一输入端，所述第二触发器的第二输出端子通过第二缓冲器链连接至与门电路的第二输入端；

所述第一触发器用于接收使能信号，并根据使能信号发送复位信号至第二触发器；

所述第二触发器用于结合复位信号、逻辑高电平和上升沿信号控制第一输出端子和第二输出端子的电平信号；

所述第一缓冲器链用于延迟第一输出端子输出的第一电平信号；

所述第二缓冲器链用于延迟第二输出端子输出的第二电平信号；

所述与门电路用于结合第一电平信号和第二电平信号生成并输出生成一个脉冲波形。

本实施例中，通过两个触发器、两个缓冲器链和一个与门电路即可实现波形放大电路，使电路结构更加简单，更容易集成和实现，极大地降低了硬件成本。

参照图5，进一步作为优选的实施方式，所述输出电路为与门或多级级联与门。

本实施例通过一个简单的与门逻辑结构来实现波形的合并，使电路结构更加简单，易于实现。由于目前工艺厂提供的与门最多只有四输入，当放大电路多于4个的时候，图5所示的与门不能只使用一个与门；例如放大电路有10个，就需要先用2个4输入与门+1个2输入与门将10个输入合成为3个输出，然后再使用3输入与门将这三个输出合成为一个输出，其中这2个4输入与门+1个2输入与门及最后3输入的与门合称多级级联与门。

进一步作为优选的实施方式，所述多路选择器包括清零电路。

参照图2，En0用于清零整个电路，以使整个电路从新获取新的上升沿信号。

以下结合图4对上述波形放大电路生成脉冲波形进行详细的解释说明。

参照图4，当感应到输入时钟信号INPUT的第一个上升沿时，触发电路会发送一个触发信号至多路选择器，由于多路选择器的En0用于作为清零电路，因此多路选择器选择En1输出端口输出使能信号。该使能信号输入第一触发器1，以使第一触发器1向第二触发器2输出一个复位信号。在本实施例中，由于输入时钟信号INPUT经过一个预设的缓冲器链后再到达波形放大电路，所以第一个上升沿一定到达得比En1信号迟。当第一个input的上升沿到达第二触发器2的时钟输入端时，第一输出端子Q输出为1，第二输出端子QN输出为0。而第二输出端子QN的0相比第一输出端子Q的1还需要经过一段延迟链才可以到与门电路，因此与门输出INPUT第一个信号的放大信号output[1]。在本实例中，通过控制第一缓冲器链和第二缓冲器链的迟延参数，即可有效地控制脉冲波形的周期。

其中，图4中信号INPUT代表输入时钟信号，信号En1代表使能信号，信号①Q代表第一触发器1的输出信号，②clk代表第二触发器2的时钟输出信号，②Q代表第一输出端子的输出信号，②QN代表第二输出端子的输出信号。

综上所述，本实施例的输出时钟抖动信号的电路至少具有如下有益效果：

(1)、使用全数字标准单元构造，结构简单。除放大的脉冲波形和复位信号外，无需任何其他外界信号。

(2)、可实时放大抖动，或实时将高速信号转低速信号，无需经过积累。

(3)、放大电路部分是通过将信号周期加上固定值完成放大功能，可以简单通过输出波形计算出芯片上的实际波形及抖动。

本实施例还提供了一种时钟抖动信号输出装置，包括时钟抖动信号采集电路和GPIO输出口，所时钟抖动信号输出电路和GPIO输出口连接，所述时钟抖动信号采集电路采用如上所述的一种输出时钟抖动信号的电路。

本实施例中的输出装置中，通过时钟抖动信号采集电路调整信号周期，从而实现对输入时钟信号的降频，进而实现将带有时钟抖动信号从GPIO输出口输出，为后续通过示波器或者其他设备对时钟抖动研究分析提高了基础。

本实施例还提供了一种时钟抖动信号检测系统，包括时钟抖动信号输出装置和示波器，所述时钟抖动信号输出装置和示波器连接，所述时钟抖动信号输出装置采用如上所述的一种时钟抖动信号输出装置。

如图6所示，本实施例还提供了一种输出时钟抖动信号的方法，包括以下步骤：

S1、获取输入时钟信号的上升沿信号，根据上升沿信号输出触发信号；

S2、根据触发信号获取使能信号，结合使能信号、上升沿信号和预设周期参数生成一个脉冲波形；

S3、结合多个脉冲波形生成并输出带有时钟抖动信号的波形信号。

其中步骤S1具体为：采集输入时钟信号，并在检测到上升沿信号时，记录该上升沿信号的次序，以及根据次序输出触发信号。

在数字电路中，由于频率过高的时钟信号无法通过普通的GPIO输出，故无法实现采用示波器捕获并显示时钟抖动信号。本实施例中，通过对输入时钟信号进行转换为预设周期的脉冲波形，输出的抖动是整个周期上的抖动，即是两个上升沿之间的抖动，所以暂时不关注输入时钟信号的下降沿。具体的工作原理为：当触发电路感应到上升沿信号时，发送触发信号给控制电路，该控制电路可以根据触发信号选择对应的输出端口，并发送使能信号；所述使能信号分别与输出端口匹配对应连接，当波形放大电路接收到使能信号时，由该波形放大电路对该上升沿信号进行记录，并转换为预设周期的一个脉冲波形，如此可控地将时钟信号进行放大，所述放大为在周期上进行变大。通过多个波形放大电路记录转换，获得多个脉冲波形。将获得的多个脉冲波形进行叠加输出，得到一个波形信号，由于该波形信号的上升沿与输入时钟信号的上升沿是一一对应的，因此该波形信号带有时钟抖动信号，通过对该波形信号进行分析即可获得输入时钟信号的实际抖动情况。

以上是对本发明的较佳实施进行了具体说明，但本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可做出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

Claims (10)

1.一种输出时钟抖动信号的电路，其特征在于，包括：

触发电路，用于感应输入时钟信号的上升沿信号，并在感应到上升沿信号时，输出触发信号；

控制电路，包括多个输出端口，用于根据触发信号控制输出端口输出使能信号；

多个波形放大电路，各所述波形放大电路分别与输出端口匹配对应，且用于结合使能信号、上升沿信号和预设周期参数生成一个脉冲波形；

输出电路，用于结合所有波形放大电路输出的脉冲波形生成并输出带有时钟抖动信号的波形信号。

2.根据权利要求1所述的一种输出时钟抖动信号的电路，其特征在于，所述触发电路包括多位计数器，所述多位计数器用于在感应到上升沿信号时，根据上升沿信号进行计数后，输出触发信号。

3.根据权利要求1所述的一种输出时钟抖动信号的电路，其特征在于，所述控制电路包括多路选择器，所述多路选择器用于根据触发信号选择输出端口，并从选择的输出端口输出使能信号。

4.根据权利要求1所述的一种输出时钟抖动信号的电路，其特征在于，各所述波形放大电路包括第一触发器、第二触发器、第一缓冲器链、第二缓冲器链和与门电路；

所述第二触发器的时钟端子用于接收输入时钟信号，所述第二触发器的数据端子接收逻辑高电平，所述第二触发器的第一输出端子通过第一缓冲器链连接至与门电路的第一输入端，所述第二触发器的第二输出端子通过第二缓冲器链连接至与门电路的第二输入端；

所述第一触发器用于接收使能信号，并根据使能信号发送复位信号至第二触发器；

所述第二触发器用于结合复位信号、逻辑高电平和上升沿信号控制第一输出端子和第二输出端子的电平信号；

所述第一缓冲器链用于延迟第一输出端子输出的第一电平信号；

所述第二缓冲器链用于延迟第二输出端子输出的第二电平信号；

所述与门电路用于结合第一电平信号和第二电平信号生成并输出生成一个脉冲波形。

5.根据权利要求1所述的一种输出时钟抖动信号的电路，其特征在于，所述输出电路为与门或多级级联与门。

6.根据权利要求2所述的一种输出时钟抖动信号的电路，其特征在于，所述多路选择器包括清零电路。

7.一种时钟抖动信号输出装置，其特征在于，包括时钟抖动信号采集电路和GPIO输出口，所时钟抖动信号输出电路和GPIO输出口连接，所述时钟抖动信号采集电路采用如权利要求1-6任一项所述的一种输出时钟抖动信号的电路。

8.一种时钟抖动信号检测系统，其特征在于，包括时钟抖动信号输出装置和示波器，所述时钟抖动信号输出装置和示波器连接，所述时钟抖动信号输出装置采用如权利要求7所述的一种时钟抖动信号输出装置。

9.一种输出时钟抖动信号的方法，其特征在于，包括以下步骤：

获取输入时钟信号的上升沿信号，根据上升沿信号输出触发信号；

根据触发信号获取使能信号，结合使能信号、上升沿信号和预设周期参数生成一个脉冲波形；

结合多个脉冲波形生成并输出带有时钟抖动信号的波形信号。

10.根据权利要求9所述的一种输出时钟抖动信号的方法，其特征在于，所述获取输入时钟信号的上升沿信号，根据上升沿信号输出触发信号这一步骤，具体为：

采集输入时钟信号，并在检测到上升沿信号时，记录该上升沿信号的次序，以及根据次序输出触发信号。

Images