CN107561918A - 基于fpga超宽带定位toa估计方法及装置 - Google Patents
基于fpga超宽带定位toa估计方法及装置 Download PDFInfo
- Publication number
- CN107561918A CN107561918A CN201710755987.1A CN201710755987A CN107561918A CN 107561918 A CN107561918 A CN 107561918A CN 201710755987 A CN201710755987 A CN 201710755987A CN 107561918 A CN107561918 A CN 107561918A
- Authority
- CN
- China
- Prior art keywords
- signal
- time
- pulse
- fpga
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measurement Of Unknown Time Intervals (AREA)
Abstract
本发明公开了一种基于FPGA超宽带定位TOA估计方法及装置，该方法包括以下步骤：(1)能量检测，接收到的调制高频脉冲超宽带信号经能量检测电路成为超宽带脉冲信号；(2)电压比较，超宽带脉冲信号经电压比较器成为窄的矩形脉冲信号；(3)展宽脉冲，窄的矩形脉冲信号经脉冲展宽电路成为较宽的矩形脉冲信号；(4)脉冲前沿时间提取，矩形脉冲信号经脉冲前沿时间提取电路得到脉冲前沿的精确到达时间；脉冲展宽电路和脉冲前沿时间提取电路由FPGA实现。上述方法简单易行，资源需求少，在较低的时钟频率下达到了高的时间测量精度；利用FPGA进行TOA估计，节省成本及印制板空间，达到了高的集成度和低的结构复杂性，非常适用于小型化、高性能的定位实现。
Description
技术领域
本发明涉及超宽带无线通信技术领域，特别涉及一种基于FPGA超宽带定位TOA估计方法及装置。
背景技术
脉冲超宽带(IR-UWB,Impulse Radio Ultra-Wide Band)无线定位技术采用纳秒级窄脉冲定位，时间分辨率高，抗多径能力强，因此成为高精度定位的首选技术。在IR-UWB定位系统中，脉冲到达时间(TOA，Time of Arrival)的精确估计是关键问题，这将决定目标位置计算准确与否的问题。由于无线电波传播速度极快，在空气中1纳秒时间就传播约30厘米，所以IR-UWB定位系统对TOA估计的精确度要求较高，厘米级的定位精度需要TOA估计精度达到亚纳秒。
在IR-UWB定位系统中，基于能量检测的非相干接收方法由于其结构简单、性能良好而受到大量关注。传统的基于能量检测的非相干接收机的原理是先将接收信号滤波放大，然后进行能量积分，积分信号经ADC采样后送入数据处理模块进行TOA估计。TOA的估计精度和ADC的采样率有很大关系，要得到亚纳秒的估计精度则需要GHz以上的采样速率。如果采用时间间隔模拟放大方法进行TOA估计，虽然降低了ADC采样速率要求，但需要额外的分立器件，电路结构复杂，实施难度较大，不容易实现。
现场可编程门阵列(FPGA，Field Programmable Gate Array)运行速度快、可编程、开发周期短，灵活性强，可作为数字电路实现的理想平台。利用FPGA构建时间测量电路来进行TOA估计，是一种简单可行的方法。现有的基于FPGA的高精度的时间测量技术主要是利用器件本身的延迟来测量时间间隔，如时间延迟线方法、延迟锁定环(DLL)技术等。这些方法的原理是利用器件内的延时单元级联起来形成延迟链结构，并让触发信号通过延迟链来实现时间上的内插。在FPGA上实现的基于延迟链的时间测量方法受温度影响很大，需要校准模块，需要资源较多。特别是在一些新型的FPGA器件中，如Altera公司的CYCLONE V系列，可编程逻辑单元LAB由ALM构成，结构复杂，难以构建均匀、线性的的延迟链，使得基于延迟链的TDC对FPGA难以实现。
发明内容
本发明的目的在于提供一种低成本、集成度高、空间占用小，对硬件要求低的基于FPGA超宽带定位TOA估计方法。
为达到上述目的，本发明采用的方案是，该基于FPGA超宽带定位TOA估计方法，包括以下步骤：
(1)能量检测，接收到的调制高频脉冲超宽带信号经能量检测电路成为超宽带脉冲信号；
(2)电压比较，所述步骤(1)中的超宽带脉冲信号经电压比较器成为窄的矩形脉冲信号；
(3)展宽脉冲，所述步骤(2)中的窄的矩形脉冲信号经脉冲展宽电路成为较宽的矩形脉冲信号；
(4)脉冲前沿时间提取，所述步骤(3)中的矩形脉冲信号经脉冲前沿时间提取电路得到脉冲前沿的精确到达时间；
其中，在所述步骤(3)中的脉冲展宽电路和所述步骤(4)中的脉冲前沿时间提取电路由FPGA实现。
上述方法简单易行，资源需求少，在较低的时钟频率下达到了高的时间测量精度；利用FPGA进行TOA估计，节省成本及印制板空间，达到了高的集成度和低的结构复杂性，非常适用于小型化、高性能的定位实现。
优选的，在所述步骤(4)中，所述脉冲前沿的精确到达时间对应的时间戳由粗时间和细时间构成；
其中，所述粗时间由低速计数器测量，低速计数器对时钟信号累加计数，在输入的使能信号为高电平时，输出当前计数器值，该值即为粗时间；
所述细时间由细时间转换器中的N个高速计数器并行计数的方式测量，细时间转换器中的N个高速计数器的使能信号由开始和停止两个信号组成，开始信号与低速计数器的使能信号为同一信号，停止信号则为粗时间计数器的时钟信号，当开始信号为高电平时，高速计数器被使能，开始计数，当停止信号为高电平时，高速计数器停止计数，所有N个计数器值被送入DSP中，DSP对这N个计数器值求平均，所得值即为细时间；
细时间和粗时间通过粗细合并模块被合并处理，得到测量时间戳。
时间戳由粗时间和细时间构成，达到了高精度大量程的时间估计。
优选的，在所述步骤(1)中，能量检测采用分立二极管检波方式，利用二极管单向导电特性，滤除输入信号的负极性部分，然后通过并联电阻和电容滤波，从而重现超宽带信号的包络，能量检测电路的带宽使检波后的信号与接收到的超宽带信号包络一致。
优选的，在所述步骤(2)中，设定电压比较器门限值，该门限值应能在较宽的信噪比范围上取得较好的性能，从而保证提取直达脉冲位置信息的准确性；电压比较器的门限值应设定合理，在足够大的动态范围内保证脉冲前沿保留有准确的到达信息。
优选的，在所述步骤(3)中，经所述步骤(2)中电压比较器输出的较窄矩形脉冲信号输入到FPGA，经脉冲展宽电路得到宽度较宽的矩形脉冲信号；
所述矩形脉冲信号的上升沿位置保留了直达脉冲信号到达的位置信息，从而通过提取矩形脉冲信号上升沿位置信息可以估计直达脉冲信号到达的位置。
本发明还提供一种超宽带定位TOA估计电路，该电路包括顺序连接的能量检测电路、电压比较电路、脉冲展宽电路和脉冲前沿时间提取电路；
所述能量检测电路是分立二极管检波电路，利用其单向导电特性滤除输入信号的负极性部分，然后通过并联电阻和电容进行滤波，从而重现超宽带信号的包络；
所述电压比较电路中含有电压比较器；
所述脉冲展宽电路由D触发器和延迟清零模块组成；所述D触发器的时钟端接输入信号，数据输入端口接VCC电源，异步清零端接延迟清零的输出端；所述延迟清零模块的输入信号为D触发器的输出；所述延迟清零模块为计数器；
所述脉冲前沿时间提取电路由粗时间计数器、细时间转换器、粗细合并模块组成；其中，所述粗时间计数器为低速时钟信号驱动下的计数器；所述细时间转换器由PLL模块、DSP和N个相同结构的高速计数器模块组成；
所述PLL模块内置在FPGA中，所述FPGA还包括有可编程逻辑电路。
优选的，所述FPGA是CYCLONE 5CSEMA4芯片。
附图说明
下面结合附图和本发明的实施方式进一步详细说明：
图1是单计数器时序图；
图2是并行多计数器结构图；
图3是TOA估计框图；
图4是脉冲展宽电路框图；
图5是脉冲前沿提取电路框图；
图6是脉冲前沿提取电路时序图。
具体实施方式
本发明的基于FPGA超宽带定位TOA估计方法，包括以下步骤：
(1)能量检测，接收到的调制高频脉冲超宽带信号经能量检测电路成为超宽带脉冲信号；
在所述步骤(1)中，能量检测采用分立二极管检波方式，利用二极管单向导电特性，滤除输入信号的负极性部分，然后通过并联电阻和电容滤波，从而重现超宽带信号的包络，能量检测电路的带宽使检波后的信号与接收到的超宽带信号包络一致；
(2)电压比较，所述步骤(1)中的超宽带脉冲信号经电压比较器成为窄的矩形脉冲信号；
设定电压比较器门限值，该门限值应能在较宽的信噪比范围上取得较好的性能，从而保证提取直达脉冲位置信息的准确性；电压比较器的门限值应设定合理，在足够大的动态范围内保证脉冲前沿保留有准确的到达信息；
(3)展宽脉冲，所述步骤(2)中的窄的矩形脉冲信号经脉冲展宽电路成为较宽的矩形脉冲信号；
经所述步骤(2)中电压比较器输出的较窄矩形脉冲信号输入到FPGA，经脉冲展宽电路得到宽度较宽的矩形脉冲信号；
所述矩形脉冲信号的上升沿位置保留了直达脉冲信号到达的位置信息，从而通过提取矩形脉冲信号上升沿位置信息可以估计直达脉冲信号到达的位置；
(4)脉冲前沿时间提取，所述步骤(3)中的矩形脉冲信号经脉冲前沿时间提取电路得到脉冲前沿的精确到达时间；
其中，在所述步骤(3)中的脉冲展宽电路和所述步骤(4)中的脉冲前沿时间提取电路由FPGA实现。
如图3所示，步骤(1)中的能量检测，将接收到的调制高频脉冲超宽带信号变换为超宽带脉冲信号，实现该功能的一种电路是分立二极管检波电路，二极管型号可选为HSMS2850，利用其单向导电特性滤除输入信号的负极性部分，然后通过并联电阻和电容进行滤波，从而重现超宽带信号的包络；
步骤(2)中的电压比较，将超宽带脉冲信号转换为窄的矩形脉冲信号，设定合适的电压比较器门限值，以在足够大的动态范围内保证脉冲前沿保留有准确的到达信息，从而保证脉冲位置信息的准确性。电压比较器的一个选择是采用ADCMP553芯片实现。
步骤(3)中的展宽脉冲，将窄的矩形脉冲信号变换为较宽的矩形脉冲信号，该处理具有较小的脉冲边沿损耗，不会带来额外的迟滞误差，从而通过提取矩形脉冲信号上升沿位置信息可以估计直达脉冲信号到达的位置。其结构如图4所示，由D触发器和延迟清零模块组成，D触发器的时钟端接输入信号，数据输入端口接VCC电源，异步清零端接延迟清零的输出端。延迟清零模块的输入信号为D触发器的输出，延迟清零模块实际为计数器，当D触发器的输出为高电平时，延迟清零计数器开始计数，当达到计数器限值时，延迟清零模块输出高电平。D触发器在信号输入无变化时，保持输出不变，当信号上升沿到来时，输出高电平；当D触发器异步清零输入为高电平时，输出低电平。调整延迟清零模块的计数器限值，输入的窄脉冲就会被展宽为合适宽度的脉冲。
步骤(4)中的脉冲前沿时间提取，将矩形脉冲信号经脉冲前沿时间提取得到脉冲前沿的精确到达时间，该时间即为精确的TOA估计，脉冲前沿提取电路基于如图2所示的多路计数器实现，其具体结构如图5所示。
在图5中，脉冲前沿提取电路由粗时间计数器、细时间转换器、粗细合并模块组成。其中，粗时间计数器为低速时钟信号驱动下的计数器，计数器值即为粗时间。细时间转换器即图2所示的多路计数器，由PLL模块、DSP和N个相同结构的高速计数器模块组成。细时间转换器通过对外部输入信号和粗计数时钟信号上升沿的时间间隔插值，提高了测时的精度。粗细合并模块把粗时间计数和细时间进行合并处理，合并后结果就是TOA估计值。
细时间转换器中的N个高速计数器的使能信号由开始和停止两个信号组成，开始信号即为脉冲展宽后的信号，停止信号为粗时间计数器的时钟信号(即图5中的时钟0)。当开始信号为高电平时，细时间转换器中各计数器开始计数，当停止信号为高电平时，计数器停止计数，时序如图6所示。从图6中可以看出，由于各时钟相位差异，各计数器的值一般不一致，DSP对这N个计数器值求平均，就实现了TOA估计中的细时间估计。
粗时间计数器的时钟0周期可设置为64ns，计数器位数可设为32位。细时间转换器中的计数器数可设置为8，位数为4；PLL的输入参考时钟可为50MHz，输出时钟1～N的时钟周期可设置为4ns，且相邻的两路时钟相位差设置为45度。这样细时间的分辨率就达到了500ps，进一步增大N值就可达到更高的分辨率。
在所述步骤(4)中，所述脉冲前沿的精确到达时间对应的时间戳由粗时间和细时间构成；
其中，所述粗时间由低速计数器测量，低速计数器对时钟信号累加计数，在输入的使能信号为高电平时，输出当前计数器值，该值即为粗时间；
所述细时间由细时间转换器中的N个高速计数器并行计数的方式测量，细时间转换器中的N个高速计数器的使能信号由开始和停止两个信号组成，开始信号与低速计数器的使能信号为同一信号，停止信号则为粗时间计数器的时钟信号，当开始信号为高电平时，高速计数器被使能，开始计数，当停止信号为高电平时，高速计数器停止计数，所有N个计数器值被送入DSP中，DSP对这N个计数器值求平均，所得值即为细时间；
细时间和粗时间通过粗细合并模块被合并处理，得到测量时间戳。
时间间隔测量最简单易行的方法就是计数器法，如图1所示，就是在Start信号(开始信号)和End信号(结束信号)间隔内用计数器对系统时钟进行计数，通过得到的数字量ΔT＝T2-T1＝nTclk对这段时间间隔数字化，其中Tclk为时钟Clock的周期，n为计数器计数值。计数器法分辨率由时钟周期Tclk决定，受限于系统时钟周期，通常大于1ns，如果要达到亚纳秒的分辨率，则至少需要GHz量级的时钟信号，可这种信号不仅难以产生，其准确性和稳定度也难以保证。
提高时间分辨率的一个思路是，采用相同的多路计数器在同一控制信号下对各自时钟并行计数，多路计数器一次测量等效为对同一信号的多次测量，将这多个计数器值求平均，就能有效的消除误差。具体做法如图2所示：构建N个计数器，其结构相同，受同一个使能信号控制，但各计数器的时钟信号周期相同而相位不同。这N个计数器在使能信号控制下对各自的时钟信号计数，由于时钟信号相位差异，各个计数器对同一时间间隔测量所得到的值并不完全相同，有的大于实际值，有的小于实际值。各个计数器的值经过DSP求平均之后，最终的数值就接近实际值，且时间分辨率提高到Tclk/N。
为实现上述TOA估计方法，本发明实施例的超宽带定位TOA估计电路包括顺序连接的能量检测电路、电压比较电路、脉冲展宽电路和脉冲前沿时间提取电路；
所述能量检测电路是分立二极管检波电路，利用其单向导电特性滤除输入信号的负极性部分，然后通过并联电阻和电容进行滤波，从而重现超宽带信号的包络；
所述电压比较电路中含有电压比较器；
所述脉冲展宽电路由D触发器和延迟清零模块组成；所述D触发器的时钟端接输入信号，数据输入端口接VCC电源，异步清零端接延迟清零的输出端；所述延迟清零模块的输入信号为D触发器的输出；所述延迟清零模块为计数器；
所述脉冲前沿时间提取电路由粗时间计数器、细时间转换器、粗细合并模块组成；其中，所述粗时间计数器为低速时钟信号驱动下的计数器；所述细时间转换器由PLL模块、DSP和N个相同结构的高速计数器模块组成；
所述PLL模块内置在FPGA中，所述FPGA还包括有可编程逻辑电路，所述FPGA是CYCLONE 5CSEMA4芯片，利用其内置的PLL和可编程逻辑电路实现上述脉冲展宽和脉冲前沿时间提取。
以上实施例仅仅是对本发明的举例说明，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (7)
1.一种基于FPGA超宽带定位TOA估计方法，其特征在于，包括以下步骤：
(1)能量检测，接收到的调制高频脉冲超宽带信号经能量检测电路成为超宽带脉冲信号；
(2)电压比较，所述步骤(1)中的超宽带脉冲信号经电压比较器成为窄的矩形脉冲信号；
(3)展宽脉冲，所述步骤(2)中的窄的矩形脉冲信号经脉冲展宽电路成为较宽的矩形脉冲信号；
(4)脉冲前沿时间提取，所述步骤(3)中的矩形脉冲信号经脉冲前沿时间提取电路得到脉冲前沿的精确到达时间；
其中，在所述步骤(3)中的脉冲展宽电路和所述步骤(4)中的脉冲前沿时间提取电路由FPGA实现。
2.根据权利要求1所述的基于FPGA超宽带定位TOA估计方法，其特征在于，在所述步骤(4)中，所述脉冲前沿的精确到达时间对应的时间戳由粗时间和细时间构成；
其中，所述粗时间由低速计数器测量，低速计数器对时钟信号累加计数，在输入的使能信号为高电平时，输出当前计数器值，该值即为粗时间；
所述细时间由细时间转换器中的N个高速计数器并行计数的方式测量，细时间转换器中的N个高速计数器的使能信号由开始和停止两个信号组成，开始信号与低速计数器的使能信号为同一信号，停止信号则为粗时间计数器的时钟信号，当开始信号为高电平时，高速计数器被使能，开始计数，当停止信号为高电平时，高速计数器停止计数，所有N个计数器值被送入DSP中，DSP对这N个计数器值求平均，所得值即为细时间；
细时间和粗时间通过粗细合并模块被合并处理，得到测量时间戳。
3.根据权利要求1所述的基于FPGA超宽带定位TOA估计方法，其特征在于，在所述步骤(1)中，能量检测采用分立二极管检波方式，利用二极管单向导电特性，滤除输入信号的负极性部分，然后通过并联电阻和电容滤波，从而重现超宽带信号的包络，能量检测电路的带宽使检波后的信号与接收到的超宽带信号包络一致。
4.根据权利要求1所述的基于FPGA超宽带定位TOA估计方法，其特征在于，在所述步骤(2)中，设定电压比较器门限值，该门限值应能在较宽的信噪比范围上取得较好的性能，从而保证提取直达脉冲位置信息的准确性；电压比较器的门限值应设定合理，在足够大的动态范围内保证脉冲前沿保留有准确的到达信息。
5.根据权利要求1所述的基于FPGA超宽带定位TOA估计方法，其特征在于，在所述步骤(3)中，经所述步骤(2)中电压比较器输出的较窄矩形脉冲信号输入到FPGA，经脉冲展宽电路得到宽度较宽的矩形脉冲信号；
所述矩形脉冲信号的上升沿位置保留了直达脉冲信号到达的位置信息，从而通过提取矩形脉冲信号上升沿位置信息可以估计直达脉冲信号到达的位置。
6.一种超宽带定位TOA估计电路，其特征在于，该电路包括顺序连接的能量检测电路、电压比较电路、脉冲展宽电路和脉冲前沿时间提取电路；
所述能量检测电路是分立二极管检波电路，利用其单向导电特性滤除输入信号的负极性部分，然后通过并联电阻和电容进行滤波，从而重现超宽带信号的包络；
所述电压比较电路中含有电压比较器；
所述脉冲展宽电路由D触发器和延迟清零模块组成；所述D触发器的时钟端接输入信号，数据输入端口接VCC电源，异步清零端接延迟清零的输出端；所述延迟清零模块的输入信号为D触发器的输出；所述延迟清零模块为计数器；
所述脉冲前沿时间提取电路由粗时间计数器、细时间转换器、粗细合并模块组成；其中，所述粗时间计数器为低速时钟信号驱动下的计数器；所述细时间转换器由PLL模块、DSP和N个相同结构的高速计数器模块组成；
所述PLL模块内置在FPGA中，所述FPGA还包括有可编程逻辑电路。
7.根据权利要求6所述的超宽带定位TOA估计电路，其特征在于，所述FPGA是CYCLONE5CSEMA4芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710755987.1A CN107561918B (zh) | 2017-08-29 | 2017-08-29 | 基于fpga超宽带定位toa估计方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710755987.1A CN107561918B (zh) | 2017-08-29 | 2017-08-29 | 基于fpga超宽带定位toa估计方法及装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107561918A true CN107561918A (zh) | 2018-01-09 |
| CN107561918B CN107561918B (zh) | 2019-10-25 |
Family
ID=60977327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710755987.1A Active CN107561918B (zh) | 2017-08-29 | 2017-08-29 | 基于fpga超宽带定位toa估计方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107561918B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111953338A (zh) * | 2020-09-09 | 2020-11-17 | 绵阳市维博电子有限责任公司 | 一种实时低功耗集成核信号成型计数电路 |
| CN113655702A (zh) * | 2021-10-20 | 2021-11-16 | 南京宏泰半导体科技有限公司 | 基于fpga测试自适应进位延时链系数调节系统及方法 |
| CN114688960A (zh) * | 2022-03-23 | 2022-07-01 | 苏州维嘉科技股份有限公司 | 一种加工设备的信号处理方法及系统 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110286505A1 (en) * | 2008-05-26 | 2011-11-24 | Commonwealth Scientific And Industrial Research Organisation | Measurement of time of arrival |
| US20120063547A1 (en) * | 2010-09-08 | 2012-03-15 | Michal Miroslaw Pietrzyk | Receiver and method for determining a time measure depending on a time of arrival of a pulse signal |
| CN103118428A (zh) * | 2013-03-01 | 2013-05-22 | 无锡优辰电子信息科技有限公司 | 一种超宽带定位的toa估计方法及电路总成 |
| CN103297087A (zh) * | 2013-05-13 | 2013-09-11 | 北京航空航天大学 | 一种超宽带定位系统的到达时间估计方法 |
| CN203275896U (zh) * | 2013-05-07 | 2013-11-06 | 贵州省计量测试院 | 一种低成本亚纳秒级时间间隔检测电路 |
| CN106886146A (zh) * | 2017-01-06 | 2017-06-23 | 南京理工大学 | 一种基于数字延时电路的toa估计电路 |
-
2017
- 2017-08-29 CN CN201710755987.1A patent/CN107561918B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110286505A1 (en) * | 2008-05-26 | 2011-11-24 | Commonwealth Scientific And Industrial Research Organisation | Measurement of time of arrival |
| US20120063547A1 (en) * | 2010-09-08 | 2012-03-15 | Michal Miroslaw Pietrzyk | Receiver and method for determining a time measure depending on a time of arrival of a pulse signal |
| CN103118428A (zh) * | 2013-03-01 | 2013-05-22 | 无锡优辰电子信息科技有限公司 | 一种超宽带定位的toa估计方法及电路总成 |
| CN203275896U (zh) * | 2013-05-07 | 2013-11-06 | 贵州省计量测试院 | 一种低成本亚纳秒级时间间隔检测电路 |
| CN103297087A (zh) * | 2013-05-13 | 2013-09-11 | 北京航空航天大学 | 一种超宽带定位系统的到达时间估计方法 |
| CN106886146A (zh) * | 2017-01-06 | 2017-06-23 | 南京理工大学 | 一种基于数字延时电路的toa估计电路 |
Non-Patent Citations (3)
| Title |
|---|
| 廖丁毅: "《UWB无线定位系统研究及FPGA实现》", 《中国优秀硕博论文库》 * |
| 张红: "《基于TOA估计的超宽带测距系统实现研究》", 《中国优秀硕博论文库》 * |
| 施晓东等: "《基于IR-UWB脉冲序列的非相干能量检测TOA估计》", 《桂林电子科技大学学报》 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111953338A (zh) * | 2020-09-09 | 2020-11-17 | 绵阳市维博电子有限责任公司 | 一种实时低功耗集成核信号成型计数电路 |
| CN113655702A (zh) * | 2021-10-20 | 2021-11-16 | 南京宏泰半导体科技有限公司 | 基于fpga测试自适应进位延时链系数调节系统及方法 |
| CN114688960A (zh) * | 2022-03-23 | 2022-07-01 | 苏州维嘉科技股份有限公司 | 一种加工设备的信号处理方法及系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107561918B (zh) | 2019-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101783665B (zh) | 一种可编程步进延时时基和采样系统 | |
| CN201654786U (zh) | 一种可编程步进延时时基和采样系统 | |
| CN108599743A (zh) | 一种基于相位补偿的精密数字延时同步方法 | |
| CN103676622A (zh) | 一种高精度的正负时间间隔测量方法及装置 | |
| CN107561918B (zh) | 基于fpga超宽带定位toa估计方法及装置 | |
| CN105549379A (zh) | 一种基于高精度时间基准触发的同步测量装置及方法 | |
| CN108061848B (zh) | 基于fpga的加法进位链延时的测量方法及系统 | |
| CN101509943B (zh) | 一种相位检测的方法及装置 | |
| CN102611447B (zh) | 一种基于fpga的加噪信号同步时钟提取装置 | |
| CN108267628A (zh) | 具有等效采样功能的混合信号示波器 | |
| CN102928677A (zh) | 一种纳米级脉冲信号采集方法 | |
| CN105656456A (zh) | 一种高速高精度数字脉冲发生电路及脉冲发生方法 | |
| CN110445493A (zh) | 一种基于fpga tdc的数据采集同步装置及方法 | |
| CN105067896B (zh) | 一种异频相位重合模糊区特征脉冲检测系统及检测方法 | |
| CN102880071A (zh) | 一种具有高精度时间标记的数据采集系统 | |
| CN106501622A (zh) | 一种基于fpga的纳秒级脉冲宽度测量装置及方法 | |
| CN1866801B (zh) | 测量无线基站通道延迟的装置和方法 | |
| CN102104384B (zh) | 差分延时链单元及包括其的时间数字转换器 | |
| CN102968513B (zh) | 一种基于fpga的高速数字信号采集与分析方法 | |
| CN203275896U (zh) | 一种低成本亚纳秒级时间间隔检测电路 | |
| CN102495284A (zh) | 一种实现频率和时间测量高分辨力的电路 | |
| CN105187053A (zh) | 一种用于tdc的亚稳态消除电路 | |
| US8212547B2 (en) | System and method for on-chip duty cycle measurement | |
| CN116192190A (zh) | 一种高速跳频信号捕获装置及方法 | |
| CN103118428B (zh) | 一种超宽带定位的toa估计方法及电路总成 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20190806 Address after: 45 000 1 15th Floor, Block A1, No. 7 Dongqing Street, Zhengzhou High-tech Zone, Henan Province Applicant after: Locaris Technology Co., Ltd. Address before: 510000 Factory 301, Tian'an Headquarters Center, 555 North Panyu Avenue, Donghuan Street, Panyu District, Guangzhou City, Guangdong Province Applicant before: Hi-Target Positioning Co., Ltd. |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |