CN105846823A - 一种基于可编程延时芯片的等效采样电路及采样方法 - Google Patents

一种基于可编程延时芯片的等效采样电路及采样方法 Download PDF

Info

Publication number
CN105846823A
CN105846823A CN201610160711.4A CN201610160711A CN105846823A CN 105846823 A CN105846823 A CN 105846823A CN 201610160711 A CN201610160711 A CN 201610160711A CN 105846823 A CN105846823 A CN 105846823A
Authority
CN
China
Prior art keywords
delay
time delay
thin
thick
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610160711.4A
Other languages
English (en)
Inventor
周立青
刘宇航
李德识
吴建斌
陈小桥
王�琦
陈隆
项进喜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan University WHU
Original Assignee
Wuhan University WHU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan University WHU filed Critical Wuhan University WHU
Priority to CN201610160711.4A priority Critical patent/CN105846823A/zh
Publication of CN105846823A publication Critical patent/CN105846823A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/131—Digitally controlled

Abstract

本发明涉及电子技术领域，特别涉及一种基于可编程延时芯片的等效采样电路，包括依次连接的信号产生模块U1、延时模块U2、采样门电路模块U3和分别与所述信号产生模块U1和延时模块U2相连的控制模块U4。该采样电路基于等效时间采样原理展宽高速周期信号，采用可编程延时芯片、电平转换芯片、高稳晶振和现场可编程逻辑阵列FPGA搭建等效采样所需的精密延时步进系统，可同时满足宽动态调节范围和精密延时的功能，最小延时步长10ps，总延时理论上可达到无限长。该技术可广泛应用到顺序等效采样系统中。

Description

一种基于可编程延时芯片的等效采样电路及采样方法
技术领域
本发明涉及电子技术领域，特别涉及一种基于可编程延时芯片的等效采样电路及采样方法。
背景技术
对于周期性或者可重复的在时间上出现很短或在频率域频率很高的信号，采用较慢的采样频率在信号每一个周期上或者每隔整数周期上取出一个样本点，由取出的所有样本点重新组成一个信号，新组成的复现信号的形状与原来的信号形状相似，并且在时间刻度上比原信号增长了若干倍。按照一定的规律将这些样本点重组起来，就可以恢复原波形，从而实现利用较低的实时采样速率获取较高等效采样速率。这种取样叫做等效时间取样(也称为变换取样)。
有两种等效时间采样的方法：随机等效采样和顺序等效采样。随机等效采样时，ADC在固定采样率(周期T)下连续工作。顺序等效采样时，每一次触发就启动一次采样，得到一个采样值，这个值就对应着被采样信号在一个周期内某一点的幅度值，采集的样本点相对于被采样信号在时间位置上可以是步进，步退，差额。步进延时信号产生电路广泛应用于顺序等效采样系统中。
目前，有两大类产生步进延时信号的方法：快慢斜波比较法和可编程延时芯片产生方法。快慢斜波比较法精度较高可达到10ps，但是总延时过小，一般在10ns量级；可编程延时芯片产生方法，最小延时步长精度较高也可以达到10ps，稳定性相较于快慢斜波比较法要高很多，为了增加可编程延时芯片的总延时一般选择多片芯片级联的方式，增加了系统的复杂性。
现有的步进延时信号产生方法一般采用可编程延时芯片，大多无法在保证延时精度的同时拓展总延时，或者系统成本过高。如申请号200910241534.2的专利申请“可动态校准的高精度步进延迟产生方法”，利用了可编程延时芯片SY89297U实现延时。如申请号为200910214528.8的专利申请“一种可编程步进延时时基和采样系统”，利用了5片细延时芯片MC100EP195进行级联，已达到拓展总延时的目的。如申请号为201410001964.8的专利申请“基于延时信号的顺序采样电路及采样方法”，利用了细延时芯片MC100EP195和可编程延时线DS1123L进行级联，已达到拓展总延时的目的，但成本较高。
发明内容
本发明的目的是提供一种细延时最小延时步长10ps，总延时理论可以无限长的基于延时信号的顺序等效采样电路及采样方法，采用粗、细延时结合的方法，结合了细延时的延时步长小、粗延时的延时范围大的特点，具有成本低廉、架构简单易于实现、延时步长小、总延时可以无限长的特点，可以应用在等效采样系统中，解决了不能方便的兼顾最小延时步长和总延时的难题。
为实现上述目的，本发明采用的技术方案是：一种基于可编程延时芯片的等效采样电路，包括依次连接的信号产生模块U1、延时模块U2、采样门电路模块U3和分别与所述信号产生模块U1和延时模块U2相连的控制模块U4。
进一步地，所述延时模块U2包括粗延时单元P1、电平转换单元P2和细延时单元P3；所述粗延时单元P1对输入信号进行粗延时，所述细延时单元P3对粗延时之后的信号进行细延时，所述电平转换单元P2将所述粗延时单元P1输出信号转换为所述细延时单元P3所需的电平并输出至所述细延时单元P3，将所述细延时单元P3的输出信号转换为所述采样门电路模块U3所需的电平并输出至所述采样门电路模块U3。
进一步地，所述控制模块U4采用型号为5CSXFC6D6F31C8NES的FPGA控制所述粗延时单元P1和细延时单元P3的延时过程。
进一步地，所述粗延时单元P1采用外部高稳晶振配合所述FPGA内部计数器与触发器对输入信号进行粗延时；所述细延时单元P3采用MC100EP195芯片，对所述粗延时之后的信号进行细延时；所述电平转换单元P2采用电平转换芯片MC10EPT20和电平转换芯片MC100EPT21，所述电平转换芯片MC10EPT20将所述粗延时单元P1输出的CMOS电平转换为差分LVPECL电平并输出至所述细延时单元P3，所述电平转换芯片MC100EPT21将所述细延时单元P3输出的LVPECL电平转换为COMS电平并输出至所述采样门电路模块U3。
进一步地，所述信号产生模块U1采用高稳晶振产生触发脉冲。
更进一步地，所述采样门电路模块U3采用四管平衡采样门电路对高频信号采样。
一种基于可编程延时芯片的等效采样方法，包括以下步骤：
S1.确定延时参数；
S11.确定总延时：T＝N1τm+N2τn；其中T为总延时，τm粗延时步长，τn为细延时步长，N1粗延时计数，N2细节延时计数；
S12.确定粗延时的延时步长τm为晶振周期整数倍，根据总延时T、粗延时的延时步长τm、细延时的最小延时步长确定细延时的延时步长τn，根据T、τm、τn确定N1、N2，即可得到粗延时、细延时的具体计数方法；
S13.根据总延时、粗延时的计数方法、细延时的延时步长确定和
S2.产生一个稳定的周期性信号；
S3.根据信号延时要求对周期性信号进行延时。
更进一步地，所述细延时的延时量与所述粗延时步长相等。
该采样电路包括延时步进系统和采样门电路，信号产生模块U1利用高稳晶振产生触发脉冲。延时模块U2包括粗延时单元P1、电平转换单元P2、细延时单元P3，粗延时单元P1采用外部高稳晶振配合FPGA内部计数器与触发器对输入信号进行粗延时；细延时单元P3采用一片Onsemi公司的MC100EP195芯片，用于对粗延时之后的信号进行细延时；电平转换单元P2用于将粗延时单元的输出信号转换为细延时单元P3需要的电平并输出至细延时单元P3，将细延时单元P3的输出信号转换为后续采样门电路所需要的电平并输出至采样门电路模块U3。采样门电路模块U3利用四管平衡采样门电路对高频信号采样。控制模块U4利用FPGA控制粗延时和细延时部分具体的延时过程。粗延时单元P1采用外部高稳晶振配合配合FPGA内部计数器与触发器对输入信号进行粗延时；电平转换单元P2采用Onsemi公司的电平转换芯片MC10EPT20将粗延时单元P1输出的CMOS电平转换为差分LVPECL电平并输出至细延时单元P3；采用Onsemi公司的电平转换芯片MC100EPT21将细延时单元P3输出的LVPECL电平转换为COMS电平并输出至采样门电路模块U3。控制单元采用型号为5CSXFC6D6F31C8NES的FPGA。
该采样电路仅采用FPGA+细延时芯片，实现了无限时间长度的精确延时，FPGA同时作为延时和控制逻辑单元。
本发明的有益效果：
1、采用FPGA+可编程延时芯片的基本结构，充分利用FPGA的资源，粗细延时级联实现大范围、高精度的延时信号输出，设计简单，性价比高。
2、利用FPGA实现粗延时部分，大大降低了系统设计的复杂度，并且理论上可以做到无限长时间的延时。
3、本采样电路的细延时部分采用Onsemi公司的MC100EP195，该芯片具有温度补偿功能，相较于其他可编程延时芯片具有很小的抖动和积分非线性。
4、本采样电路的电平转换单元采用Onsemi公司的电平转换芯片MC10EPT20将粗延时单元输出的CMOS电平转换为差分LVPECL电平；采用Onsemi公司的电平转换芯片MC100EPT21将细延时单元输出的LVPECL电平转换为COMS电平。设计过程思路简单清晰，布局布线充分考虑信号完整性，降低信号畸变，保证信号质量。
5、粗延时单元最小延时步长10ns，能产生10ns任意整数倍的延时步长，细延时单元最小延时步长10ps，能产生10ps整数倍的延时步长。粗细延时级联可以实现无限长时间的延时。同时既可以对信号进行顺序延时输出又可以对信号进行指定延时输出。
6、采用FPGA对整个系统进行控制，易于调试和拓展。
7、采用四管平衡采样门电路对高频信号采样，电路简单易于实现。
附图说明
图1：本发明的一个实施方式的原理图；
图2：本发明的一个实施方式的延时模块框图；
图3：本发明的一个实施方式的基于延时信号的顺序等效采样方法原理图；
图4：本发明的一个实施方式的FPGA时序控制流程图。
具体实施方式
下面结合附图对本发明的实施方式进行详细描述，本实施方式用于基于等效时间采样原理展宽高速周期信号的等效采样系统中，产生高精度大量程的步进延时信号，实现具体的采样电路。
如图1所示，本实施方式采用的技术方案如下：
一种基于可编程延时芯片的等效采样电路，包括依次连接的信号产生模块U1、延时模块U2、采样门电路模块U3和分别与所述信号产生模块U1和延时模块U2相连的控制模块U4。
如上述采样电路所述的延时模块U2包括粗延时单元P1、电平转换单元P2和细延时单元P3；所述粗延时单元P1对输入信号进行粗延时，所述细延时单元P3对粗延时之后的信号进行细延时，所述电平转换单元P2将所述粗延时单元P1输出信号转换为所述细延时单元P3所需的电平并输出至所述细延时单元P3，将所述细延时单元P3的输出信号转换为所述采样门电路模块U3所需的电平并输出至所述采样门电路模块U3。控制模块U4采用型号为5CSXFC6D6F31C8NES的FPGA控制所述粗延时单元P1和细延时单元P3的延时过程。粗延时单元P1采用外部高稳晶振配合所述FPGA内部计数器与触发器对输入信号进行粗延时；所述细延时单元P3采用MC100EP195芯片，对所述粗延时之后的信号进行细延时；所述电平转换单元P2采用电平转换芯片MC10EPT20和电平转换芯片MC100EPT21，所述电平转换芯片MC10EPT20将所述粗延时单元P1输出的CMOS电平转换为差分LVPECL电平并输出至所述细延时单元P3，所述电平转换芯片MC100EPT21将所述细延时单元P3输出的LVPECL电平转换为COMS电平并输出至所述采样门电路模块U3。信号产生模块U1采用高稳晶振产生触发脉冲。采样门电路模块U3采用四管平衡采样门电路对高频信号采样。
控制模块U4采用了ALTERA公司的Cyclone V系列FPGA中的5CSXFC6D6F31C8NES控制单元的主要作用有：通过FPGA的逻辑功能对粗延时单元P1、细延时单元P3进行延时步长的调节、控制。通过FPGA内部逻辑资源实现延时调节信号输出，并控制输出信号之间的时序，保证各延时单元工作正常。
如图2所示，延时模块U2包括粗延时单元P1、电平转换单元P2、细延时单元P3。粗延时单元采用外部高稳晶振配合FPGA内部计数器与触发器对输入信号进行粗延时；粗延时最小延时步长为一个高稳晶振的时钟周期10ns，总延时可以为10ns的任意整数倍，理论上可以达到无穷长延时。电平转换单元P2采用Onsemi公司的电平转换芯片MC10EPT20将粗延时单元P1输出的CMOS电平转换为差分LVPECL电平并输出至细延时单元P3；采用Onsemi公司的电平转换芯片MC100EPT21将细延时单元输出的LVPECL电平转换为COMS电平并输出至采样门电路模块U3。细延时单元采用一片Onsemi公司的MC100EP195芯片，用于对粗延时之后的信号进行细延时，细延时最小延时步长10ps，总延时10000ps，延时1000步。
将信号产生模块U1输出信号引入到FPGA内部，利用FPGA内部丰富的逻辑资源实现粗延时的同时注意走线和去抖动设计，使输出信号抖动远小于细延时最小步长。
控制模块U2对延时模块U2的延时步长和总延时进行控制，可以实现细延时最小步长为10ps，总延时可以任意设置的的延时功能。
采用粗延时、细延时相结合的方法，细延时单元最大延时范围设定为10000ps10ns，粗延时单元P1的粗延时最小延时步长为10ns。因此，粗细延时之间可实现量程衔接。同时粗延时单元P1、细延时单元P3的延时步长和总延时可以调节，粗延时单元P1最小延时步长10ns，能产生10ns任意整数倍的粗延时步长，细延时单元P3最小延时步长10ps，能产生10ps倍数的延时步长。
细延时单元P3可以通过控制模块U4进行调节，可以实现10ps，20ps，30ps等。粗延时的总延时可以通过FPGA内部的计数器和触发器进行拓展，更大的计数实现更长的延时。
延时模块中的电平转换单元P2采用了Onsemi公司的MC10EPT20和MC100EPT21，典型RMS Random Clock Jitter为1ps。该模块附加在延时信号上的随机抖动可以忽略不计，最大程度保证了延时信号的质量。
第一个电平转换单元输出信号电平为差分信号LVPECL，相对于其它差分电平，差分LVPECL电平具有最快的速度，可以降低信号的抖动。第二个电平转换单元输出信号电平为COMS电平，便于后续电路的兼容处理。
图3给出的是基于延时信号的顺序等效采样方法，通过步进延时采样时钟信号对待采信号进行采样，最后得到了在时域展宽的信号，如果将采样到的信号在时域上进行压缩，那么压缩后的信号性质和待采样信号是相同的。
本实施方式包括信号产生、粗细延时调节、实际采样等步骤：
信号产生模块U1通过外部的高稳晶振产生，接入FPGA内部。
信号产生后，利用FPGA内部丰富的逻辑资源实现粗延时的同时注意走线和去抖动设计。
经过FPGA粗延时的信号输出电平为CMOS电平。COMS电平进入到电平转换芯片MC10EPT20中，经过电平转换输出差分LVPECL电平并进入到细延时芯片MC100EP195中，输出差分LVPECL电平进入电平转换芯片MC100EPT21输出为COMS电平并输出至采样门电路模块，由四管平衡采样门电路对高频信号采样。
如图4所示，本实施方式基于可编程延时芯片的等效采样方法，包括以下步骤：
S1.确定延时参数；
S11.确定总延时：T＝N1τm+N2τn；其中T为总延时，τm粗延时步长，τn为细延时步长，N1粗延时计数，N2细节延时计数；
S12.确定粗延时的延时步长τm为晶振周期整数倍，根据总延时T、粗延时的延时步长τm、细延时的最小延时步长确定细延时的延时步长τn，根据T、τm、τn确定N1、N2，即可得到粗延时、细延时的具体计数方法；
S13.根据总延时、粗延时的计数方法、细延时的延时步长确定和
S2.产生一个稳定的周期性信号；
S3.根据信号延时要求对周期性信号进行延时。
如上所述的采样方法所述的细延时的延时量与所述粗延时步长相等。
粗细延时调节主要通过控制模块U4来完成。以细延时的延时步长10ps为例，此时，细延时的延时步长等于细延时的最小延时步长，细延时1000步，1000×10ps＝10ns，粗延时的延时步长10ns假设进行100步粗延时。
FPGA对延时模块的控制流程如图4所示。具体的控制过程：
1、上电，确定延时模块的细延时的延时步长、粗延时的延时步长和总延时。
2、控制粗、细延时单元延时，起始时，粗延时0ns，细延时的延时步长为10ps，细延时1000步，如果细延时到达1000步，则进行一次粗延时，否则继续细延时，粗延时的延时步长10ns。
3、每次进行粗延时时，确认粗延时是否达到了100步，如果达到，则停止延时，直至下次延时开始，如果没有达到，则继续进行延时。
4、通过粗、细延时相互结合，实现了细延时步长10ps，进行100次粗延时。总延时可以通过FPGA的计数器和触发器进行设置，理论上可以做到无限长。细延时的延时步长也可以通过FPGA的控制实现，细延时的延时步长以10ps的整数倍增加。
本实施方式基于等效时间采样原理展宽高速周期信号，采用可编程延时芯片、电平转换芯片、高稳晶振和现场可编程逻辑阵列FPGA搭建等效采样所需的精密延时步进系统。利用四管平衡采样门电路对高频信号采样。利用高稳晶振产生触发脉冲，触发脉冲与FPGA内部的计数器及D触发器产生晶振周期整数倍延时，再利用可编程延时芯片完成0至晶振周期的细延时。利用有源晶振+可编程延时芯片的延时方案，同时满足宽动态调节范围和精密延时的功能，最小延时步长10ps，总延时理论上可达到无限长。该技术可广泛应用到顺序等效采样系统中。
应当理解的是，本说明书未详细阐述的部分均属于现有技术。
虽然以上描述了本发明的具体实施方式，但是本领域技术人员应当理解，这些仅是举例说明，可以对这些实施方式做出多种修改或变形，，而不背离本发明的原理和实质。本发明的范围仅由所附权利要求书限定。

Claims (8)

1.一种基于可编程延时芯片的等效采样电路，其特征在于：包括依次连接的信号产生模块(U1)、延时模块(U2)、采样门电路模块(U3)和分别与所述信号产生模块(U1)和延时模块(U2)相连的控制模块(U4)。
2.如权利要求1所述的基于可编程延时芯片的等效采样电路，其特征在于：所述延时模块(U2)包括粗延时单元(P1)、电平转换单元(P2)和细延时单元(P3)；所述粗延时单元(P1)对输入信号进行粗延时，所述细延时单元(P3)对粗延时之后的信号进行细延时，所述电平转换单元(P2)将所述粗延时单元(P1)输出信号转换为所述细延时单元(P3)所需的电平并输出至所述细延时单元(P3)，将所述细延时单元(P3)的输出信号转换为所述采样门电路模块(U3)所需的电平并输出至所述采样门电路模块(U3)。
3.如权利要求2所述的基于可编程延时芯片的等效采样电路，其特征在于：所述控制模块(U4)采用型号为5CSXFC6D6F31C8NES的FPGA控制所述粗延时单元(P1)和细延时单元(P3)的延时过程。
4.如权利要求3所述的基于可编程延时芯片的等效采样电路，其特征在于：所述粗延时单元(P1)采用外部高稳晶振配合所述FPGA内部计数器与触发器对输入信号进行粗延时；所述细延时单元(P3)采用MC100EP195芯片，对所述粗延时之后的信号进行细延时；所述电平转换单元(P2)采用电平转换芯片MC10EPT20和电平转换芯片MC100EPT21，所述电平转换芯片MC10EPT20将所述粗延时单元(P1)输出的CMOS电平转换为差分LVPECL电平并输出至所述细延时单元(P3)，所述电平转换芯片MC100EPT21将所述细延时单元(P3)输出的LVPECL电平转换为COMS电平并输出至所述采样门电路模块(U3)。
5.如权利要求1所述的基于可编程延时芯片的等效采样电路，其特征在于：所述信号产生模块(U1)采用高稳晶振产生触发脉冲。
6.如权利要求1所述的基于可编程延时芯片的等效采样电路，其特征在于：所述采样门电路模块(U3)采用四管平衡采样门电路对高频信号采样。
7.一种基于可编程延时芯片的等效采样方法，其特征在于，包括以下步骤：
S1.确定延时参数；
S11.确定总延时：T＝N1τm+N2τn；其中T为总延时，τm粗延时步长，τn为细延时步长，N1粗延时计数，N2细节延时计数；
S12.确定粗延时的延时步长τm为晶振周期整数倍，根据总延时T、粗延时的延时步长τm、细延时的最小延时步长确定细延时的延时步长τn，根据T、τm、τn确定N1、N2，即可得到粗延时、细延时的具体计数方法；
S13.根据总延时、粗延时的计数方法、细延时的延时步长确定和
S2.产生一个稳定的周期性信号；
S3.根据信号延时要求对周期性信号进行延时。
8.根据权利要求7所述基于可编程延时芯片的等效采样方法，其特征在于：所述细延时的延时量与所述粗延时步长相等。
CN201610160711.4A 2016-03-21 2016-03-21 一种基于可编程延时芯片的等效采样电路及采样方法 Pending CN105846823A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610160711.4A CN105846823A (zh) 2016-03-21 2016-03-21 一种基于可编程延时芯片的等效采样电路及采样方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610160711.4A CN105846823A (zh) 2016-03-21 2016-03-21 一种基于可编程延时芯片的等效采样电路及采样方法

Publications (1)

Publication Number Publication Date
CN105846823A true CN105846823A (zh) 2016-08-10

Family

ID=56587642

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610160711.4A Pending CN105846823A (zh) 2016-03-21 2016-03-21 一种基于可编程延时芯片的等效采样电路及采样方法

Country Status (1)

Country Link
CN (1) CN105846823A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109581310A (zh) * 2018-12-14 2019-04-05 湖南华诺星空电子技术有限公司 一种时域脉冲雷达等效采样延时校准方法
CN110515878A (zh) * 2019-07-19 2019-11-29 上海摩芯半导体技术有限公司 一种用于芯片级联编程的接口电路
CN112305961A (zh) * 2020-10-19 2021-02-02 武汉大学 新型信号探测采集设备
CN112327694A (zh) * 2020-11-04 2021-02-05 中北大学 一种基于fpga的高精度三级延时系统与方法
CN112436825A (zh) * 2020-10-15 2021-03-02 中北大学 一种基于fpga与延时芯片的高精度组合延时系统与方法
CN112558519A (zh) * 2020-12-07 2021-03-26 中国工程物理研究院核物理与化学研究所 一种基于fpga和高精度延时芯片的数字信号延时方法
CN114256052A (zh) * 2022-02-22 2022-03-29 浙江迪谱诊断技术有限公司 脉冲延时装置、方法及包含该装置的飞行时间质谱仪

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101783665A (zh) * 2009-12-31 2010-07-21 广东正业科技股份有限公司 一种可编程步进延时时基和采样系统
CN201654784U (zh) * 2010-05-27 2010-11-24 开心人网络科技（北京）有限公司 一种海量小文件的存储装置
CN103731136A (zh) * 2014-01-02 2014-04-16 西北核技术研究所 基于延时信号的顺序等效采样电路及采样方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101783665A (zh) * 2009-12-31 2010-07-21 广东正业科技股份有限公司 一种可编程步进延时时基和采样系统
CN201654784U (zh) * 2010-05-27 2010-11-24 开心人网络科技（北京）有限公司 一种海量小文件的存储装置
CN103731136A (zh) * 2014-01-02 2014-04-16 西北核技术研究所 基于延时信号的顺序等效采样电路及采样方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109581310A (zh) * 2018-12-14 2019-04-05 湖南华诺星空电子技术有限公司 一种时域脉冲雷达等效采样延时校准方法
CN109581310B (zh) * 2018-12-14 2022-07-01 湖南华诺星空电子技术有限公司 一种时域脉冲雷达等效采样延时校准方法
CN110515878A (zh) * 2019-07-19 2019-11-29 上海摩芯半导体技术有限公司 一种用于芯片级联编程的接口电路
CN110515878B (zh) * 2019-07-19 2022-11-18 上海摩芯半导体技术有限公司 一种用于芯片级联编程的接口电路
CN112436825A (zh) * 2020-10-15 2021-03-02 中北大学 一种基于fpga与延时芯片的高精度组合延时系统与方法
CN112305961A (zh) * 2020-10-19 2021-02-02 武汉大学 新型信号探测采集设备
CN112327694A (zh) * 2020-11-04 2021-02-05 中北大学 一种基于fpga的高精度三级延时系统与方法
CN112558519A (zh) * 2020-12-07 2021-03-26 中国工程物理研究院核物理与化学研究所 一种基于fpga和高精度延时芯片的数字信号延时方法
CN114256052A (zh) * 2022-02-22 2022-03-29 浙江迪谱诊断技术有限公司 脉冲延时装置、方法及包含该装置的飞行时间质谱仪

Similar Documents

Publication Publication Date Title
CN105846823A (zh) 一种基于可编程延时芯片的等效采样电路及采样方法
CN103731136B (zh) 基于延时信号的顺序等效采样电路及采样方法
CN105656456B (zh) 一种高速高精度数字脉冲发生电路及脉冲发生方法
CN108599743A (zh) 一种基于相位补偿的精密数字延时同步方法
CN102346236B (zh) 一种时间参数测量系统
CN1837835A (zh) 高频时钟抖动测量电路及其校准方法
CN107643674A (zh) 一种基于FPGA进位链的Vernier型TDC电路
CN109032498B (zh) 一种多fpga的多通道采集系统的波形量化同步方法
CN107819456B (zh) 一种基于fpga进位链的高精度延时产生器
CN103208994A (zh) 一种两段式时间数字转换电路
CN103257569A (zh) 时间测量电路、方法和系统
Wang et al. A 256-channel multi-phase clock sampling-based time-to-digital converter implemented in a Kintex-7 FPGA
US10733126B2 (en) FPGA-based square-wave generator and square-wave generation method
CN113325234B (zh) 一种基于π型延迟链的异频相位重合检测系统及检测方法
CN102435865A (zh) 基于自参考信号的可校准抖动测量电路
CN112968690B (zh) 一种高精度低抖动延时脉冲发生器
CN110955179B (zh) 一种基于pci总线的双通道共享时钟触发调延装置
CN109284084A (zh) 一种无电容耦合效应的真随机数发生器
CN202256511U (zh) 基于自参考信号的可校准抖动测量电路
CN102104384A (zh) 差分延时链单元及包括其的时间数字转换器
CN103354448A (zh) 基于fpga的高分辨率时间间隔产生系统
CN203180865U (zh) 脉冲宽度可调的延时发生电路
CN106338908B (zh) 边沿提取电路及时间数字转换器
CN104298150A (zh) 一种基于fpga专用逻辑资源的tdc实现方法及其装置
US11275344B2 (en) Time to digital converter

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160810