CN1614893A - 一种时钟发生器及相关的偏置电路 - Google Patents
一种时钟发生器及相关的偏置电路 Download PDFInfo
- Publication number
- CN1614893A CN1614893A CN200410089748.XA CN200410089748A CN1614893A CN 1614893 A CN1614893 A CN 1614893A CN 200410089748 A CN200410089748 A CN 200410089748A CN 1614893 A CN1614893 A CN 1614893A
- Authority
- CN
- China
- Prior art keywords
- current
- electrically connected
- output
- output terminal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 claims description 3
- 230000003071 parasitic effect Effects 0.000 claims description 2
- 238000013507 mapping Methods 0.000 claims 1
- 239000013078 crystal Substances 0.000 abstract description 3
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000010453 quartz Substances 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 238000010586 diagram Methods 0.000 description 6
- 230000003760 hair shine Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
- H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
- H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明提供一种时钟发生器及相关的偏置电路。该时钟发生器不需石英振荡器即可提供具有低抖动特性的时钟信号。本发明时钟发生器借助一二极管及该偏置电路,利用二极管上的电压的低闪烁噪声及低热噪声,使得产生至一电流控制振荡器的控制电流能维持稳定且纯净无噪声的特性。因此,采用本发明的时钟发生器而非石英振荡器的锁相回路系统可大幅降低生产成本。
Description
技术领域
本发明为一种时钟发生器(clock generator)及该时钟发生器所采用的偏置电路(biasing circuit),特别是一种不需石英振荡器即可提供稳定时钟信号的时钟发生器。
背景技术
在信号处理系统中,提供一稳定可靠的时钟信号是非常重要的。请参考图1,图1为一公知模拟锁相回路(Phase Locked Loop)100的功能方块图。模拟锁相回路100包含有一石英振荡器(Crystal Oscillator)110、一分频器120、一相位/频率检测器(Phase-Frequency Detector)130、一电荷泵140、一回路滤波器150及一压控振荡器(Voltage-Controlled Oscillator)160。利用分频器120,模拟锁相回路100可将压控振荡器160输出的振荡信号FVCO除以一特定倍数后输入至相位/频率检测器130。然后,相位/频率检测器130计算出分频器120的输出信号与石英振荡器110产生的参考时钟信号Fref间的相位及频率差,并据以输出对应的差异信号。电荷泵140可依据相位/频率检测器130输出的差异信号对回路滤波器150进行充电或放电,而回路滤波器150则对应地产生一控制电压Vc至压控振荡器160。最后,压控振荡器160则输出对应于控制电压Vc的振荡信号FVCO。依此方式,利用石英振荡器100产生的稳定参考时钟信号Fref,锁相回路100可以提供稳定而精确的时钟信号,并可借助改变分频器120的分频倍数而改变所输出的振荡信号的频率。锁相回路的基本结构有许多不同种类,其中包含数字锁相回路。目前市面上有许多不同的时钟发生器可提供时钟信号,然而,不论何种锁相回路,通常使用石英振荡器以提供一正确的参考时钟信号,但高精确性及低噪声的石英振荡器却非常昂贵。再者,不论使用何种振荡器,振荡器所需的成本往往占整个锁相回路成本的大部分。因此,利用简化或改变除石英振荡器外的元件所能节省的成本是非常有限的。此外,使用非石英振荡器的振荡器会因振荡信号的低频闪烁噪声(Flicker Noise)及热噪声(Thermal Noise)造成时钟抖动(jitter)。特别是在视频系统中,低频抖动的频率范围约与水平同步(HSYNC)信号的频率范围相同,使得低频抖动的问题在视频系统中更显严重。
发明内容
因此,本发明的主要目的即在于提供一种具有低抖动时钟特性的时钟发生器及其偏置电路。
本发明公开一种时钟发生器,其包含有:一电流控制振荡器,包含有一输入端及一输出端,用以通过该输入端接收一控制电流,及根据该控制电流由该输出端输出一频率的时钟信号;以及一偏置电路,电连接于该电流控制振荡器,其包含有:一电流镜像电路,其包含一第一电流输出端及一第二电流输出端,该第一电流输出端电连接于该电流控制振荡器的该输入端用以输出该控制电流,该第二电流输出端映射该第一电流输出端的电流信号;一电阻,包含一端电连接于该电流镜像电路的第二电流输出端;一运算放大器,包含有一第一输入端、一第二输入端及一输出端,该第一输入端电连接于该电流镜像电路的第二电流输出端,该输出端电连接于该电流镜像电路;一二极管,包含一P端电连接于该运算放大器的第二输入端;以及一电流源,包含有一第一端及一第二端,该第一端电连接至该二极管的该P端,该第二端电连至该运算放大器的输出端。
本发明还公开一种偏置电路,用以控制一电流振荡器,其包含有:一电流镜像电路,包含一第一电流输出端及一第二电流输出端,该第一电流输出端电连接于该电流控制振荡器的该输入端用以输出一控制电流,该第二电流输出端映射该第一电流输出端的电流信号;一电阻,包含一第一端及一第二端,该第一端电连接到该电流镜像电路的第二电流输出端,该第二端电连至一低电平参考电压;一运算放大器,包含有一第一输入端、一第二输入端及一输出端,该第一输入端电连接于该电流镜像电路的第二电流输出端,该输出端电连接于该电流镜像电路;一二极管,包含一第一端(P极)及一第二端(N极),该第一端电连接到该运算放大器的第二输入端,该第二端电连至该低电平参考电压;以及一电流源,包含有一第一端、一第二端及一第三端,该第一端电连至该二极管的该第一端,该第二端电连至该运算放大器的输出端,该第三端电连至一高电平参考电压。
附图说明
图1为一公知模拟锁相回路的功能方块图。
图2为本发明一实施例时钟发生器的功能方块图。
图3为本发明一实施例偏置电路的功能方块图。
主要元件符号说明
100模拟锁相回路 110石英振荡器
120分频器 130相位/频率检测器
140电荷泵 150回路滤波器
160压控振荡器 Fvco振荡信号
200时钟发生器 210电流控制振荡器
220、320偏置电路 222电流镜像电路
224、324电阻 226、326运算放大器
230电流源 228、328二极管
240反相器 2221、2222电流输出端
I1、I2电流 P1、P2、P3晶体管
Vbe电压
具体实施方式
电流镜像电路本发明提供一种时钟发生器及一偏置电路。本发明的时钟发生器包含有一普通的电流控制振荡器,而偏置电路中无需石英振荡器即可提供具有低抖动特性的参考时钟信号。在公知技术中,不论锁相回路的结构为何,锁相回路都需要石英振荡器以提供稳定的参考时钟信号并据以输出一正确且低抖动的振荡信号。然而,在本发明中,时钟发生器及其所采用的偏置电路可降低输出的参考时钟信号中的抖动噪声。因此,石英振荡器可被置换,而生产也可降低。
公知技术中,必须使用石英振荡器以产生参考时钟信号的原因,是因为大多数的真实电路,或多或少都会有不精确或不纯净的问题。举例来说,带隙(Bandgap)电压发生器所产生的参考电压,通常都存在最高可达7%的平移误差(Offset Error)及高抖动噪声。当使用带隙电压发生器所产生的参考压控一振荡器以输出时钟信号时,其高抖动噪声效应会造成最终输出的振荡信号非常严重的错误。请参考图2,图2为本发明时钟发生器200的功能方块图。本发明时钟发生器200包含有一电流控制振荡器210及一偏置电路220。电流控制振荡器210可根据所接收的控制电流产生时钟信号。偏置电路220包含有一电流镜像电路222、一电阻224、一运算放大器(OperationAmplifier)226、一电流源230、一二极管228及一反相器(或一缓冲器)240。其中,电阻224电连接到电流镜像电路222;二极管228电连接到电流源230;反相器(或缓冲器)240电连接到电流控制振荡器210。电流镜像电路222的第一电流输出端2221电连接至电流控制振荡器210的输入端,用以将电流镜像电路222产生的第一输出电流I1输入至电流控制振荡器210中以作为电流控制振荡器210的控制电流。电流镜像电路222的第二电流输出端2222输出的第二输出电流I2为第一输出电流I1的镜射,即I1=k*I2。运算放大器226的第一输入端1电连至电流镜像电路222的第二电流输出端2222,运算放大器226的第二输入端2电连至二极管228,而运算放大器226的输出端3则电连至222电流镜像电路及电流源230的栅极。其中,二极管228可以是金属氧化物半导体晶体管中的寄生双极型晶体管,用以更进一步地降低抖动所造成的噪声。二极管228上的电压Vbe为一稳定且可视电路设计而知的值。根据二极管228的特性,Vbe的闪烁噪声及热噪声,相较于带隙电路所产生的参考电压的高闪烁噪声及热噪声,是非常低的。当运算放大器2 26形成闭路时,运算放大器226的第一输入端1与第二输入端2的电压为相同。因此,电阻224上的电流为Vbe/R。如前所述,第一输出电流I1与第二输出电流I2间的关系是预设且固定的,因此第一输出电流I1就应是K*Vbe/R。由于电流I1与I2为镜射电流,使得第一输出电流I1会具有与第二输出电流I2一样的低抖动噪声。如此一来,电流控制振荡器210输出的时钟信号或反相器(或缓冲器)240的输出信号Fout,相较于公知由带隙电流控制的电流控制振荡器,会有较低的抖动时钟,即较为稳定的时钟。
本发明偏置电路利用二极管的低噪声特性以提供一合适的控制电流。在图2的实施例中,二极管228可由互补式金属氧化物半导体晶体管中的寄生双极结型(bipolar juction)所组成。此外,电流源230可以P型金属氧化物半导体晶体管实现,而运算放大器226的输出端则电连接至所采用的P型金属氧化物半导体晶体管的栅极。当然,只要可以提供适当的电流至二极管228中,并与运算放大器226形成一闭回路,电流源230亦可以其它不同的方式实现。同样地,电流镜像电路222也有许多不同的实现方式。此外,电流控制振荡器210的实现不限于图2中所绘的串接式振荡器,亦可采用其它不同类型的电流控制振荡器,只要能根据本发明中偏置电路所产生的稳定而纯净的控制电流,提供时钟信号即可。
请参考图3,图3为本发明一实施例偏置电路320的功能方块图。在图3中,晶体管P1、P2及P3皆为P型金属氧化物半导体晶体管。晶体管P1与P2组成一电流镜像电路,用以输出电流I1与I2,其中,电流I1为电流I2的镜射。晶体管P1与P2的源极电连接至一电压源。晶体管P1的漏极为电流境的第一电流输出端,而晶体管P2的漏极电连接至运算放大器326的第一输入端31及电阻324。晶体管P1、P2及P3的栅极皆电连至运算放大器326的输出端33。晶体管P3为一电流源,用以提供电流至二极管328。运算放大器326形成一闭回路,使得运算放大器326的两输入端31及32保持电位相等。因此,在与图2的电流镜像电路222相同条件下,在图3中,若电阻324上的电流I2为Vbe/R,则电流I1为K*Vbe/R。如前所述,由于二极管328的半导体特性,电流I1为纯净且低噪声。为求简洁,图3中本发明偏置电路320为一精简的实施例。在实际应用上,任何有相同表现的电路均为本发明的范畴。
本发明公开一种不需石英振荡器即可提供低抖动时钟信号的时钟发生器,其可满足信号处理系统中锁相回路的要求,更大幅降低生产成本。特别是在视频信号处理系统中,取样及信号处理的时钟准确度往往是决定画面表现的极重要因素。同时,视频信号处理系统的表现,会因为振荡信号的闪烁噪声及热噪声所造成的抖动落在水平同步(HSYNC)信号的频率范围中,而使得视频信号处理系统的表现大幅下降。本发明时钟发生器则以一包含二极管所构成的偏置电路降低最终输出振荡信号的闪烁噪声及热噪声,因此,本发明不旦可提升取样及信号处理的时钟稳定度,更可降低系统的生产成本。
以上所述仅为本发明的较佳实施例,凡依本发明权利要求所进行的等效变化与修改,皆应属本发明的涵盖范围。
Claims (11)
1.一种时钟发生器,其包含有:
一电流控制振荡器,包含一输入端及一输出端,用以通过该输入端接收一控制电流,及根据该控制电流由该输出端输出一时钟信号;以及
一偏置电路,电连接于该电流控制振荡器,其包含有:
一电流镜像电路,包含一第一电流输出端及一第二电流输出端,该第一电流输出端电连接于该电流控制振荡器的输入端用以输出该控制电流,该第一电流输出端的该控制电流为映射该第二电流输出端的电流信号;
一电阻,包含一端电连接到该电流镜像电路的第二电流输出端;
一运算放大器,包含有一第一输入端、一第二输入端及一输出端,该第一输入端电连接于该电流镜像电路的第二电流输出端,该输出端电连接到该电流镜像电路;
一二极管,包含一P端电连接到该运算放大器的第二输入端;以及
一电流源,包含有一第一端及一第二端,该第一端电连至该二极管的该P端,该第二端电连至该运算放大器的输出端。
2.如权利要求1所述的时钟发生器,还包含一反相器,电连接于该电流控制振荡器的输出端。
3.如权利要求1所述的时钟发生器,还包含一缓冲器,电连接于该电流控制振荡器的输出端。
4.如权利要求1所述的时钟发生器,其中该电流镜像电路包含有:
一第一P型金属氧化物半导体晶体管,包含有:
一源极,电连接到一电压源;
一漏极,电连接到该电流控制振荡器的输入端;以及
一栅极,电连接到该运算放大器的输出端;以及
一第二P型金属氧化物半导体晶体管,包含有:
一源极,电连接到一电压源;
一漏极,电连接到该运算放大器的第一输入端;以及
一栅极,电连接到该运算放大器的输出端。
5.如权利要求1所述的时钟发生器,其中该电流源为一P型金属氧化物半导体晶体管,该电流源的第一端为该P型金属氧化物半导体晶体管的漏极,该电流源的第二端为该P型金属氧化物半导体晶体管的栅极。
6.如权利要求1所述的时钟发生器,其中该电流控制振荡器为一串接式振荡器。
7.如权利要求1所述的时钟发生器,其中该二极管为一寄生双极结型晶体管所构成。
8.一种偏置电路,用以控制一电流振荡器,其包含有:
一电流镜像电路,包含一第一电流输出端及一第二电流输出端,该第一电流输出端电连接到该电流控制振荡器的输入端用以输出一控制电流,该第一电流输出端的该控制电流映射该第二电流输出端的电流信号;
一电阻,包含一第一端及一第二端,该第一端电连接于该电流镜像电路的第二电流输出端,该第二端电连接至一低电平参考电压;
一运算放大器,包含有一第一输入端、一第二输入端及一输出端,该第一输入端电连接于该电流镜像电路的第二电流输出端,该输出端电连接到该电流镜像电路;
一二极管,包含一P端及一N端,该P端电连接到该运算放大器的第二输入端,该N端电连至该低电平参考电压;以及
一电流源,包含有一第一端、一第二端及一第三端,该第一端电连至该二极管的P端,该第二端电连至该运算放大器的输出端,该第三端电连至一高电平参考电压。
9.如权利要求8所述的偏置电路,其中该电流镜像电路包含有:
一第一P型金属氧化物半导体晶体管,包含有:
一源极,电连接到该高电平参考电压;
一漏极,用以输出该控制电流;以及
一栅极,电连接到该运算放大器的输出端;以及
一第二P型金属氧化物半导体晶体管,包含有:
一源极,电连接到该高电平参考电压;
一漏极,电连接到该运算放大器的第一输入端;以及
一栅极,电连接到该运算放大器的输出端。
10.如权利要求8所述的偏置电路,其中该电流源为一P型金属氧化物半导体晶体管,该电流源的第一端为该P型金属氧化物半导体晶体管的漏极,该电流源的第二端为该P型金属氧化物半导体晶体管的栅极,该电流源的第三端为该P型金属氧化物半导体晶体管的源极。
11.如权利要求8所述的偏置电路,其中该二极管为一寄生双极型晶体管所构成。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US51707603P | 2003-11-05 | 2003-11-05 | |
US60/517,076 | 2003-11-05 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1614893A true CN1614893A (zh) | 2005-05-11 |
CN100334804C CN100334804C (zh) | 2007-08-29 |
Family
ID=34794198
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB200410089748XA Active CN100334804C (zh) | 2003-11-05 | 2004-11-05 | 一种时钟发生器及相关的偏置电路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7154352B2 (zh) |
CN (1) | CN100334804C (zh) |
TW (1) | TWI242118B (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101609349B (zh) * | 2008-06-20 | 2011-05-11 | 瑞昱半导体股份有限公司 | 时钟产生器 |
CN101572549B (zh) * | 2008-05-04 | 2011-12-07 | 中芯国际集成电路制造(上海)有限公司 | 自偏置锁相环和锁相方法 |
CN103368388A (zh) * | 2013-05-27 | 2013-10-23 | 苏州贝克微电子有限公司 | 利用时钟抖动进行均方根至直流转换的装置和方法 |
CN103645770A (zh) * | 2013-12-03 | 2014-03-19 | 北京中电华大电子设计有限责任公司 | 一种cmos集成温度传感器电路 |
CN104300971A (zh) * | 2013-07-17 | 2015-01-21 | 北京兆易创新科技股份有限公司 | 一种频率稳定的环形振荡器 |
CN106685359A (zh) * | 2016-11-11 | 2017-05-17 | 合肥兆芯电子有限公司 | 时钟信号产生电路、存储器储存装置及时钟信号产生方法 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4796927B2 (ja) * | 2005-11-28 | 2011-10-19 | 株式会社豊田中央研究所 | クロック信号出力回路 |
JPWO2007072549A1 (ja) * | 2005-12-20 | 2009-05-28 | 富士通株式会社 | 発振器 |
TWI385926B (zh) * | 2008-05-15 | 2013-02-11 | Realtek Semiconductor Corp | 時脈產生器 |
TWI413884B (zh) | 2009-11-13 | 2013-11-01 | Realtek Semiconductor Corp | 時脈產生器 |
US8378753B2 (en) * | 2010-05-07 | 2013-02-19 | Macronix International Co., Ltd. | Oscillator with frequency determined by relative magnitudes of current sources |
US8604884B2 (en) * | 2011-06-30 | 2013-12-10 | Silicon Laboratories Inc. | VCO insensitive to power supply ripple |
CN102723912B (zh) * | 2012-04-12 | 2014-09-17 | 杭州电子科技大学 | 一种宽带环形振荡器 |
KR20130125613A (ko) * | 2012-05-09 | 2013-11-19 | 삼성전자주식회사 | 주파수 가변 장치와 그 동작방법 및 주파수 가변 장치를 포함하는 rf 회로 |
US8823465B2 (en) * | 2012-05-11 | 2014-09-02 | Analog Devices, Inc. | Clock generator for crystal or ceramic oscillator and filter system for same |
US9007140B1 (en) * | 2013-01-08 | 2015-04-14 | University Of South Florida | Digitally controlled wide range pulse width modulator |
KR102377846B1 (ko) * | 2017-10-30 | 2022-03-24 | 엘지디스플레이 주식회사 | 터치 구동 회로, 터치 컨트롤러 및 터치 디스플레이 장치 |
US11249130B2 (en) * | 2017-12-29 | 2022-02-15 | Texas Instruments Incorporated | Direct current measurement of 1/f transistor noise |
US10790832B2 (en) * | 2018-03-22 | 2020-09-29 | Intel Corporation | Apparatus to improve lock time of a frequency locked loop |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4340924C2 (de) * | 1993-12-01 | 1995-10-05 | Telefunken Microelectron | Frequenzstabiler RC-Oszillator |
JP2000082255A (ja) * | 1998-09-04 | 2000-03-21 | Matsushita Electric Ind Co Ltd | 電圧制御発振回路 |
JP2002223149A (ja) * | 2001-01-29 | 2002-08-09 | Hitachi Ltd | 半導体集積回路 |
US6803833B2 (en) * | 2002-12-16 | 2004-10-12 | Faraday Technology Corp. | Fast start-up oscillator |
US7116088B2 (en) * | 2003-06-09 | 2006-10-03 | Silicon Storage Technology, Inc. | High voltage shunt regulator for flash memory |
-
2004
- 2004-11-02 US US10/904,269 patent/US7154352B2/en active Active
- 2004-11-03 TW TW093133514A patent/TWI242118B/zh active
- 2004-11-05 CN CNB200410089748XA patent/CN100334804C/zh active Active
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101572549B (zh) * | 2008-05-04 | 2011-12-07 | 中芯国际集成电路制造(上海)有限公司 | 自偏置锁相环和锁相方法 |
CN101609349B (zh) * | 2008-06-20 | 2011-05-11 | 瑞昱半导体股份有限公司 | 时钟产生器 |
CN103368388A (zh) * | 2013-05-27 | 2013-10-23 | 苏州贝克微电子有限公司 | 利用时钟抖动进行均方根至直流转换的装置和方法 |
CN104300971A (zh) * | 2013-07-17 | 2015-01-21 | 北京兆易创新科技股份有限公司 | 一种频率稳定的环形振荡器 |
CN104300971B (zh) * | 2013-07-17 | 2017-09-08 | 北京兆易创新科技股份有限公司 | 一种频率稳定的环形振荡器 |
CN103645770A (zh) * | 2013-12-03 | 2014-03-19 | 北京中电华大电子设计有限责任公司 | 一种cmos集成温度传感器电路 |
CN106685359A (zh) * | 2016-11-11 | 2017-05-17 | 合肥兆芯电子有限公司 | 时钟信号产生电路、存储器储存装置及时钟信号产生方法 |
Also Published As
Publication number | Publication date |
---|---|
US7154352B2 (en) | 2006-12-26 |
CN100334804C (zh) | 2007-08-29 |
TW200516370A (en) | 2005-05-16 |
US20050093634A1 (en) | 2005-05-05 |
TWI242118B (en) | 2005-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100334804C (zh) | 一种时钟发生器及相关的偏置电路 | |
US8558592B2 (en) | Charge pump and active filter for a feedback circuit | |
US7239188B1 (en) | Locked-loop integrated circuits having speed tracking circuits therein | |
US6608511B1 (en) | Charge-pump phase-locked loop circuit with charge calibration | |
US8253498B2 (en) | Phase locked loop with divider bias control | |
US20150318859A1 (en) | Charge pump circuit used for charge pump phase-locked loop | |
US20050156684A1 (en) | Charge pump-based PLL having dynamic loop gain | |
US6611160B1 (en) | Charge pump having reduced switching noise | |
CN110957998A (zh) | 一种精确校正时钟信号占空比的电路 | |
US10396806B1 (en) | Voltage regulator based loop filter for loop circuit and loop filtering method | |
CN105024693A (zh) | 一种低杂散锁相环频率综合器电路 | |
US20080309414A1 (en) | Voltage controlled oscillator and phase locked loop circuit incorporating the same | |
Ko et al. | Reference spur reduction techniques for a phase-locked loop | |
US8766680B2 (en) | Voltage translation circuit | |
CN111585568A (zh) | 频率数据恢复电路 | |
US7567133B2 (en) | Phase-locked loop filter capacitance with a drag current | |
JP2012034212A (ja) | 位相ロックループ回路 | |
US20040041603A1 (en) | Common mode feedback technique for a low voltage charge pump | |
CN115549676A (zh) | 一种适应低压应用的参考采样锁相环 | |
Nanda et al. | Study of recent charge pump circuits in phase locked loop | |
US7142025B2 (en) | Phase difference detector, particularly for a PLL circuit | |
Shin et al. | A fast-acquisition PLL using split half-duty sampled feedforward loop filter | |
Lei et al. | A Low Phase Noise Performance Phase Frequency Detector and Charge Pump in a 65nm CMOS Technology | |
Fouzar et al. | CMOS wide-swing differential VCO for fully integrated fast PLL | |
Wu et al. | A 0.8–3.2 GHz PLL with wide frequency division ratio range |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20191227 Address after: No.1, Duhang 1st Road, Hsinchu City, Hsinchu Science Park, Taiwan, China Patentee after: MediaTek.Inc Address before: Hsinchu County, Taiwan, China Patentee before: MStar Semiconductor Co., Ltd. |