KR20130125613A - 주파수 가변 장치와 그 동작방법 및 주파수 가변 장치를 포함하는 ｒｆ 회로 - Google Patents

주파수 가변 장치와 그 동작방법 및 주파수 가변 장치를 포함하는 ｒｆ 회로 Download PDF

Info

Publication number
KR20130125613A
KR20130125613A KR1020120049270A KR20120049270A KR20130125613A KR 20130125613 A KR20130125613 A KR 20130125613A KR 1020120049270 A KR1020120049270 A KR 1020120049270A KR 20120049270 A KR20120049270 A KR 20120049270A KR 20130125613 A KR20130125613 A KR 20130125613A
Authority
KR
South Korea
Prior art keywords
memory element
nonvolatile memory
oscillator
oxide
layer
Prior art date
Application number
KR1020120049270A
Other languages
English (en)
Inventor
김영배
김창정
박상수
황현상
Original Assignee
삼성전자주식회사
광주과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 광주과학기술원 filed Critical 삼성전자주식회사
Priority to KR1020120049270A priority Critical patent/KR20130125613A/ko
Priority to US13/746,090 priority patent/US20130300509A1/en
Publication of KR20130125613A publication Critical patent/KR20130125613A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/78—Generating a single train of pulses having a predetermined pattern, e.g. a predetermined number
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits

Landscapes

  • Semiconductor Memories (AREA)

Abstract

주파수 가변 장치와 그 동작방법 및 주파수 가변 장치를 포함하는 RF 회로에 관해 개시되어 있다. 개시된 주파수 가변 장치는 오실레이터(oscillator) 및 이에 연결된 비휘발성 메모리요소를 포함할 수 있다. 상기 비휘발성 메모리요소는 저항 변화 특성을 가질 수 있다. 상기 비휘발성 메모리요소의 저항 상태에 따라 상기 오실레이터의 발진 주파수가 변화될 수 있다. 상기 오실레이터는 링 오실레이터(ring oscillator)일 수 있다. 상기 비휘발성 메모리요소는 상기 오실레이터의 입력 단자(input terminal) 또는 전원 단자(power terminal)에 연결될 수 있다.

Description

주파수 가변 장치와 그 동작방법 및 주파수 가변 장치를 포함하는 ＲＦ 회로{Frequency tunable device, operating method of the same and radio frequency circuit including frequency tunable device}
주파수 가변 장치와 그 동작방법 및 주파수 가변 장치를 포함하는 RF(radio frequency) 회로에 관한 것이다.
무선 통신 시스템에서는 특정 주파수 대역에서 정보를 전달한다. 하나의 무선 통신 시스템에서 정보를 전달하는 주파수 대역은 복수일 필요가 있다. 일반적인 휴대폰의 경우, 보통 2∼4개의 서로 다른 주파수 대역을 사용한다. 그런데 주로 사용하는 마이크로 스트립(micro-strip) 또는 스트립선(strip line) 필터의 경우, 고정된 주파수 대역에서만 동작하기 때문에, 다양한 주파수 대역을 사용하기 위해서는 여러 개의 필터가 요구된다. 사용 주파수 대역을 조절할 수 있는 필터가 있다면, 전체 시스템에서 필터의 수를 줄일 수 있으므로, 시스템의 스케일 다운(scale down) 및 제조 비용 절감에 유리할 수 있다.
종래의 차동 구조(differential structure)를 갖는 전압 제어 발진기(voltage controlled oscillator)(VCO)는 인덕터 회로와 커패시터 회로를 포함하는 공진부와, 상기 공진부에 부성 저항을 제공하여 발진조건을 형성하는 발진부와, 상기 공진부 및 발진부에 일정한 전류를 공급하기 위한 전류원(current source)으로 구성될 수 있다. 이러한 전압 제어 발진기(VCO)는 비교적 부피가 크고, 고가라는 단점이 있다. 한편, MEMS(microelectro-mechanical system) 기술을 적용한 필터 시스템의 경우, RF 스위치, RF 가변 커패시터(tunable capacitor) 및 RF 인덕터 등을 필요로 하는데, 이러한 요소들을 집적하는 공정이 용이하지 않다.
단순한 구성을 가지면서도 안정적으로 주파수를 조절할 수 있는 주파수 가변 장치를 제공한다.
고성능 및 고신뢰성을 갖는 주파수 가변 장치를 제공한다.
전력 소모 절감에 유리한 주파수 가변 장치를 제공한다.
비교적 간단한 방법으로 용이하게 동작시킬 수 있는 주파수 가변 장치를 제공한다.
상기 주파수 가변 장치를 포함하는 RF 회로(예컨대, RF 필터)를 제공한다.
상기 주파수 가변 장치의 동작방법을 제공한다.
본 발명의 일 측면(aspect)에 따르면, 오실레이터(oscillator); 및 상기 오실레이터에 연결된 것으로, 저항 변화 특성을 갖는 비휘발성 메모리요소;를 포함하고, 상기 비휘발성 메모리요소의 저항 상태에 따라 상기 오실레이터의 발진 주파수가 변화되는 주파수 가변 장치가 제공된다.
상기 비휘발성 메모리요소는 멀티비트(multi-bit) 메모리 특성을 가질 수 있다.
상기 비휘발성 메모리요소는 복수의 오프-상태(OFF-state)를 가질 수 있다.
상기 비휘발성 메모리요소의 저항 상태는 리세트 전압의 변화에 따라 변화될 수 있다.
상기 비휘발성 메모리요소는 서로 이격된 제1 전극과 제2 전극; 및 상기 제1 전극과 제2 전극 사이에 구비된 것으로 인가 전압에 따라 저항이 변화되는 메모리층;을 포함할 수 있다.
상기 메모리층은 산화물을 포함할 수 있다.
상기 메모리층은 단층 또는 다층 구조를 가질 수 있다.
상기 메모리층이 다층 구조를 갖는 경우, 상기 메모리층은 산소공급층 및 산소교환층을 포함할 수 있다.
상기 산소교환층의 산소 농도는 상기 산소공급층의 산소 농도보다 높을 수 있다.
상기 산소공급층은 Ta 산화물, Zr 산화물, Y 산화물, YSZ(yttria-stabilized zirconia), Ti 산화물, Hf 산화물, Mn 산화물, Mg 산화물 및 이들의 혼합물 중 적어도 하나를 포함할 수 있다.
상기 산소교환층은 Ta 산화물, Zr 산화물, Y 산화물, YSZ(yttria-stabilized zirconia), Ti 산화물, Hf 산화물, Mn 산화물, Mg 산화물 및 이들의 혼합물 중 적어도 하나를 포함할 수 있다.
상기 오실레이터는 링 오실레이터(ring oscillator)일 수 있다.
상기 오실레이터는 복수의 인버터가 링형으로 연결된 링형 회로; 및 상기 링형 회로에 연결된 입력 단자(input terminal)와 출력 단자(output terminal);를 포함할 수 있다.
상기 비휘발성 메모리요소는 상기 입력 단자에 연결될 수 있다.
상기 비휘발성 메모리요소는 상기 복수의 인버터 중 적어도 하나와 상기 입력 단자 사이에 연결될 수 있다.
상기 링형 회로는 논리 게이트(logic gate)를 더 포함할 수 있다.
상기 오실레이터는 상기 논리 게이트에 연결된 인에이블 단자(enable terminal)를 더 포함할 수 있다.
상기 논리 게이트는 NAND(Not AND) 게이트일 수 있다.
상기 링형 회로와 상기 출력 단자 사이에 연결된 출력 인버터가 더 구비될 수 있다.
상기 링형 회로와 상기 출력 인버터 사이에 연결된 주파수 분할기(frequency divider)가 더 구비될 수 있다.
상기 주파수 분할기에 연결된 전원 단자(power terminal)가 더 구비될 수 있다.
상기 전원 단자는 상기 출력 인터버에 연결될 수 있다.
상기 오실레이터는 상기 링형 회로와 상기 출력 단자 사이에 연결된 전원 단자(power terminal)를 더 포함할 수 있고, 상기 비휘발성 메모리요소는 상기 전원 단자에 연결될 수 있다. 이 경우, 상기 전원 단자와 상기 링형 회로 사이에 연결된 주파수 분할기가 더 구비될 수 있다. 또한 상기 주파수 분할기와 상기 출력 단자 사이에 연결된 출력 인버터가 더 구비될 수 있다.
본 발명의 다른 측면에 따르면, 전술한 주파수 가변 장치를 포함하는 RF(radio frequency) 회로가 제공된다. 상기 RF 회로는 RF 필터일 수 있다.
본 발명의 다른 측면에 따르면, 전술한 주파수 가변 장치의 동작방법이 제공된다. 상기 동작방법은 상기 비휘발성 메모리요소의 저항 상태를 변화시키는 단계; 및 상기 오실레이터를 동작시키는 단계;를 포함할 수 있다.
단순한 구성을 가지면서도 안정적으로 주파수를 변화시킬 수 있는 주파수 가변 장치를 구현할 수 있다. 고성능 및 고신뢰성을 갖고, 전력 소모를 줄일 수 있는 주파수 가변 장치를 구현할 수 있다. 비교적 간단한 방법으로 용이하게 동작시킬 수 있는 주파수 가변 장치를 구현할 수 있다. 이러한 주파수 가변 장치는 시스템의 스케일 다운(scale down)에 유리할 수 있고, 제조가 용이할 수 있다.
도 1은 본 발명의 실시예에 따른 주파수 가변 장치를 개략적으로 보여주는 도면이다.
도 2 내지 도 5는 도 1의 주파수 가변 장치의 회로 구성을 구체적으로 보여주는 회로도이다.
도 6은 본 발명의 실시예에 따른 주파수 가변 장치에서 비휘발성 메모리요소와 인버터의 연결 관계를 예시적으로 보여주는 회로도이다.
도 7 내지 도 11은 본 발명의 실시예에 따른 주파수 가변 장치에 사용되는 비휘발성 메모리요소의 다양한 구조를 보여주는 단면도이다.
도 12는 도 8과 같은 구조를 갖는 비휘발성 메모리요소의 전압-저항 특성을 보여주는 그래프이다.
도 13은 도 8과 같은 구조를 갖는 비휘발성 메모리요소의 스위칭 조건별 온(ON) 및 오프(OFF) 저항의 변화를 보여주는 그래프이다.
도 14는 본 발명의 실시예에 따른 것으로, 비휘발성 메모리요소의 세트 및 리세트 전압에 따라 상기 비휘발성 메모리요소를 포함하는 주파수 가변 장치의 발진 주파수 변화를 보여주는 그래프이다.
도 15는 본 발명의 실시예에 따른 것으로, 비휘발성 메모리요소의 세트 및 리세트 전압에 따라 상기 비휘발성 메모리요소를 포함하는 주파수 가변 장치의 발진 주파수가 어떻게 변화되는지를 보여주는 파형도(waveform diagram)이다.
도 16은 도 5의 회로 구성을 갖는 주파수 가변 장치에서 비휘발성 메모리요소 없이 전원 단자에 인가되는 전압을 변화시키면서 발진 주파수의 변화를 측정한 결과를 보여주는 그래프이다.
이하, 본 발명의 실시예에 따른 주파수 가변 장치와 그 동작방법 및 주파수 가변 장치를 포함하는 RF 회로를 첨부된 도면을 참조하여 상세하게 설명한다. 첨부된 도면에 도시된 층이나 영역들의 폭 및 두께는 명세서의 명확성을 위해 다소 과장되게 도시된 것이다. 상세한 설명 전체에 걸쳐 동일한 참조번호는 동일한 구성요소를 나타낸다.
도 1은 본 발명의 실시예에 따른 주파수 가변 장치를 개략적으로 보여주는 도면이다.
도 1을 참조하면, 본 실시예의 주파수 가변 장치는 오실레이터(oscillator)(100) 및 오실레이터(100)에 연결된 비휘발성 메모리요소(200)를 포함할 수 있다. 오실레이터(100)는, 예컨대, 링 오실레이터(ring oscillator)일 수 있다. 비휘발성 메모리요소(200)는 저항 변화 특성을 가질 수 있다. 비휘발성 메모리요소(200)의 저항 상태에 따라 오실레이터(100)의 발진 주파수가 변화될 수 있다. 비휘발성 메모리요소(200)는 멀티비트(multi-bit) 메모리 특성을 가질 수 있다. 이 경우, 비휘발성 메모리요소(200)는 네 가지 이상의 서로 다른 저항 상태를 가질 수 있다. 따라서 오실레이터(100)의 발진 주파수는 네 가지 이상으로 다변화될 수 있다. 그러나 비휘발성 메모리요소(200)가 반드시 멀티비트 메모리 특성을 가져야 하는 것은 아니다. 즉, 비휘발성 메모리요소(200)는 싱글비트(single-bit) 메모리 특성을 가질 수도 있다. 이 경우, 비휘발성 메모리요소(200)는 두 개의 서로 다른 저항 상태를 가질 수 있고, 오실레이터(100)의 발진 주파수는 두 가지일 수 있다.
이하에서는, 도 2 내지 도 5를 참조하여, 도 1의 주파수 가변 장치를 보다 구체적으로 설명하도록 한다. 도 2 내지 도 5의 실시예에서 사용하는 링 오실레이터(100A∼100C)는 도 1의 오실레이터(100)에 대응된다.
도 2는 도 1의 주파수 가변 장치의 회로 구성을 구체적으로 보여주는 회로도이다. 도 2를 참조하면, 링 오실레이터(100A)는 복수의 인버터(IV1∼IVn)가 링형으로 연결된 링형 회로(ring-type circuit)(RC1)를 포함할 수 있다. 복수의 인버터(IV1∼IVn)가 직렬로 연결되고, 마지막 인버터(IVn)의 출력단이 첫 번째 인버터(IV1)의 입력단에 연결되어 링 구조가 될 수 있다. 링형 회로(RC1)는 논리 게이트(logic gate)(LG1)를 더 포함할 수 있다. 논리 게이트(LG1)는, 예컨대, NAND(Not AND) 게이트일 수 있다. 논리 게이트(LG1)는 복수의 인버터(IV1∼IVn) 중 인접한 두 개, 예컨대, 첫 번째 인버터(IV1,)와 두 번째 인버터(IV2) 사이에 연결될 수 있다. 논리 게이트(LG1)는 두 개의 입력단(이하, 제1 및 제2 입력단)(In1, In2) 및 하나의 출력단(Out1)을 가질 수 있다. 논리 게이트(LG1)의 두 개의 입력단(In1, In2) 중 하나, 예컨대, 제1 입력단(In1)은 첫 번째 인버터(IV1)에 연결될 수 있고, 다른 하나, 예컨대, 제2 입력단(In2)은 인에이블 단자(VEN)에 연결될 수 있다. 논리 게이트(LG1)의 출력단(Out1)은 두 번째 인버터(IV2)에 연결될 수 있다. 그러나 논리 게이트(LG1)의 위치 및 종류는 달라질 수 있다. 일례로, 논리 게이트(LG1)는 링형 회로(RC1)의 맨 앞에 위치할 수도 있다.
링형 회로(RC1)에 연결된 입력 단자(input terminal)(VIN), 인에이블 단자(enable terminal)(VEN) 및 출력 단자(output terminal)(VOUT)가 구비될 수 있다. 입력 단자(VIN)는 복수의 인버터(IV1∼IVn) 중 적어도 하나에 연결될 수 있다. 여기서는, 입력 단자(VIN)가 두 번째 인버터(IV2)에 연결된 경우를 도시하였지만, 이는 예시적인 것이다. 입력 단자(VIN)가 연결되는 인버터의 위치 및 개수는 달라질 수 있다. 인에이블 단자(VEN)는 앞서 언급한 바와 같이 논리 게이트(LG1)에 연결될 수 있다. 보다 구체적으로, 인에이블 단자(VEN)는 논리 게이트(LG1)의 제2 입력단(In2)에 연결될 수 있다. 출력 단자(VOUT)는 링형 회로(RC1)의 끝 부분에 연결될 수 있다. 즉, 출력 단자(VOUT)는 마지막 인버터(IVn)의 출력단 쪽에 연결될 수 있다. 링형 회로(RC1)와 출력 단자(VOUT) 사이에는 출력 인버터(output inverter)(IVout)가 더 구비될 수 있다. 출력 인버터(IVout)는 구비되지 않을 수도 있다.
비휘발성 메모리요소(200)는 입력 단자(VIN)에 연결될 수 있다. 비휘발성 메모리요소(200)는 입력 단자(VIN)와 링형 회로(RC1) 사이에 연결될 수 있다. 이 경우, 비휘발성 메모리요소(200)는 링형 회로(RC1)의 복수의 인버터(IV1∼IVn) 중 적어도 하나에 연결될 수 있다. 예컨대, 비휘발성 메모리요소(200)는 두 번째 인버터(IV2)에 연결될 수 있다. 입력 단자(VIN)는 비휘발성 메모리요소(200)를 통해서 인버터(IV2)에 연결된 것으로 볼 수 있다. 비휘발성 메모리요소(200)가 연결되는 인버터의 위치 및 개수는 달라질 수 있다.
입력 단자(VIN)를 통해서 비휘발성 메모리요소(200)에 전압을 인가하여 비휘발성 메모리요소(200)의 저항 상태를 변화시킬 수 있다. 즉, 입력 단자(VIN)를 통해서 비휘발성 메모리요소(200)에 세트 전압 및 리세트 전압을 인가할 수 있다. 비휘발성 메모리요소(200)에 상기 세트 전압이 인가되면, 비휘발성 메모리요소(200)는 온-상태(ON-state)가 될 수 있다. 비휘발성 메모리요소(200)에 상기 리세트 전압이 인가되면, 비휘발성 메모리요소(200)는 오프-상태(OFF-state)가 될 수 있다. 비휘발성 메모리요소(200)가 멀티비트 메모리 특성을 갖는 경우, 비휘발성 메모리요소(200)는 복수의 오프-상태(OFF-state)를 가질 수 있다.
입력 단자(VIN)를 통해서 비휘발성 메모리요소(200)의 저항 상태를 변화시키는 동안에, 링 오실레이터(100A)는 동작시키지 않을 수 있다. 즉, 상기 세트 전압 및 리세트 전압에 의해 링 오실레이터(100A)가 원치 않게 동작하는 것을 방지할 수 있다. 예컨대, 인에이블 단자(VEN)에 소정의 동작 신호(즉, 동작 전압)를 인가하지 않으면, 입력 단자(VIN)에 상기 세트 전압 또는 리세트 전압이 인가되더라도, 링 오실레이터(100A)는 구동되지 않을 수 있다. 비휘발성 메모리요소(200)의 저항 상태를 원하는 상태로 만든 후, 입력 단자(VIN) 및 인에이블 단자(VEN) 각각에 소정의 동작 전압을 인가함으로써, 링 오실레이터(100A)를 구동시킬 수 있다. 링 오실레이터(100A)를 구동시키기 위해 입력 단자(VIN)에 인가하는 전압은 비휘발성 메모리요소(200)의 저항 상태를 변화시키지 않는 전압일 수 있다. 예컨대, 링 오실레이터(100A)를 구동시키기 위해 입력 단자(VIN)에 인가하는 전압은 상기 세트 전압보다 크고 상기 리세트 전압보다 작을 수 있다. 따라서 링 오실레이터(100A)를 구동시키는 동안에, 비휘발성 메모리요소(200)의 저항 상태는 변화되지 않을 수 있다.
도 3은 본 발명의 다른 실시예에 따른 주파수 가변 장치를 보여주는 회로도이다. 도 3의 회로는 도 2에서 변형된 것이다.
도 3을 참조하면, 링 오실레이터(100B)는 링형 회로(RC1)와 출력 단자(VOUT) 사이에 연결된 주파수 분할기(frequency divider)(FD1)를 더 포함할 수 있다. 주파수 분할기(FD1)는 링형 회로(RC1)와 출력 인버터(IVout) 사이에 구비될 수 있다. 주파수 분할기(FD1)에 연결된 전원 단자(power terminal)(VDD)가 구비될 수 있다. 전원 단자(VDD)는 출력 인터버(IVOUT)에도 연결될 수 있다. 그러므로, 전원 단자(VDD)는 주파수 분할기(FD1) 및 출력 인터버(IVOUT)에 공통으로 연결될 수 있다. 그러나 전원 단자(VDD)는 주파수 분할기(FD1)에만 연결되고, 출력 인터버(IVOUT)에는 연결되지 않을 수도 있다.
주파수 분할기(FD1)는 입력되는 신호의 주파수를 분할하는 기능을 가질 수 있다. 즉, 주파수 분할기(FD1)는 소정의 제1 주파수(fin)를 갖는 입력 신호를 받아 제2 주파수(fout)를 갖는 출력 신호를 발생하는 장치일 수 있고, 상기 제2 주파수(fout)는 상기 제1 주파수(fin)를 n으로 나눈 값에 대응될 수 있다. 여기서, n은 정수일 수 있다. 그러므로 링형 회로(RC1)에서 주파수 분할기(FD1)로 입력되는 신호의 주파수는 주파수 분할기(FD1)에 의해 분할될 수 있다.
도 2 및 도 3의 주파수 가변 장치의 회로 구성은 다양하게 변형될 수 있다. 일례로, 도 3의 주파수 가변 장치는 도 4와 같이 변형될 수 있다. 도 4는 도 3의 주파수 가변 장치에서 링형 회로(RC1)의 구성이 변형된 것이다.
도 4를 참조하면, 링형 회로(RC1')에서 첫 번째 인버터(IV1)와 마지막 인버터(IVn)는 그 본체부끼리 연결될 수 있다. 마지막 인버터(IVn)의 출력부가 첫 번째 인버터(IV1)의 입력부에 연결되는 것과 별개로, 첫 번째 인버터(IV1)의 본체부와 마지막 인버터(IVn)의 본체부가 서로 연결될 수 있다. 여기서, 상기 본체부는 인버터(IV1, IVn)의 입력단과 출력단을 제외한 부분을 의미한다. 이러한 링형 회로(RC1')를 포함하는 링 오실레이터를 참조번호 100C로 표시한다.
도 4와 같이, 첫 번째 인버터(IV1)의 본체부와 마지막 인버터(IVn)의 본체부가 서로 연결된 경우, 첫 번째 인버터(IV1)와 마지막 인버터(IVn)는 비휘발성 메모리요소(200)에 연결될 수도 있다. 비휘발성 메모리요소(200)는 입력 단자(VIN)에 연결되어 있으므로, 첫 번째 인버터(IV1)와 마지막 인버터(IVn)는 비휘발성 메모리요소(200)를 통해서 입력 단자(VIN)에 연결될 수 있다. 그러나 첫 번째 인버터(IV1)와 마지막 인버터(IVn)는 비휘발성 메모리요소(200) 및 입력 단자(VIN)에 연결되지 않을 수도 있다.
도 2 내지 도 4에서는 비휘발성 메모리요소(200)가 입력 단자(VIN)에 연결된 경우를 도시하였지만, 비휘발성 메모리요소(200)와 링 오실레이터(100A∼100C)의 연결 관계는 달라질 수 있다. 예컨대, 도 4에서 비휘발성 메모리요소(200)는 입력 단자(VIN)가 아닌 전원 단자(VDD)에 연결될 수 있다. 그 예가 도 5에 도시되어 있다.
도 5를 참조하면, 비휘발성 메모리요소(200)는 전원 단자(VDD) 쪽에 연결될 수 있다. 비휘발성 메모리요소(200)는 전원 단자(VDD)와 주파수 분할기(FD1) 사이에 연결될 수 있다. 이 경우, 출력 인버터(IVout)는 비휘발성 메모리요소(200)와 주파수 분할기(FD1) 사이에 연결될 수 있다. 한편, 입력 단자(VIN)는 링형 회로(RC1')에 직접 연결될 수 있다.
이하에서는, 도 6을 참조하여, 도 2 내지 도 4의 주파수 가변 장치에서 비휘발성 메모리요소(200)와 인버터(IV2)의 연결 관계를 구체적으로 설명한다.
도 6을 참조하면, 인버터(IV2)는 서로 연결된 두 개의 트랜지스터(이하, 제1 및 제2 트랜지스터)(Tr1, Tr2)를 포함할 수 있다. 제1 트랜지스터(Tr1)는 제1 타입의 트랜지스터일 수 있고, 제2 트랜지스터(Tr2)는 제2 타입의 트랜지스터일 수 있다. 예컨대, 제1 트랜지스터(Tr1)는 p-타입 트랜지스터일 수 있고, 제2 트랜지스터(Tr2)는 n-타입 트랜지스터일 수 있다. 제1 트랜지스터(Tr1)의 드레인은 주파수 가변 장치의 입력 단자(VIN)에 연결될 수 있고, 제1 트랜지스터(Tr1)의 드레인과 입력 단자(VIN) 사이에 비휘발성 메모리요소(200)가 연결될 수 있다. 제1 트랜지스터(Tr1)의 게이트와 제2 트랜지스터(Tr2)의 게이트는 인버터(IV2)의 입력단(IN1)에 공통으로 연결될 수 있다. 제1 트랜지스터(Tr1)의 소오스와 제2 트랜지스터(Tr2)의 드레인은 인버터(IV2)의 출력단(OUT1)에 공통으로 연결될 수 있다. 제2 트랜지스터(Tr2)의 소오스는 접지될 수 있다. 도 6에 도시한 인버터(IV2)의 구성 및 인버터(IV2)와 비휘발성 메모리요소(200)의 연결 관계는 예시적인 것에 불과하다. 인버터(IV2)의 구성은 다양하게 변형될 수 있고, 인버터(IV2)와 비휘발성 메모리요소(200)의 연결 관계도 달라질 수 있다.
이하에서는, 도 7 내지 도 11을 참조하여, 도 1 내지 도 6의 비휘발성 메모리요소(200)가 가질 수 있는 다양한 구조에 대해 설명한다.
도 7은 도 1 내지 도 6의 비휘발성 메모리요소(200)가 가질 수 있는 구조의 일례를 구체적으로 보여주는 단면도이다.
도 7을 참조하면, 비휘발성 메모리요소(200A)는 서로 이격된 제1 전극(E1)과 제2 전극(E2) 및 이들(E1, E2) 사이에 구비된 메모리층(M1)을 포함할 수 있다. 메모리층(M1)은 인가 전압에 따라 저항이 변하는 물질, 즉, 가변 저항 물질(variable resistance material)을 포함할 수 있다. 상기 가변 저항 물질은 RRAM(resistance random access memory)에서 사용되는 물질일 수 있다. 상기 가변 저항 물질은, 예컨대, 산화물일 수 있다. 구체적인 예로, 메모리층(M1)은 Ni 산화물, Cu 산화물, Ti 산화물, Co 산화물, Hf 산화물, Zr 산화물, Zn 산화물, W 산화물, Nb 산화물, TiNi 산화물, LiNi 산화물, Al 산화물, InZn 산화물, V 산화물, SrZr 산화물, SrTi 산화물, Cr 산화물, Fe 산화물, Ta 산화물 및 Si 산화물 중 적어도 어느 하나를 포함할 수 있다. 메모리층(M1)의 산화물은 비화학양론적(non-stoichiometric) 조성을 가질 수 있다. 메모리층(M1)은 멀티비트 메모리 특성을 가질 수 있지만, 경우에 따라서는, 싱글비트 메모리 특성을 가질 수도 있다. 한편, 제1 전극(E1) 및 제2 전극(E2)은 다양한 금속 또는 도전성 산화물 등으로 구성될 수 있다.
도 7에서는 메모리층(M1)이 단층 구조를 갖는 경우에 대해 도시하였지만, 메모리층(M1)은 다층 구조를 가질 수도 있다. 그 일례가 도 8에 도시되어 있다.
도 8을 참조하면, 비휘발성 메모리요소(200B)의 메모리층(M10)은 다층 구조를 가질 수 있다. 예컨대, 메모리층(M10)은 제1 물질층(10) 및 제2 물질층(20)으로 구성된 이중층 구조를 가질 수 있다. 메모리층(M10)은 제1 물질층(10)과 제2 물질층(20) 사이의 이온종(ionic species) 이동에 의한 저항 변화 특성을 가질 수 있다. 여기서, 상기 이온종(ionic species)은 산소 이온 및/또는 산소 공공(vacancy)을 포함할 수 있다.
제1 물질층(10)은 제1 금속산화물로 형성될 수 있다. 구체적인 예로, 제1 물질층(10)은 Ta 산화물, Zr 산화물, Y 산화물, YSZ(yttria-stabilized zirconia), Ti 산화물, Hf 산화물, Mn 산화물, Mg 산화물 및 이들의 혼합물 중 적어도 하나를 포함할 수 있다. 상기 제1 금속산화물이 Ta 산화물을 포함하는 경우, 상기 제1 금속산화물은 TaOx(여기서, x는 0＜x＜2.5 또는 0.5≤x≤2.0)일 수 있다. 상기 제1 금속산화물이 Ti 산화물을 포함하는 경우, 상기 제1 금속산화물은 TiOx(여기서, x는 0＜x＜2.0 또는 0.5≤x≤1.5)일 수 있다. 제1 물질층(10) 내에 산소 이온 및/또는 산소 공공(vacancy)이 존재할 수 있다. 이러한 제1 물질층(10)은 제2 물질층(20)에 대하여 "산소공급층"(oxygen supplying layer)으로 작용할 수 있다. 제1 물질층(10)은 "산소저장층"(oxygen reservoir layer)이라고 할 수도 있다. 제1 물질층(10)은 소정의 금속으로 도핑된 층일 수도 있다. 여기서, 상기 금속은 제1 물질층(10)의 베이스 물질(금속)이 아닌 별도의 금속을 의미한다. 상기 금속은, 예컨대, 텅스텐(W)일 수 있다. 제1 물질층(10)의 두께는 1 내지 100 나노미터(nm) 정도, 예컨대, 5 내지 50nm 정도일 수 있다.
제2 물질층(20)은 제1 물질층(10)과 산소 이온 및/또는 산소 공공(vacancy)을 주고 받으며, 메모리층(M10)의 저항 변화를 유도하는 층일 수 있다. 이런 점에서, 제2 물질층(20)은 "산소교환층"(oxygen exchange layer)이라 할 수 있다. 제2 물질층(20)은 상기 제1 금속산화물과 동종 또는 이종의 제2 금속산화물로 형성될 수 있다. 예컨대, 상기 제2 금속산화물은 Ta 산화물, Zr 산화물, Y 산화물, YSZ(yttria-stabilized zirconia), Ti 산화물, Hf 산화물, Mn 산화물, Mg 산화물 및 이들의 혼합물 중 적어도 하나를 포함할 수 있다. 상기 제2 금속산화물은 화학양론적(stoichiometric) 조성 또는 그에 가까운 조성을 가질 수 있다. 구체적인 예로, 상기 제2 금속산화물 중에서 Ta 산화물은 Ta2O5층이거나, 이에 가까운 조성을 가질 수 있다. 상기 제2 금속산화물 중에서 Ti 산화물은 TiO2에 가까운 조성을 가질 수 있다. 이러한 제2 물질층(20)은 제1 물질층(10)과 유사하게 산소 이온 및/또는 산소 공공(vacancy)을 포함할 수 있다. 제2 물질층(20)의 산소 이동도(oxygen mobility)(또는 산소 확산도)는 제1 물질층(10)의 산소 이동도(또는 산소 확산도)와 유사하거나 그보다 클 수 있다. 제2 물질층(20)의 비저항은 제1 물질층(10)의 비저항과 다를 수 있다. 예컨대, 제2 물질층(20)의 비저항은 제1 물질층(10)의 비저항보다 클 수 있다. 제2 물질층(20)에 전류 경로(current path), 즉, 필라멘트(filament)가 형성된 온(ON) 상태에서 메모리층(M10)의 저항은 제1 물질층(10)의 저항에 의해 결정될 수 있고, 제2 물질층(20)에 전류 경로(즉, 필라멘트)가 없는 오프(OFF) 상태에서 메모리층(M10)의 저항은 제2 물질층(20)의 저항에 의해 결정될 수 있다. 제2 물질층(20)의 산소 농도는 제1 물질층(10)의 산소 농도보다 높을 수 있다. 그러나 경우에 따라서는 제2 물질층(20)의 산소 농도는 제1 물질층(10)의 산소 농도보다 높지 않을 수도 있다. 제2 물질층(20)이 제1 물질층(10)과 동종의 금속산화물로 형성된 경우, 제2 물질층(20)의 산소 농도는 제1 물질층(10)의 산소 농도보다 높을 수 있다. 제2 물질층(20)이 제1 물질층(10)과 이종의 금속산화물로 형성된 경우, 제2 물질층(20)의 산소 농도가 제1 물질층(10)의 산소 농도보다 반드시 높아야 하는 것은 아니다. 제2 물질층(20)의 적어도 일부는 소정의 금속으로 도핑될 수 있다. 여기서, 상기 금속은 제2 물질층(30)의 베이스 물질(금속)이 아닌 별도의 금속을 의미한다. 상기 금속은, 예컨대, 텅스텐(W)일 수 있다. 또한, 제2 물질층(20)은 다층 구조를 가질 수도 있다. 이 경우, 제2 물질층(20)은 제1 산소교환층 및 제2 산소교환층을 포함할 수 있다. 상기 제1 및 제2 산소교환층은 서로 다른 금속산화물로 형성될 수 있다. 제2 물질층(20)의 두께는 제1 물질층(10)보다 얇을 수 있다. 제2 물질층(20)은 1 내지 50nm 정도의 두께, 예컨대, 5 내지 20nm 정도의 두께를 가질 수 있다.
제1 전극(E1)은 W, Ni, Al, Ti, Ta, Mo, TiN, TiW, TaN 과 같은 비귀금속(base metal)이나 IZO(indium zinc oxide), ITO(indium tin oxide)와 같은 도전성 산화물(conductive oxide)로 형성될 수 있다. 또는 제1 전극(E1) 물질로 귀금속 물질을 사용할 수 있다. 예컨대, Ir, Ru, Pd, Au, Pt 와 같은 귀금속 또는 IrO2 와 같은 금속산화물을 제1 전극(E1) 물질로 적용할 수도 있다. 그러므로, 제1 전극(E1)은 W, Ni, Al, Ti, Ta, Mo, TiN, TiW, TaN, IZO, ITO, Ir, Ru, Pd, Au, Pt 및 IrO2 로 구성된 그룹에서 선택되는 적어도 하나를 포함할 수 있다. 그 밖에도, 여기서 개시하지는 않았지만, 반도체 소자 분야에서 일반적으로 사용하는 다양한 전극 물질을 제1 전극(E1) 물질로 적용할 수 있다. 제2 전극(E2)은 제1 전극(E1)과 유사하게 다양한 물질 중 하나로 형성될 수 있다. 예컨대, 제2 전극(E2)은 Ir, Ru, Pd, Au, Pt 와 같은 귀금속이나 IrO2 와 같은 금속산화물로 형성되거나, W, Ni, Al, Ti, Ta, Mo, TiN, TiW, TaN 과 같은 비귀금속 또는 IZO, ITO 와 같은 도전성 산화물로 형성될 수 있다. 제2 전극(E2)의 물질은 전술한 바에 한정되지 않고, 다양하게 변화될 수 있다.
도 8에서 메모리층(M10)과 제1 전극(E1) 사이 및 메모리층(M10)과 제2 전극(E2) 사이 중 적어도 하나에 소정의 버퍼층(buffer layer)이 더 구비될 수 있다. 그 예들이 도 9 내지 도 11에 도시되어 있다. 도 9는 메모리층(M10)과 제1 전극(E1) 사이에 제1 버퍼층(B1)이 구비된 경우이고, 도 10은 메모리층(M10)과 제2 전극(E2) 사이에 제2 버퍼층(B2)이 구비된 경우이며, 도 11은 상기 제1 및 제2 버퍼층(B1, B2)이 모두 구비된 경우이다.
도 9를 참조하면, 비휘발성 메모리요소(200C)의 제1 버퍼층(B1)은 메모리층(M10)의 저항 변화 특성의 신뢰성, 재현성, 안정성 등을 개선하는 역할을 할 수 있다. 이러한 제1 버퍼층(B1)은 원소간 결합에너지(interatomic bonding energy)가 메모리층(M10)보다 큰 물질을 포함할 수 있다. 즉, 제1 버퍼층(B1)에서 원소간 결합에너지는 제1 물질층(10)에서의 원소간(ex, Ta-O) 결합에너지보다 클 수 있다. 다시 말해, 제1 버퍼층(B1)은 결합에너지 측면에서 메모리층(M10)보다 안정적인 물질로 구성될 수 있다. 또한, 제1 버퍼층(B1)은 제1 전극(E1)과 메모리층(M10) 사이의 전위 장벽(potential barreir)을 높이는 물질을 포함할 수 있다. 다시 말해, 제1 버퍼층(B1)과 제1 전극(E1) 사이의 전도대 오프셋(conduction band offset)은 제1 물질층(10)과 제1 전극(E1) 사이의 전도대 오프셋보다 클 수 있다. 이는 곧 제1 버퍼층(B1)이 제1 전극(E1)과 제1 물질층(10) 사이의 과도한 전류 흐름을 억제하는 물질로 구성될 수 있음을 의미한다. 또한, 이와 유사한 관점에서, 제1 버퍼층(B1)은 메모리층(M10)보다 비저항이 높은 물질을 포함할 수 있다. 구체적인 예로, 제1 버퍼층(B1)은 AlOx, SiOx, SiNx, ZrOx, HfOx 및 이들의 혼합물 중 적어도 하나를 포함할 수 있다. 제1 버퍼층(B1)은 화학양론적(stoichiometric) 조성을 가질 수 있지만, 그렇지 않을 수도 있다. 제1 버퍼층(B1)은 버퍼(buffer)의 역할을 하면서 전류의 흐름은 허용하는 적절한 조성 및 두께를 가질 수 있다. 제1 버퍼층(B1)의 두께는, 예컨대, 약 10nm 이하일 수 있다. 만약, 제1 버퍼층(B1)이 화학양론적 조성을 갖는 경우, 이들의 두께는 약 5nm 이하일 수 있다. 이는 제1 버퍼층(B1)이 과도하게 두꺼운 경우, 그의 절연 특성이 커질 수 있기 때문이다. 그러므로, 전술한 바와 같이, 제1 버퍼층(B1)은 약 10nm 이하의 두께로 형성하는 것이 적절할 수 있다. 도 9를 참조하여 설명한 제1 버퍼층(B1)에 대한 설명은 도 11의 제1 버퍼층(B1)에도 동일하게 적용될 수 있다.
도 10 및 도 11의 제2 버퍼층(B2)은 도 9의 제1 버퍼층(B1)과 유사한(혹은 동일한) 물질로 구성될 수 있고, 제1 버퍼층(B1)과 유사한(혹은 동일한) 기능을 가질 수 있다. 또한 도 10 및 도 11의 제2 버퍼층(B2)은 소정의 금속으로 도핑된 층일 수 있다. 제2 버퍼층(B2)에 도핑된 금속은, 예컨대, 텅스텐(W)일 수 있다. 도 10 및 도 11의 제2 버퍼층(B2)은 메모리층(M10)에 멀티비트 메모리 특성을 부여하는 역할을 할 수도 있다. 즉, 도 10 및 도 11의 비휘발성 메모리요소(200D, 200E)는 제2 버퍼층(B2)에 의해 멀티비트 메모리 특성을 가질 수도 있다. 이 경우, 제2 버퍼층(B2)은 멀티비트 메모리 특성을 제공하는 보조층이라 할 수 있다.
도 7 내지 도 11의 비휘발성 메모리요소(200A∼200E)는 일종의 멤리스터(memristor)라고 할 수 있다. 비휘발성 메모리요소(200A∼200E)는 메모리층(M1, M10) 내에 필라멘트(filament)(즉, 전류 경로)의 생성 유무 및 그 상태에 따라, 저항 상태가 달라지는 요소일 수 있다. 이런 점에서, 비휘발성 메모리요소(200A∼200E)는 필라멘트(filament) 타입의 메모리요소라 할 수 있다. 이러한 필라멘트(filament) 타입의 메모리요소의 경우, 점진적인(gradual) 리세트 동작 특성을 가질 수 있기 때문에, 리세트 전압을 조절하면 여러 레벨의 저항 상태를 만들 수 있다. 그러므로, 앞서 언급한 바와 같이, 비휘발성 메모리요소(200A∼200E)는 멀티비트 메모리 특성을 가질 수 있다. 이하에서는, 도 12 및 도 13을 참조하여, 비휘발성 메모리요소(200A∼200E)의 멀티비트 메모리 특성에 대해 설명하도록 한다.
도 12는 도 8과 같은 구조를 갖는 비휘발성 메모리요소의 전압-저항 특성을 보여주는 그래프이다. 도 12의 결과를 얻는데 사용한 비휘발성 메모리요소는 도 8의 구조를 갖되, 제1 전극(E1), 제1 물질층(10), 제2 물질층(20) 및 제2 전극(E2)의 물질로 각각 TiN, TiOx, TiOy 및 Ir 을 사용하였다. 이때, 상기 TiOx의 x는 상기 TiOy의 y보다 작다. 도 12는 DC 모드(direct current mode)에서 리세트 전압(VRESET)을 2V, 2.4V, 2.8V 및 3.2V로 변화시키면서 측정한 결과이다.
도 12를 참조하면, 리세트 전압이 2V, 2.4V, 2.8V 및 3.2V로 변화됨에 따라, 비휘발성 메모리요소의 저항 상태가 달라지는 것을 알 수 있다. 2V에서 리세트된 비휘발성 메모리요소의 저항을 제1 저항, 2.4V에서 리세트된 비휘발성 메모리요소의 저항을 제2 저항, 2.8V에서 리세트된 비휘발성 메모리요소의 저항을 제3 저항, 3.2V에서 리세트된 비휘발성 메모리요소의 저항을 제4 저항이라고 하면, 상기 제1 내지 제4 저항은 서로 분명한 차이를 나타낸다. 이와 같이, 동작 전압(즉, 상기 리세트 전압)의 레벨에 따라 상기 비휘발성 메모리요소의 오프(OFF) 저항 레벨이 여러 개로 나눠지는 것을 확인할 수 있다. 상기 비휘발성 메모리요소의 복수의 오프(OFF) 저항 레벨은 복수의 데이터에 대응될 수 있다. 따라서 상기 비휘발성 메모리요소는 멀티비트 메모리 특성을 가질 수 있다. 부가적으로, 도 12에서 비휘발성 메모리요소는 -2V 내지 -1V 정도의 전압에서 세트되는데, 세트된 비휘발성 메모리요소의 저항, 즉, 온(ON) 저항은 여러 개로 분할되지 않았다.
도 13은 도 8과 같은 구조를 갖는 비휘발성 메모리요소의 스위칭 조건별 온(ON) 및 오프(OFF) 저항의 변화를 보여주는 그래프이다. 도 13의 결과를 얻는데 사용한 비휘발성 메모리요소는 도 12의 그것과 동일하였다. 리세트 전압을 1.8V, 2.2V, 2.5V 및 2.8V로 변화시키면서 온(ON)/오프(OFF) 저항의 변화를 측정하였다. 세트 전압은 -2.5V 이었고, 전압 펄스당 인가시간(펄스 폭)은 1㎲ 이었으며, 읽기 전압(read voltage)은 0.1V 였다. 도 13의 각 스위칭 조건별 결과 그래프에서 낮은 저항 레벨(R1)은 온(ON) 저항 레벨을 나타내고, 높은 저항 레벨(R2)은 오프(OFF) 저항 레벨을 나타낸다. 도 13은 AC 모드(alternating current mode)에서 측정한 것이다.
도 13의 결과에 나타난 바와 같이, 스위칭 조건에 따라 오프(OFF) 저항 레벨이 달라지는 것을 확인할 수 있다. 즉, 리세트 전압의 세기에 따라 다양한 오프(OFF) 저항 레벨이 나타나는 것을 확인할 수 있다. 이는 스위칭 조건에 따라 메모리요소의 저항 상태가 다양하게 변화될 수 있다는 것이다. 이때, 상기 메모리요소의 저항 상태는 네 가지 이상일 수 있다. 즉, 상기 비휘발성 메모리요소는 데이터 "00", "01", "10" 및 "11"에 대응하는 네 가지 이상의 저항 상태를 가질 수 있다. 예를 들어, 온(ON) 저항 레벨이 데이터 "00"에 대응될 수 있고, 리세트 전압이 1.8V 인 경우의 오프(OFF) 저항 레벨이 데이터 "01"에 대응될 수 있고, 리세트 전압이 2.2V 인 경우의 오프(OFF) 저항 레벨이 데이터 "10"에 대응될 수 있으며, 리세트 전압이 2.5V 인 경우의 오프(OFF) 저항 레벨이 데이터 "11"에 대응될 수 있다. 또는 리세트 전압이 1.8V 인 경우의 오프(OFF) 저항 레벨이 데이터 "00"에 대응될 수 있고, 리세트 전압이 2.2V 인 경우의 오프(OFF) 저항 레벨이 데이터 "01"에 대응될 수 있고, 리세트 전압이 2.5V 인 경우의 오프(OFF) 저항 레벨이 데이터 "10"에 대응될 수 있으며, 리세트 전압이 2.8V 인 경우의 오프(OFF) 저항 레벨이 데이터 "11"에 대응될 수 있다. 그러므로 상기 비휘발성 메모리요소는 멀티비트 메모리 특성을 가질 수 있다. 앞서 언급한 저항 레벨과 데이터의 대응(매칭)은 예시적인 것이고, 달라질 수 있다.
도 14는 본 발명의 실시예에 따른 것으로, 비휘발성 메모리요소의 세트 및 리세트 전압에 따라 상기 비휘발성 메모리요소를 포함하는 주파수 가변 장치의 발진 주파수 변화를 보여주는 그래프이다. 도 14는 도 4의 회로 구성을 갖는 주파수 가변 장치에 대한 결과이고, 이때 사용된 링 오실레이터(100C)는 65nm CMOS(complementary metal-oxide-semiconductor) 로직 소자로서, 40개의 인버팅 스테이트(inverting states)와 8 스테이트(states)의 주파수 분할기로 구성된다. 또한, 이때 사용된 비휘발성 메모리요소(200)는 도 13의 결과를 얻는데 사용한 비휘발성 메모리요소(즉, TiN/TiOx/TiOy/Ir 구조)와 동일하였다. 상기 비휘발성 메모리요소(200)를 세트 또는 리세트한 후에, 입력 단자(VIN), 인에이블 단자(VEN) 및 전원 단자(VDD)에 모두 1V의 전압을 인가하여 주파수 가변 장치를 동작시키고, 발진 주파수를 측정하였다.
도 14를 참조하면, 비휘발성 메모리요소에 인가된 전압(세트 및 리세트 전압)의 변화에 따라, 주파수 가변 장치의 발진 주파수가 달라지는 것을 확인할 수 있다. 상기 비휘발성 메모리요소에 인가되는 전압(세트 및 리세트 전압)이 증가할수록, 발진 주파수는 감소하였다. 상기 비휘발성 메모리요소에 인가되는 전압(세트 및 리세트 전압)이 증가함에 따라, 비휘발성 메모리요소의 저항이 증가할 수 있고, 이러한 저항 증가에 의해 발진 주파수가 감소한 것이라 추정된다.
도 15는 본 발명의 실시예에 따른 것으로, 비휘발성 메모리요소의 세트 및 리세트 전압에 따라 상기 비휘발성 메모리요소를 포함하는 주파수 가변 장치의 발진 주파수가 어떻게 변화되는지를 보여주는 파형도(waveform diagram)이다. 이는 도 14의 결과에 대응된다.
도 15를 참조하면, 비휘발성 메모리요소에 인가된 전압(세트 및 리세트 전압)의 변화에 따라, 주파수 가변 장치의 발진 주파수(FOSC)가 달라지는 것을 확인할 수 있다. 상기 비휘발성 메모리요소에 인가되는 전압(세트 및 리세트 전압)이 증가할수록, 발진 주파수(FOSC)는 감소하고, 발진 주기(TOSC)(sec)는 증가하였다. 한편, 리세트 전압이 변화되더라도, 파동의 진폭(amplitude)은 거의 동일하게 유지되는 것을 알 수 있다.
본 발명의 실시예에 따른 주파수 가변 장치에서는 비휘발성 메모리요소의 저항 상태를 원하는 상태로 변경한 후에, 오실레이터(링 오실레이터)를 동작시킴으로써 상기 저항 상태에 대응하는 발진 주파수를 얻을 수 있다. 비휘발성 메모리요소의 저항 상태를 소정의 제1 상태로 만들어주면, 이를 강제로 변경하기 전에는(세트 또는 리세트 동작으로), 상기 저항 상태가 그대로 유지될 수 있다. 오실레이터(링 오실레이터)를 발진시키더라도 상기 비휘발성 메모리요소의 저항 상태는 그대로 유지될 수 있다. 또한 비휘발성 메모리요소의 저항 상태를 변경하더라도, 오실레이터(링 오실레이터)를 발진하기 위한 조건(전압 조건)은 동일할 수 있다. 예컨대, 비휘발성 메모리요소가 제1 저항 상태를 가질 때, 오실레이터를 발진시키기 위해 입력 단자(VIN)에 인가하는 전압과 비휘발성 메모리요소가 제2 저항 상태를 가질 때, 오실레이터를 발진시키기 위해 입력 단자(VIN)에 인가하는 전압은 동일할 수 있다. 다시 말해, 오실레이터를 발진하기 위한 조건(전압 조건)은 변화시키지 않으면서, 발진 주파수를 변경할 수 있다. 그러므로 본 발명의 실시예에 따른 주파수 가변 장치는 RF 시스템에서의 오실레이터의 성능은 그대로 유지하면서, 안정적으로 주파수를 변화시킬 수 있다. 다시 말해, 본 발명의 실시예에 따른 주파수 가변 장치는 고성능 및 고신뢰성을 가질 수 있다.
더욱이, 본 발명의 실시예에 따른 주파수 가변 장치는 오실레이터(링 오실레이터)에 비휘발성 메모리요소를 연결한 단순한 구조를 갖기 때문에, 제조가 용이하고 시스템의 스케일 다운(scale down)에 유리할 수 있다. 또한, 주파수 튜닝을 위한 요소(즉, 비휘발성 메모리요소)는 스위칭 회로 등을 포함하지 않고 단순한 적층 구조를 가지며 또한 단순한 방법으로 동작되기 때문에, 주파수 튜닝에 소요되는 전력 소모를 줄일 수 있고, 주변회로의 구성도 단순화시킬 수 있다.
도 16은 도 5의 회로 구성을 갖는 주파수 가변 장치에서 비휘발성 메모리요소(200) 없이 전원 단자(VDD)에 인가되는 전압(VDD)을 변화시키면서 발진 주파수의 변화를 측정한 결과를 보여주는 그래프이다. 이때, 입력 단자(VIN) 및 인에이블 단자(VEN)에는 모두 1V의 전압을 인가하였다.
도 16을 참조하면, 전원 단자(VDD)에 인가되는 전압(VDD)이 변화됨에 따라, 발진 주파수가 변화되는 것을 알 수 있다. 이러한 결과는, 도 5와 같이 비휘발성 메모리요소(200)를 전원 단자(VDD)에 연결하더라도, 비휘발성 메모리요소(200)의 저항 상태에 따라, 발진 주파수가 변화될 수 있음을 의미한다. 즉, 도 5에서 비휘발성 메모리요소(200)의 저항 상태가 변화되면, 그에 따라 링 오실레이터(100C)에 인가되는 유효한 전원 전압이 달라지므로, 도 16에서와 같이, 발진 주파수가 변화될 수 있다.
전술한 본 발명의 실시예에 따른 주파수 가변 장치의 동작방법을 간략히 정리하면 다음과 같다.
본 발명의 실시예에 따른 주파수 가변 장치(즉, 도 1 내지 도 11을 참조하여 설명한 주파수 가변 장치)는 오실레이터 및 상기 오실레이터에 연결된 비휘발성 메모리요소를 포함할 수 있고, 상기 주파수 가변 장치의 동작방법은 상기 비휘발성 메모리요소의 저항 상태를 변화시키는 단계 및 상기 오실레이터를 동작시키는 단계를 포함할 수 있다. 상기 비휘발성 메모리요소의 저항 상태를 제1 상태로 만든 후에, 상기 오실레이터를 발진시켜, 상기 제1 상태에 대응하는 발진 주파수를 얻을 수 있다. 다음, 상기 비휘발성 메모리요소의 저항 상태를 제2 상태로 만든 후에, 상기 오실레이터를 발진시켜, 상기 제2 상태에 대응하는 발진 주파수를 얻을 수 있다. 이와 같이, 상기 비휘발성 메모리요소의 저항 상태를 변경하는 간단한 방법으로 다양한 발진 주파수를 구현할 수 있다. 이때, 상기 비휘발성 메모리요소는 멀티비트 메모리 특성을 가질 수 있다. 이 경우, 상기 비휘발성 메모리요소는 리세트 전압에 따라 다양한 오프-상태(OFF-state)를 가질 수 있다. 따라서 상기 비휘발성 메모리요소를 다양한 전압에서 리세트시킴으로써, 다양한 저항 상태를 얻을 수 있다. 그러나 상기 비휘발성 메모리요소가 반드시 멀티비트 메모리 특성을 가져야 하는 것은 아니다. 경우에 따라서는, 싱글비트 메모리 특성을 갖는 비휘발성 메모리요소를 사용할 수도 있다. 상기 비휘발성 메모리요소 및 오실레이터의 자세한 구성은 도 1 내지 도 11을 참조하여 설명한 바와 동일하므로, 이에 대한 반복 설명은 생략한다.
본 발명이 실시예에 따른 주파수 가변 장치는 다양한 RF 회로에 적용될 수 있다. 예컨대, 본 발명이 실시예에 따른 주파수 가변 장치는 RF 필터에 적용될 수 있다. 본 발명의 실시예에 따른 주파수 가변 장치를 적용한 RF 필터에 대해서는 당업자가 용이하게 알 수 있는바, 이에 대한 자세한 설명은 생략한다. 본 발명의 실시예에 따른 주파수 가변 장치는 RF 필터 이외에 다른 RF 회로, 그리고 RF 회로가 아닌 다른 회로에도 다양한 목적으로 적용될 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 구체적인 실시예의 예시로서 해석되어야 한다. 예들 들어, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 도 1 내지 도 5의 주파수 가변 장치의 구성은 다양하게 변화될 수 있음을 알 수 있을 것이다. 예컨대, 링 오실레이터(100A∼100C)의 구성은 다양하게 변화될 수 있고, 링 오실레이터(100A∼100C) 대신에 다른 구조의 오실레이터를 적용할 수도 있음을 알 수 있을 것이다. 또한, 도 7 내지 도 11의 비휘발성 메모리요소(200A∼200E)의 구성 및 물질도 다양하게 변화될 수 있음을 알 수 있을 것이다. 예컨대, 비휘발성 메모리요소(200A∼200E)는 RRAM에 사용되는 저항성 메모리요소가 아닌, PRAM(phase-change random access memory)이나 MRAM(magnetic random access memory) 또는 FRAM(ferroelectric random access memory) 등에 사용되는 다른 메모리요소로 대체될 수 있음을 알 수 있을 것이다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
* 도면의 주요 부분에 대한 부호설명 *
100, 100A∼100C : 오실레이터(링 오실레이터)
200, 200A∼200E : 비휘발성 메모리요소
10 : 제1 물질층 20 : 제2 물질층
IV1∼IVn : 인터버 IVout : 출력 인버터
In1 : 제1 입력단 In2 : 제2 입력단
Out1 : 출력단 RC1, RC1' : 링형 회로
FD1 : 주파수 분할기 VIN : 입력 단자
VEN : 인에이블 단자 VOUT : 출력 단자
VDD : 전원 단자 Tr1 : 제1 트랜지스터
Tr2 : 제2 트랜지스터 E1 : 제1 전극
E2 : 제2 전극 M1, M10 : 메모리층
B1 : 제1 버퍼층 B2 : 제2 버퍼층

Claims (26)

  1. 오실레이터(oscillator); 및
    상기 오실레이터에 연결된 것으로, 저항 변화 특성을 갖는 비휘발성 메모리요소;를 포함하고,
    상기 비휘발성 메모리요소의 저항 상태에 따라 상기 오실레이터의 발진 주파수가 변화되는 주파수 가변 장치.
  2. 제 1 항에 있어서,
    상기 비휘발성 메모리요소는 멀티비트(multi-bit) 메모리 특성을 갖는 주파수 가변 장치.
  3. 제 1 항에 있어서,
    상기 비휘발성 메모리요소는 복수의 오프-상태(OFF-state)를 갖는 주파수 가변 장치.
  4. 제 1 항에 있어서,
    상기 비휘발성 메모리요소의 저항 상태는 리세트 전압의 변화에 따라 변화되는 주파수 가변 장치.
  5. 제 1 항에 있어서, 상기 비휘발성 메모리요소는,
    서로 이격된 제1 전극과 제2 전극; 및
    상기 제1 전극과 제2 전극 사이에 구비된 것으로, 인가 전압에 따라 저항이 변화되는 메모리층;을 포함하는 주파수 가변 장치.
  6. 제 5 항에 있어서,
    상기 메모리층은 산화물을 포함하는 주파수 가변 장치.
  7. 제 5 항에 있어서,
    상기 메모리층은 단층 또는 다층 구조를 갖는 주파수 가변 장치.
  8. 제 7 항에 있어서, 상기 메모리층이 다층 구조를 갖는 경우,
    상기 메모리층은 산소공급층 및 산소교환층을 포함하는 주파수 가변 장치.
  9. 제 8 항에 있어서,
    상기 산소교환층의 산소 농도는 상기 산소공급층의 산소 농도보다 높은 주파수 가변 장치.
  10. 제 8 항 또는 제 9 항에 있어서,
    상기 산소공급층 및 산소교환층 중 적어도 하나는 Ta 산화물, Zr 산화물, Y 산화물, YSZ(yttria-stabilized zirconia), Ti 산화물, Hf 산화물, Mn 산화물, Mg 산화물 및 이들의 혼합물 중 적어도 하나를 포함하는 주파수 가변 장치.
  11. 제 1 항에 있어서,
    상기 오실레이터는 링 오실레이터(ring oscillator)인 주파수 가변 장치.
  12. 제 11 항에 있어서, 상기 오실레이터는,
    복수의 인버터가 링형으로 연결된 링형 회로; 및
    상기 링형 회로에 연결된 입력 단자(input terminal) 및 출력 단자(output terminal);를 포함하는 주파수 가변 장치.
  13. 제 12 항에 있어서,
    상기 비휘발성 메모리요소는 상기 입력 단자에 연결된 주파수 가변 장치.
  14. 제 13 항에 있어서,
    상기 비휘발성 메모리요소는 상기 복수의 인버터 중 적어도 하나와 상기 입력 단자 사이에 연결된 주파수 가변 장치.
  15. 제 12 내지 14 항 중 어느 한 항에 있어서,
    상기 링형 회로는 논리 게이트(logic gate)를 더 포함하고,
    상기 오실레이터는 상기 논리 게이트에 연결된 인에이블 단자(enable terminal)를 더 포함하는 주파수 가변 장치.
  16. 제 15 항에 있어서,
    상기 논리 게이트는 NAND 게이트인 주파수 가변 장치.
  17. 제 12 내지 14 항 중 어느 한 항에 있어서,
    상기 링형 회로와 상기 출력 단자 사이에 연결된 출력 인버터를 더 포함하는 주파수 가변 장치.
  18. 제 17 항에 있어서,
    상기 링형 회로와 상기 출력 인버터 사이에 연결된 주파수 분할기(frequency divider)를 더 포함하는 주파수 가변 장치.
  19. 제 18 항에 있어서,
    상기 주파수 분할기에 연결된 전원 단자(power terminal)를 더 포함하는 주파수 가변 장치.
  20. 제 19 항에 있어서,
    상기 전원 단자는 상기 출력 인터버에 연결된 주파수 가변 장치.
  21. 제 12 항에 있어서,
    상기 오실레이터는 상기 링형 회로와 상기 출력 단자 사이에 연결된 전원 단자(power terminal)를 더 포함하고,
    상기 비휘발성 메모리요소는 상기 전원 단자에 연결된 주파수 가변 장치.
  22. 제 21 항에 있어서,
    상기 전원 단자와 상기 링형 회로 사이에 연결된 주파수 분할기를 더 포함하는 주파수 가변 장치.
  23. 제 22 항에 있어서,
    상기 주파수 분할기와 상기 출력 단자 사이에 연결된 출력 인버터를 더 포함하는 주파수 가변 장치.
  24. 청구항 1에 기재된 주파수 가변 장치를 포함하는 RF(radio frequency) 회로.
  25. 제 24 항에 있어서,
    상기 RF 회로는 RF 필터인 RF 회로.
  26. 청구항 1에 기재된 주파수 가변 장치의 동작방법에 있어서,
    상기 비휘발성 메모리요소의 저항 상태를 변화시키는 단계; 및
    상기 오실레이터를 동작시키는 단계;를 포함하는 주파수 가변 장치의 동작방법.
KR1020120049270A 2012-05-09 2012-05-09 주파수 가변 장치와 그 동작방법 및 주파수 가변 장치를 포함하는 ｒｆ 회로 KR20130125613A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120049270A KR20130125613A (ko) 2012-05-09 2012-05-09 주파수 가변 장치와 그 동작방법 및 주파수 가변 장치를 포함하는 ｒｆ 회로
US13/746,090 US20130300509A1 (en) 2012-05-09 2013-01-21 Frequency tuning apparatus, operating method thereof, and rf circuit including the frequency tuning apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120049270A KR20130125613A (ko) 2012-05-09 2012-05-09 주파수 가변 장치와 그 동작방법 및 주파수 가변 장치를 포함하는 ｒｆ 회로

Publications (1)

Publication Number Publication Date
KR20130125613A true KR20130125613A (ko) 2013-11-19

Family

ID=49548182

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120049270A KR20130125613A (ko) 2012-05-09 2012-05-09 주파수 가변 장치와 그 동작방법 및 주파수 가변 장치를 포함하는 ｒｆ 회로

Country Status (2)

Country Link
US (1) US20130300509A1 (ko)
KR (1) KR20130125613A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103117359B (zh) * 2013-02-07 2015-04-15 北京大学 一种高可靠性非挥发存储器及其制备方法
TWI548203B (zh) * 2014-01-08 2016-09-01 新唐科技股份有限公司 電壓產生器以及振盪裝置與操作方法
US9541605B1 (en) * 2015-12-15 2017-01-10 International Business Machines Corporation Magnetic tunnel junction loaded ring oscillators for MRAM characterization
JP2017224688A (ja) * 2016-06-14 2017-12-21 ソニー株式会社 回路素子、記憶装置、電子機器、回路素子への情報の書き込み方法、および回路素子からの情報の読み出し方法
US9762241B1 (en) * 2016-06-30 2017-09-12 Intel Corporation Physically unclonable function circuit including memory elements
US10803396B2 (en) * 2018-06-19 2020-10-13 Intel Corporation Quantum circuit assemblies with Josephson junctions utilizing resistive switching materials
US10872664B1 (en) 2019-08-01 2020-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. PCRAM analog programming by a gradual reset cooling step
US11342927B1 (en) * 2021-06-28 2022-05-24 Qualcomm Incorporated Ring oscillator based frequency divider

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7154352B2 (en) * 2003-11-05 2006-12-26 Mstar Semiconductor, Inc. Clock generator and related biasing circuit
US7455450B2 (en) * 2005-10-07 2008-11-25 Advanced Micro Devices, Inc. Method and apparatus for temperature sensing in integrated circuits
JP5010891B2 (ja) * 2006-10-16 2012-08-29 富士通株式会社 抵抗変化型素子
US20080256153A1 (en) * 2007-04-13 2008-10-16 Park Ji Man Random number signal generator using pulse oscillator
KR101541733B1 (ko) * 2008-10-09 2015-08-04 삼성전자주식회사 디지털 제어 발진기
KR101502034B1 (ko) * 2009-02-27 2015-03-13 삼성전자주식회사 멀티 비트 상변화 메모리 소자
CN101944899A (zh) * 2009-07-02 2011-01-12 瑞昱半导体股份有限公司 具有低温度系数的集成电路及其校正方法
US8655299B2 (en) * 2010-06-03 2014-02-18 Broadcom Corporation Saw-less receiver with RF frequency translated BPF
US8324976B2 (en) * 2011-04-01 2012-12-04 Hewlett-Packard Development Company, L.P. Oscillator circuitry having negative differential resistance

Also Published As

Publication number Publication date
US20130300509A1 (en) 2013-11-14

Similar Documents

Publication Publication Date Title
KR20130125613A (ko) 주파수 가변 장치와 그 동작방법 및 주파수 가변 장치를 포함하는 ｒｆ 회로
US9917104B1 (en) Hybrid MOS-PCM CMOS SOI switch
JP5230955B2 (ja) 抵抗性メモリ素子
KR100657958B1 (ko) 직렬 연결 구조의 저항 노드들을 갖는 메모리 소자
CN108028065B (zh) 用于互补非易失性存储器设备操作的方法、系统和设备
CN101030622B (zh) 非易失存储器件和非易失存储器阵列
JP4938493B2 (ja) 二つの酸化層を利用した不揮発性メモリ素子
JP5368741B2 (ja) 遷移金属酸化膜を有する半導体素子およびその製造方法
JP4938489B2 (ja) 非晶質合金酸化層を含む不揮発性メモリ素子
JP5526776B2 (ja) 抵抗変化素子及び該抵抗変化素子を含む半導体装置
KR20090126530A (ko) 저항성 메모리 소자
JP5490961B2 (ja) 不揮発性記憶素子の駆動方法及び不揮発性記憶装置
JP5551769B2 (ja) メモリ素子、積層体、メモリマトリックス及びそれらの動作方法
US20080296551A1 (en) Resistance memory element and method of manufacturing the same
US20120105159A1 (en) Memristive programmable frequency source and method
US8760920B2 (en) Semiconductor memory device integrating flash memory and resistive/magnetic memory
JP2008311663A (ja) メモリ素子
JP2009212380A (ja) 抵抗変化型メモリおよびその作製方法
TW201310659A (zh) 電阻變化元件及其製造方法
KR20120050870A (ko) 저항 변화 메모리 소자 및 저항 변화 메모리 소자 크로스 포인트 어레이
JP2007335869A (ja) Ｃｕ２Ｏを含む不揮発性可変抵抗メモリ素子
KR101340570B1 (ko) 비휘발성 저항 스위칭 메모리 소자 및 이의 제조방법
JP2010009662A (ja) 不揮発性半導体記憶装置及びその駆動方法
JP5374865B2 (ja) 抵抗変化素子、これを用いた記憶装置、及びそれらの作製方法
JP6092696B2 (ja) 可変抵抗素子を用いたメモリセル

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid