KR101541733B1 - 디지털 제어 발진기 - Google Patents
디지털 제어 발진기 Download PDFInfo
- Publication number
- KR101541733B1 KR101541733B1 KR1020080099348A KR20080099348A KR101541733B1 KR 101541733 B1 KR101541733 B1 KR 101541733B1 KR 1020080099348 A KR1020080099348 A KR 1020080099348A KR 20080099348 A KR20080099348 A KR 20080099348A KR 101541733 B1 KR101541733 B1 KR 101541733B1
- Authority
- KR
- South Korea
- Prior art keywords
- ring oscillator
- digital code
- bank
- resistance value
- frequency
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/354—Astable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
디지털 제어 발진기가 개시된다, 본 발명에 따른 디지털 제어 발진기는 링 발진기; 링 발진기의 일측에 연결되어 디지털 코드에 따라 저항값이 달라지는 병렬 저항 뱅크; 및 링 발진기의 타측에 연결되어 상술한 디지털 코드에 따라 저항값이 달라지는 직렬 저항 뱅크를 포함하고, 링 발진기의 주파수는 병렬 저항 뱅크의 저항값과 직렬 저항 뱅크의 저항값이 상호작용하여 디지털 코드의 변화에 따라 선형적으로 변화하는 것을 특징으로 한다.
디지털 제어 발진기, 저항 뱅크, 캐패시터 뱅크, 링 발진기
Description
본 발명은 발진기에 관한 것으로, 특히 넓은 영역에서 선형적으로 주파수가 조절되도록 디지털적으로 제어되는 발진기에 관한 것이다.
넓은 튜닝 범위(tuning range)를 갖는 디지털 제어 발진기(Digitally Controlled Oscillator)(DCO)는 넓은 범위의 위상동기루프(PLL)이나 넓은 조작 범위를 갖는 VCO의 디지털 자동 주파수 보정(Automatic Frequency Calibration) 기능을 수행하는데 필요하다. 또한 넓은 튜닝 범위를 얻기 위해서는 LC 방식 발진기보다 링 발진기(ring oscillator)가 유리하다.
링 발진기 방식의 DCO에서 디지털-아날로그 변환기(DAC)와 전류 제어 트랜지스터(current starved transistor)를 이용하여 주파수를 조절하는 경우, 전류원(current source)로 사용되는 트랜지스터의 크기가 링 발진기에 사용되는 트랜지스터에 비해 아주 커야 하는 점에 있고, 2 데케이드(decade) 정도의 넓은 튜닝 범위를 얻기도 힘들다.
발진기에서 넓은 튜닝 범위를 얻기 위해서는 일반적으로 저항(R)이나 캐패시터(C)를 디지털 코드에 따라 스위칭시킨다. 이 경우 발진기에서 출력되는 주파수는 R과 C의 크기에 반비례하므로, 1/x의 곡선에 따라 주파수가 변하게 된다. 주파수가 비선형적으로 변한다면 디지털 코드에 따라 변하는 주파수의 해상도가 떨어진다.
본 발명이 해결하고자 하는 과제는 주파수가 코드의 선형함수가 되도록 R 또는 C를 변화시켜 넓은 범위에서 주파수가 선형적으로 변하도록 하는 디지털 제어 발진기를 제공하는 데 있다.
상기 기술적 과제를 이루기 위한, 본 발명의 디지털 제어 발진기는 링 발진기; 상기 링 발진기의 일측에 연결되어 디지털 코드에 따라 저항값이 달라지는 병렬 저항 뱅크; 및 상기 링 발진기의 타측에 연결되어 상기 디지털 코드에 따라 저항값이 달라지는 직렬 저항 뱅크를 포함하고, 상기 링 발진기의 주파수는 상기 병렬 저항 뱅크의 저항값과 상기 직렬 저항 뱅크의 저항값이 상호작용하여 상기 디지털 코드의 변화에 따라 선형적으로 변화하는 것을 특징으로 한다.
상기 기술적 과제를 이루기 위한, 본 발명의 디지털 제어 발진기는 링 발진기; 상기 링 발진기의 일측에 연결되어 디지털 코드에 따라 저항값이 달라지는 저항 뱅크; 및 상기 링 발진기의 타측에 연결되어 상기 디지털 코드에 따라 임피던스가 달라지는 캐패시터 뱅크를 포함하고, 상기 링 발진기의 주파수는 상기 저항 뱅크의 저항값과 상기 캐패시터 뱅크의 임피던스값이 상호작용하여 상기 디지털 코드의 변화에 따라 선형적으로 변화하는 것을 특징으로 한다.
본 발명에 따르면, 링 발진기에 병렬 저항 뱅크 및 직렬 저항 뱅크를 연결함 으로써 종래에 비해 넓은 영역에서 선형성을 갖는 DCO를 얻을 수 있다.
또한 종래와 같이 발진기 제어 있어서, 단위 셀 단위로 디지털 제어를 하는 것이 아니라 전체 딜레이 셀(delay cell)에 대해 디지털 제어하는 것이므로 면적을 줄일 수 있다.
이하에서 첨부된 도면을 참조하여 본 발명을 상세하게 설명하기로 한다. 이하의 실시 예는 이 기술 분야에서 통상적인 지식을 가진 자에게 본 발명이 충분히 이해되도록 제공되는 것으로서, 여러 가지 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 기술되는 실시 예에 한정되는 것은 아니다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
도 1a 내지 도 1c는 발진기에 채용되는 각각 전류기반, R-기반, C-기반 인버터 회로도이다. 도 1a에 도시된 전류기반 인버터는 동일한 입력에 대해 서로 다른 극성의 트랜지스터가 직렬로 연결되는 형태로서, 바이어스 전압 Vbp, Vbn이 각각 연결되는 전류원이 충분히 커야 넓은 범위의 튜닝 범위를 얻을 수 있다. 도 1b 및 도 1c에 도시된 R-기반 및 C-기반 인버터에서 R-기반, C-기반 인버터 회로도이다.는 R 또는 C가 단순히 선형적으로 변하면 주파수는 그에 반비례하여 변하게 되므로 선형적으로 변하지 못하므로 넓은 튜닝 범위를 갖기 어렵다. R 또는 C의 변화 영역이 적은 경우 주파수도 어느 정도 선형성을 유지할 수 있으나 변화 폭이 커질수록 비선형성도 증가된다. DCO에서는 코드값에 따라 주파수가 비선형적인 변화를 보일 경우 제어의 해상도가 떨어지게 된다.
도 2는 본 발명에 따른 디지털 제어 발진기의 회로도이다. 도시된 DCO는 링 발진기(1), 병렬 저항 뱅크(bank)(2) 및 직렬 저항 뱅크(3)를 포함한다.
링 발진기(1)에 채용되는 인버터는 도 1a에 도시된 전류기반 인버터이고, 그 전류원으로서 병렬 저항 뱅크(2) 및 직렬 저항 뱅크(3)가 각각 채용된 형태이다.
병렬 저항 뱅크(2)는 전체 Rp의 저항을 만들고, 디지털 코드 입력에 따라 구동되는 복수의 NMOS 트랜지스터를 포함한다. 각 NMOS 트랜지스터의 채널 폭 W는 디지털 코드의 비트 위치에 대응하여 2배씩 차이가 있도록 배치하는 것이 바람직하다. Rp는 링 발진기(1)를 구성하는 인버터의 PMOS 트랜지스터의 트랜스컨덕턴스 Gmp를 조절한다.
직렬 저항 뱅크(3)는 전체 Rs의 저항을 만들고, 디지털 코드 입력에 따라 구동되는 복수의 PMOS 트랜지스터(MP)를 포함한다. 각 PMOS 트랜지스터에는 각각 저항이 병렬로 연결되어 있고, 각 저항값은 디지털 코드의 비트 위치에 대응하여 2배씩 차이가 있도록 배치되는 것이 바람직하다. Rs는 링 발진기(1)를 구성하는 인버터의 NMOS 트랜지스터(MN)의 트랜스컨덕턴스 Gmn을 조절한다.
MP의 Gmp와 MN의 Gmn의 평균이 전체 Gm이 된다. Gmp는 gmp/(1+gmpRp) 이고, Gmn은 gmn/(1+gmnRs)이다. 여기서 gmp와 gmn은 각각 MP와 MN의 트랜스컨덕턴스이ㅇ이다. 여기서 gmp=gmn=gm이 되도록 MP와 MN의 크기가 정해졌다고 가정하기로 한다. DCO에서 Rp 또는 Rs가 작을수록 높은 주파수를 가지므로, 저항 조절 코드가 클 때 작은 저항을 갖게 한다면, 제어 코드가 커질수록 주파수도 높아지게 된다. 병렬 저 항은 디지털 코드가 커질수록 1/x의 곡선으로 감소하고, 직렬 저항은 -x 기울기를 가진 직선을 따라 감소한다. 예를 들어, 전체 코드가 5비트이고 트랜지스터의 단위 저항이 △R이면, 병렬 저항 Rp = 32△R/x이고 직렬저항 Rs는 △R(33-x) 가 된다. 병렬 저항 뱅크(2) 및 직렬 저항 뱅크(3)에 코드에 따라 변하는 Rp와 Rs를 대입하면, Gmp 및 Gmn은 다음 식과 같이 얻을 수 있다.
이에 따른 주파수는 다음 식과 같이 결정된다.
수학식 2의 두 주파수가 합해져서 발진기의 주파수를 결정하게 된다.
도 3은 도 2의 DCO에 입력되는 주파수 제어 코드에 대해 정규화된 주파수와 수학식 2에 따른 주파수를 각각 도시한 것이다. 참조번호 30은 도 2의 DCO에 입력되는 주파수 제어 코드에 대해 정규화된 주파수를 나타내고, 31은 병렬 저항 뱅크 에 대응하는 주파수를 나타내며, 32는 직렬 저항 뱅크에 대응하는 주파수를 나타낸다.
도시된 바에 따르면, 참조번호 31 및 32의 그래프는 일부 좁은 범위를 제외하고 주파수 코드 변화에 따른 주파수 변화량이 상당히 달라짐을 알 수 있다. 반면 참조번호 30의 주파수는 그래프의 양측면을 제외한 범위에서 주파수 코드의 변화에 따른 주파수 변화량이 거의 균일함을 알 수 있다. 따라서 제어 코드당 주파수가 선형적으로 변화되어 세밀한 해상도를 얻을 수 있다.
한편, 도 2에 도시된 실시예는 저항 뱅크를 채용하였지만, 캐패시터 뱅크를 사용하는 경우에도 동일하게 구현할 수 있다. 예를 들어, 도 4에 도시된 바와 같이 병렬 저항 뱅크와 병렬 캐패시터 뱅크를 사용하다면, 병렬 캐패시터 뱅크의 임피던스가 도 2의 직렬 저항 뱅크에서의 저항과 동일하게 동작함으로써 동일한 효과를 얻을 수 있다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서, 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
도 1a 내지 도 1c는 발진기에 채용되는 각각 전류기반, R-기반, C-기반 인버터 회로도이다.
도 2는 본 발명에 따른 디지털 제어 발진기의 회로도이다.
도 3은 도 2의 DCO에 입력되는 주파수 제어 코드에 대해 정규화된 주파수와 수학식 2에 따른 주파수를 각각 도시한 것이다.
도 4는 본 발명에 따른 디지털 제어 발진기의 다른 실시예이다.
Claims (6)
- 다수의 인버터를 포함하는 링 발진기;상기 링 발진기의 다수의 인버터의 일단에 연결되어 디지털 코드에 따라 저항값이 달라지는 병렬 저항 뱅크; 및상기 링 발진기의 다수의 인버터의 타단에 연결되어 상기 디지털 코드에 따라 저항값이 달라지는 직렬 저항 뱅크를 포함하고,상기 링 발진기의 주파수는 상기 병렬 저항 뱅크의 저항값과 상기 직렬 저항 뱅크의 저항값이 상호작용하여 상기 디지털 코드의 변화에 따라 선형적으로 변화하는 것을 특징으로 하는 디지털 제어 발진기.
- 제1항에 있어서,상기 병렬 저항 뱅크는 상기 디지털 코드에 따라 온오프되는 복수의 트랜지스터가 병렬로 연결되는 것을 특징으로 하는 디지털 제어 발진기.
- 제2항에 있어서,상기 병렬 저항 뱅크의 각 트랜지스터의 채널 폭은 상기 디지털 코드의 비트 위치에 대응하여 2배씩 차이가 있도록 배치됨을 특징으로 하는 디지털 제어 발진기.
- 제1항에 있어서,상기 직렬 저항 뱅크는 상기 디지털 코드에 따라 온오프되는 복수의 트랜지스터; 및상기 트랜지스터에 병렬로 연결되는 복수의 저항을 포함함을 특징으로 하는 디지털 제어 발진기.
- 제4항에 있어서,상기 각 저항의 저항값은 상기 디지털 코드의 비트 위치에 대응하여 각각 2배씩 차이 있도록 배치됨을 특징으로 하는 디지털 제어 발진기.
- 다수의 인버터를 포함하는 링 발진기;상기 링 발진기의 다수의 인버터의 일단에 연결되어 디지털 코드에 따라 저항값이 달라지는 저항 뱅크; 및상기 링 발진기의 다수의 인버터의 타단에 연결되어 상기 디지털 코드에 따라 임피던스가 달라지는 캐패시터 뱅크를 포함하고,상기 링 발진기의 주파수는 상기 저항 뱅크의 저항값과 상기 캐패시터 뱅크의 임피던스값이 상호작용하여 상기 디지털 코드의 변화에 따라 선형적으로 변화하는 것을 특징으로 하는 디지털 제어 발진기.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080099348A KR101541733B1 (ko) | 2008-10-09 | 2008-10-09 | 디지털 제어 발진기 |
US12/570,144 US8040196B2 (en) | 2008-10-09 | 2009-09-30 | Digitally controlled oscillator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080099348A KR101541733B1 (ko) | 2008-10-09 | 2008-10-09 | 디지털 제어 발진기 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100040221A KR20100040221A (ko) | 2010-04-19 |
KR101541733B1 true KR101541733B1 (ko) | 2015-08-04 |
Family
ID=42098327
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080099348A KR101541733B1 (ko) | 2008-10-09 | 2008-10-09 | 디지털 제어 발진기 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8040196B2 (ko) |
KR (1) | KR101541733B1 (ko) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102010028963A1 (de) | 2010-05-12 | 2011-11-17 | Endress + Hauser Gmbh + Co. Kg | Schaltung zur Taktung eines FPGA |
US8624681B2 (en) | 2010-08-24 | 2014-01-07 | Marvell International Ltd. | Low noise CMOS ring oscillator |
JP2012085163A (ja) * | 2010-10-13 | 2012-04-26 | Lapis Semiconductor Co Ltd | 可変抵抗回路および発振回路 |
KR20120100248A (ko) | 2011-03-03 | 2012-09-12 | 삼성전자주식회사 | 디지털 제어 발진기 |
US20130076416A1 (en) * | 2011-09-23 | 2013-03-28 | Conexant Systems, Inc. | Sub-micron cmos vco that uses delay-based calibration and method of operation |
WO2013141863A1 (en) | 2012-03-22 | 2013-09-26 | Lotfy Amr M | Apparatus and system for digitally controlled oscillator |
KR20130125613A (ko) * | 2012-05-09 | 2013-11-19 | 삼성전자주식회사 | 주파수 가변 장치와 그 동작방법 및 주파수 가변 장치를 포함하는 rf 회로 |
US8917146B1 (en) * | 2014-02-18 | 2014-12-23 | King Fahd University Of Petroleum And Minerals | Current-controlled operational transconductance amplifier based sinusoidal oscillator circuit |
US9455728B2 (en) | 2014-04-04 | 2016-09-27 | International Business Machines Corporation | Digital phase locked loop for low jitter applications |
US9912320B2 (en) | 2016-06-13 | 2018-03-06 | The Hong Kong University Of Science And Technology | Exponentially scaling switched capacitor |
US20190215000A1 (en) * | 2018-01-11 | 2019-07-11 | Qualcomm Incorporated | Ring oscillator topology based on resistor array |
US11791833B2 (en) * | 2021-03-08 | 2023-10-17 | Infineon Technologies Ag | Power and signal-to-noise ratio regulation in a VCO-ADC |
US11843389B1 (en) * | 2022-08-22 | 2023-12-12 | Ambarella International Lp | Low-power, reduced-area VCO design with power supply noise rejection |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3528203B2 (ja) | 1993-06-30 | 2004-05-17 | ソニー株式会社 | リング発振器および電圧制御発振器 |
KR100246341B1 (ko) | 1997-04-21 | 2000-03-15 | 김영환 | 전압 제어 발진기 |
JP4307597B2 (ja) | 1998-08-26 | 2009-08-05 | 旭化成エレクトロニクス株式会社 | 可変抵抗回路及び電圧制御発振回路 |
KR101072991B1 (ko) | 2005-08-31 | 2011-10-12 | 매그나칩 반도체 유한회사 | 다중 주파수 발진기 |
WO2007072549A1 (ja) * | 2005-12-20 | 2007-06-28 | Fujitsu Limited | 発振器 |
DE102007023044B4 (de) * | 2007-05-16 | 2011-02-10 | Texas Instruments Deutschland Gmbh | Ringoszillator für PLLs |
-
2008
- 2008-10-09 KR KR1020080099348A patent/KR101541733B1/ko active IP Right Grant
-
2009
- 2009-09-30 US US12/570,144 patent/US8040196B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
KR20100040221A (ko) | 2010-04-19 |
US8040196B2 (en) | 2011-10-18 |
US20100090771A1 (en) | 2010-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101541733B1 (ko) | 디지털 제어 발진기 | |
US8222962B2 (en) | High-resolution digitally controlled oscillator and method thereof | |
US8791764B2 (en) | Digitally controlled oscillator, and phase locked loop (PPL) circuit including the same | |
US8049568B2 (en) | Feedback-based linearization of voltage controlled oscillator | |
US9871504B2 (en) | Differential phase adjustment of clock input signals | |
US7298219B2 (en) | Phase-locked loop circuit | |
US10516404B2 (en) | Voltage controlled oscillator using variable capacitor and phase locked loop using the same | |
US7737795B2 (en) | Voltage controlled oscillator | |
US7675377B2 (en) | Voltage controlled oscillator | |
CN100472976C (zh) | 带校准电路的低中频无线接收机 | |
JP2008011132A (ja) | 90度移相器 | |
EP3695511B1 (en) | Dual-path digital-to-time converter | |
US20100066442A1 (en) | Method and Apparatus for Tunable Current-Mode Filtering | |
WO2021212554A1 (en) | Advanced multi-gain calibration for direct modulation synthesizer | |
US7394325B2 (en) | Voltage-controlled oscillator circuit and PLL circuit | |
JP3776798B2 (ja) | 制御発振器 | |
US20070268060A1 (en) | Method and circuit arrangement for generating a periodic electric signal with controllable phase | |
US20030034849A1 (en) | Ring oscillator stage | |
US7541855B2 (en) | CML delay cell with linear rail-to-rail tuning range and constant output swing | |
US7471142B2 (en) | Filter calibration with cell re-use | |
JP3900911B2 (ja) | 発振回路および電子機器 | |
US7161437B2 (en) | Voltage-controlled oscillator and quadrature modulator | |
JP2012049882A (ja) | Iq信号発生回路 | |
JP4735870B2 (ja) | 電圧制御発振器、周波数シンセサイザおよび発振周波数制御方法 | |
JP2008535428A (ja) | 同調制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20180629 Year of fee payment: 4 |