CN106954250A - 一种降低基带处理芯片功耗的装置 - Google Patents

一种降低基带处理芯片功耗的装置 Download PDF

Info

Publication number
CN106954250A
CN106954250A CN201710148450.9A CN201710148450A CN106954250A CN 106954250 A CN106954250 A CN 106954250A CN 201710148450 A CN201710148450 A CN 201710148450A CN 106954250 A CN106954250 A CN 106954250A
Authority
CN
China
Prior art keywords
module
control
clock
domain
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710148450.9A
Other languages
English (en)
Inventor
张庆业
王力男
肖娜
李恒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 54 Research Institute
Original Assignee
CETC 54 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 54 Research Institute filed Critical CETC 54 Research Institute
Priority to CN201710148450.9A priority Critical patent/CN106954250A/zh
Publication of CN106954250A publication Critical patent/CN106954250A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02—Power saving arrangements
    • H04W52/0209—Power saving arrangements in terminal devices
    • H04W52/0225—Power saving arrangements in terminal devices using monitoring of external events, e.g. the presence of a signal
    • H04W52/0235—Power saving arrangements in terminal devices using monitoring of external events, e.g. the presence of a signal where the received signal is a power saving command
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Transceivers (AREA)

Abstract

本发明公开了一种降低基带处理芯片功耗的装置，它涉及通信终端芯片设计技术。本发明针对基带处理芯片的数据处理及控制特点，通过对基带处理模块进行睡眠控制、运行时钟控制、存储器控制等方法，分模式分模块对基带芯片的电源、运行时钟、存储器使能进行控制，从而减小基带处理芯片的运行功耗。本发明具有结构简单、控制灵活等特点，有效降低通信终端基带处理芯片的功耗。

Description

一种降低基带处理芯片功耗的装置
技术领域
本发明属于通信技术领域，涉及一种卫星通信终端基带处理芯片低功耗设计的装置。特别适用于采用TDMA体制的卫星移动通信终端基带处理芯片。
背景技术
随着集成电路规模变大和工作时钟频率的提高，芯片的功耗在迅速增加，特别是对于手持终端、便携终端而言，功耗的升高意味着待机时间的缩短，此外，芯片及整机功耗的提高，引起产品可靠性问题，需要额外增加散热设计，同时在散热恶劣的环境下无法使用，增加了用户使用环境的限制。
目前对芯片的低功耗设计的途径主要有系统级、版图级、封装级、电路级、门级、寄存器传输级的低功耗设计，系统级低功耗技术主要包括动态电压管理、动态频率管理、多电压域设计等方法；版图级低功耗技术主要包括对版图的布局布线进行优化来降低功耗；封装级低功耗技术通过采用多芯片封装技术加大系统集成度，减小封装后的面积；电路级的低功耗技术包括逻辑类型的选择、同步异步电路的选择和阈值可变等技术；门级低功耗技术包括工艺映射和降低信号活动性来降低功耗；寄存器传输级低功耗设计主要包括采用流水线结构、并行结构、电路重组技术、逻辑综合和优化等技术。
因此，基带处理芯片低功耗设计方法，能够显著降低芯片的功耗，对卫星移动通信终端的设计具有重要意义。
发明内容
背景技术中提到的相关低功耗设计技术，没有考虑到通信系统中特定的发送接收流程处理，本文针对通信终端的数字基带流程处理特点以及结合芯片运行过程中耗电比较严重的时钟和存储器，同时利用对芯片的睡眠控制技术，本发明提出了一种降低基带处理芯片功耗的装置，通过对基带处理模块进行睡眠控制、运行时钟控制、存储器控制等方法，分模块分时对基带芯片的电源、运行时钟、存储器使能进行控制，从而减小基带处理芯片的运行功耗。
本发明是这样实现的，一种降低基带处理芯片功耗的装置，包括功耗状态控制模块1、数字基带处理模块2、睡眠控制模块3、时钟控制模块4和存储器控制模块5；
功耗状态控制模块1用于接收处理器的指令，并根据接收到的指令将睡眠管理指令输出至睡眠控制模块3，将时钟管理指令输出至时钟控制模块4，将存储器管理指令输出至存储器控制模块5；
睡眠控制模块3用于根据睡眠管理指令控制数字基带处理模块2进入睡眠状态或唤醒状态；时钟控制模块4用于根据时钟管理指令控制数字基带处理模块2的时钟开关；存储器控制模块5用于根据存储器管理指令控制数字基带处理模块2的存储器开关；
数字基带处理模块2用于在睡眠控制模块3的控制下进入睡眠状态或唤醒状态；还用于在时钟控制模块4的控制下打开或关闭时钟；还用于在存储器控制模块5的控制下打开或关闭存储器；还用于接收处理器的复位启动中止控制，在复位启动中止控制的作用下进行复位；并输出当前状态信息给处理器；还用于将外部接收到的采样信号进行解调译码得到译码数据并输出；还用于将输入的数据比特编码调制成形得到成形数据并输出。
其中，所述的数字基带处理模块2包括发送域、接收域、电源/时钟模块101、状态指示模块102、输入接口103、输出接口108、存储器开关113、时钟开关114和复位模块115；所述的发送域包括编码模块104、调制模块105、数字成形模块106和DUC模块107；所述的接收域包括抽取模块109、滤波/DDC模块110、解调模块111和译码模块112；
输入接口103用于接收采样信号和数据比特，将数据比特输出至编码模块104，将采样信号输出至抽取模块109；还用于接收睡眠控制模块3的睡眠管理指令、时钟控制模块4的时钟管理指令和存储器控制模块5的存储器管理指令，并将睡眠管理指令输出至电源/时钟模块101，将时钟管理指令输出至时钟开关114，将存储器管理指令输出至存储器开关113；还用于接收处理器的复位启动中止控制，将复位启动中止控制输出至复位模块115；电源/时钟模块101用于给发送域和接收域的各个模块提供电源和时钟，还用于在睡眠管理指令的控制下进入睡眠状态或唤醒状态；状态指示模块102用于指示发送域和接收域中各个模块所处的工作状态，输出各个模块的状态信息至处理器；存储器开关113用于在存储器管理指令的控制下打开或者关闭发送域和接收中各个模块的存储器使能和片选开关；时钟开关114用于在时钟管理指令的控制下打开或关闭发送域和接收域中各个模块的时钟开关；复位模块115用于在复位启动中止控制的作用下将发送域和接收域中各个模块进行复位。
编码模块104用于将输入的数据比特进行编码，将编码后的数据输出至调制模块105；调制模块105用于将编码后的数据进行调制，将调制后的数据输出至数字成形模块106；数字成形模块106用于将调制后的数据进行数字成形，将成形数据输出至DUC模块107；DUC模块107用于将成形数据进行数字上变频后输出至输出接口108；抽取模块109用于将输入的采样数据进行数据抽取操作，将抽取完成的数据输出至滤波/DDC模块110；滤波/DDC模块110用于将抽取完成的数据进行低通滤波和数字下变频处理，形成零频基带数据，将零频基带数据输出至解调模块111；解调模块111用于将零频基带数据进行解调处理，将解调后的数据输出至译码模块112；译码模块112用于将解调后的数据进行译码处理，将译码后的数据输出至输出接口108；输出接口108用于将上变频后的成形数据和译码后的数据输出。
其中，时钟开关114在时钟管理指令的控制下打开或关闭发送域和接收域中各个模块的时钟开关时，根据信号处理的流程分别进行发送域各个模块的时钟的开关控制和接收域各个模块时钟的开关控制。
其中，存储器开关113在存储器管理指令的控制下打开或者关闭发送域和接收中各个模块的存储器使能和片选开关时，根据信号处理的流程分别进行发送域各个模块的存储器的开关控制和接收域各个模块的存储器的开关控制。
本发明与背景技术相比，具有以下优点：
实现简单，控制灵活，通过分析通信系统的调制解调流程的特点，在系统级设计中结合对基带处理芯片的睡眠控制，分时、分模块对基带处理芯片的数字基带处理模块进行时钟和存储器的开关控制，在不降低芯片运行主钟频率和显著增加电路规模的基础上降低了芯片功耗。
附图说明
图1为本发明的模块框图；
图2为本发明的数字基带处理模块结构示意图；
图3为本发明的功耗控制模块的流程图；
图4为本发明睡眠控制入睡流程示意图；
图5为本发明睡眠控制唤醒流程示意图；
图6为本发明时钟控制发送域控制流程示意图；
图7为本发明时钟控制发送域控制流程示意图；
图8为本发明存储器控制发送域控制流程示意图；
图9为本发明存储器控制接收域控制流程示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用于解释本发明，并不用于限定本发明。
参照图1模块框图，本发明包括以下模块：功耗状态控制模块1、数字基带处理模块2、睡眠控制模块3、时钟控制模块4和存储器控制模块5；功耗状态控制模块1用于接收处理器的指令，并根据接收到的指令将睡眠管理指令输出至睡眠控制模块3，将时钟管理指令输出至时钟控制模块4，将存储器管理指令输出至存储器控制模块5；
睡眠控制模块3用于根据睡眠管理指令控制数字基带处理模块2进入睡眠状态或唤醒状态；时钟控制模块4用于根据时钟管理指令控制数字基带处理模块2的时钟开关；存储器控制模块5用于根据存储器管理指令控制数字基带处理模块2的存储器开关；
数字基带处理模块2用于在睡眠控制模块3的控制下进入睡眠状态或唤醒状态；还用于在时钟控制模块4的控制下打开或关闭时钟；还用于在存储器控制模块5的控制下打开或关闭存储器；还用于接收处理器的复位启动中止控制，在复位启动中止控制的作用下进行复位；并输出当前状态信息给处理器；还用于将外部接收到的采样信号进行解调译码得到译码数据并输出；还用于将输入的数据比特编码调制成形得到成形数据并输出。
如图2所示，所述的数字基带处理模块2包括发送域、接收域、电源/时钟模块101、状态指示模块102、输入接口103、输出接口108、存储器开关113、时钟开关114和复位模块115；所述的发送域包括编码模块104、调制模块105、数字成形模块106和DUC模块107；所述的接收域包括抽取模块109、滤波/DDC模块110、解调模块111和译码模块112；
输入接口103用于接收采样信号和数据比特，将数据比特输出至编码模块104，将采样信号输出至抽取模块109；还用于接收睡眠控制模块3的睡眠管理指令、时钟控制模块4的时钟管理指令和存储器控制模块5的存储器管理指令，并将睡眠管理指令输出至电源/时钟模块101，将时钟管理指令输出至时钟开关114，将存储器管理指令输出至存储器开关113；还用于接收处理器的复位启动中止控制，将复位启动中止控制输出至复位模块115；电源/时钟模块101用于给发送域和接收域的各个模块提供电源和时钟，还用于在睡眠管理指令的控制下进入睡眠状态或唤醒状态；状态指示模块102用于指示发送域和接收域中各个模块所处的工作状态，输出各个模块的状态信息至处理器；存储器开关113用于在存储器管理指令的控制下根据信号处理的流程分别进行发送域各个模块的存储器的开关控制和接收域各个模块的存储器的开关控制；时钟开关114用于在时钟管理指令的控制下根据信号处理的流程分别进行发送域各个模块的时钟的开关控制和接收域各个模块时钟的开关控制；复位模块115用于在复位启动中止控制的作用下将发送域和接收域中各个模块进行复位。
编码模块104用于将输入的数据比特进行编码，将编码后的数据输出至调制模块105；调制模块105用于将编码后的数据进行调制，将调制后的数据输出至数字成形模块106；数字成形模块106用于将调制后的数据进行数字成形，将成形数据输出至DUC模块107；DUC模块107用于将成形数据进行数字上变频后输出至输出接口108；抽取模块109用于将输入的采样数据进行数据抽取操作，将抽取完成的数据输出至滤波/DDC模块110；滤波/DDC模块110用于将抽取完成的数据进行低通滤波和数字下变频处理，形成零频基带数据，将零频基带数据输出至解调模块111；解调模块111用于将零频基带数据进行解调处理，将解调后的数据输出至译码模块112；译码模块112用于将解调后的数据进行译码处理，将译码后的数据输出至输出接口108；输出接口108用于将上变频后的成形数据和译码后的数据输出。
本发明方法实现简单，控制灵活，在不降低芯片运行主钟频率和显著增加电路规模的基础上降低了芯片功耗。
可参考图3，本发明所述功耗状态控制模块包括以下流程：
模块根据处理器给出的任务状态指示，判断是否还有基带处理任务在运行或者是任务队列中很快有基带处理任务运行；如果没有任务运行，那么判断是否满足进入睡眠的条件，入睡的条件有两个：
(1)软件启动睡眠
处理器在睡眠控制寄存器写入‘1’，那么芯片不需要判断其他状态，即刻进入睡眠，在入睡后把相应寄存器清‘0’。
(2)硬件启动睡眠
当数字基带处理模块进入休眠状态，并且允许睡眠时，硬件启动睡眠，当数字基带处理模块不允许进入休眠状态时，不能进入睡眠。
如果不满足进入睡眠的条件，那么进入空闲模式；
在功耗状态控制模块判断基带有任务运行时，需要进一步判断基带是否有发送域的任务运行，并判断处于发送域的何种子工作状态，进而进入发送控制流程，在流程中分别给出指令控制数字基带处理模块发送域的时钟和存储器；模块还需要判断是否有接收域的任务运行，并判断处于接收域的何种子工作状态，进而进入接收控制流程，在流程中分别给出指令控制数字基带处理模块接收域的时钟和存储器。
可参考图4和图5，本发明所述睡眠控制模块包括以下流程：
睡眠控制流程分为入睡流程和唤醒流程，入睡流程包括如下：
1.判断基带处理芯片是否满足入睡条件，入睡条件包括硬件启动和软件启动的入睡条件。如果满足入睡条件进入下一步；
2.存储入睡时刻的定时帧号等定时相关数据进入入睡寄存器中，以方便唤醒时加载该数据；
3.启动睡眠态慢速32K计数器，该计数器在睡眠掉电状态下能够依旧运行，用来进行计时；
4.关闭基带处理模块的运行主钟；
5.关闭基带芯片的主电源，整个基带芯片进入睡眠状态；
唤醒流程包括如下：
1.基带处理芯片检测唤醒信号，这些唤醒信号包括外部各种中断信号、GPIO的操作等信号，如果检测到唤醒信号进入下一步；
2.进入唤醒态，打开基带芯片电源，并配置相关时钟；
3.根据入睡时刻存储的定时信息，以及32K慢速计数器的计时值，进行转换后恢复定时值，按照如下公式；
假设主时钟的30.72MHz，在入睡时刻，主钟计数器的存储值为M个主钟，唤醒时刻，32K慢速计数器计时值为N个慢速钟，那么恢复为主钟的值为Ywake_cnt：
Ywake_cnt＝M+N*30720000/32000； (1)
4.定时值恢复后，基带处理芯片进入空闲态；
5.发出中断，通知处理器睡眠结束，结束唤醒流程。
可参考图6和图7，本发明所述时钟控制模块包括发射域的时钟控制流程和接收域的时钟控制流程：
数字基带处理模块发送域的时钟控制流程如下：
1.打开编码模块的时钟，关闭发送域其他模块时钟，完成编码后，关闭编码模块时钟；
2.打开调制模块的时钟，关闭发送域其他模块时钟，完成调制后，关闭调制模块时钟；
3.打开数字成形模块的时钟，关闭发送域其他模块时钟，完成数字成形后，关闭数字成形模块时钟；
4.打开数字上变频模块(DUC)的时钟，关闭发送域其他模块时钟，完成数字上变频处理后，关闭数字上变频模块时钟；
5.关闭发射域时钟，流程结束。
数字基带处理模块的接收域的时钟控制流程如下：
1.打开抽取模块的时钟，关闭接收域其他模块时钟，完成基带采样接收后，关闭基带采样接收模块时钟；
2.打开滤波/DDC模块的时钟，关闭接收域其他模块时钟，完成抽取/滤波/DDC后，关闭抽取/滤波/DDC模块时钟；
3.打开解调模块的时钟，关闭接收域其他模块时钟，完成解调后，关闭解调模块时钟；
4.打开译码模块的时钟，关闭接收域其他模块时钟，完成译码后，关闭译码模块时钟；
5.关闭接收域时钟，流程结束。
可参考图8和图9，本发明所述存储器控制模块包括发射域的存储器控制流程和接收域的存储器控制流程：
基带处理模块的发送域的存储器控制流程如下：
1.打开编码模块的存储器，关闭发送域其他模块存储器，完成编码后，关闭编码模块存储器；
2.打开调制模块的存储器，关闭发送域其他模块存储器，完成调制后，关闭调制模块存储器；
3.打开数字成形模块的存储器，关闭发送域其他模块存储器，完成数字成形后，关闭数字成形模块存储器；
4.打开数字山变频模块的存储器，关闭发送域其他模块存储器，完成数字上变频后，关闭数字上变频模块存储器；
5.关闭发射域存储器，流程结束。
基带处理模块的接收域的存储器控制流程如下：
1.打开抽取模块的存储器，关闭接收域其他模块存储器，完成基带采样接收后，关闭基带采样接收模块存储器；
2.打开滤波/DDC模块的存储器，关闭接收域其他模块存储器，完成抽取/滤波/DDC后，关闭抽取/滤波/DDC模块存储器；
3.打开解调模块的存储器，关闭接收域其他模块存储器，完成解调后，关闭解调模块存储器；
4.打开译码模块的存储器，关闭接收域其他模块存储器，完成译码后，关闭译码模块存储器；
5.关闭接收域存储器使能，流程结束。
通过以上步骤，完成了本发明所述基带处理芯片低功耗设计方法。

Claims (4)

1.一种降低基带处理芯片功耗的装置，其特征在于，包括功耗状态控制模块(1)、数字基带处理模块(2)、睡眠控制模块(3)、时钟控制模块(4)和存储器控制模块(5)；
功耗状态控制模块(1)用于接收处理器的指令，并根据接收到的指令将睡眠管理指令输出至睡眠控制模块(3)，将时钟管理指令输出至时钟控制模块(4)，将存储器管理指令输出至存储器控制模块(5)；
睡眠控制模块(3)用于根据睡眠管理指令控制数字基带处理模块(2)进入睡眠状态或唤醒状态；时钟控制模块(4)用于根据时钟管理指令控制数字基带处理模块(2)的时钟开关；存储器控制模块(5)用于根据存储器管理指令控制数字基带处理模块(2)的存储器开关；
数字基带处理模块(2)用于在睡眠控制模块(3)的控制下进入睡眠状态或唤醒状态；还用于在时钟控制模块(4)的控制下打开或关闭时钟；还用于在存储器控制模块(5)的控制下打开或关闭存储器；还用于接收处理器的复位启动中止控制，在复位启动中止控制的作用下进行复位；并输出当前状态信息给处理器；还用于将外部接收到的采样信号进行解调译码得到译码数据并输出；还用于将输入的数据比特编码调制成形得到成形数据并输出。
2.根据权利要求1所述的一种降低基带处理芯片功耗的装置，其特征在于：所述的数字基带处理模块(2)包括发送域、接收域、电源/时钟模块(101)、状态指示模块(102)、输入接口(103)、输出接口(108)、存储器开关(113)、时钟开关(114)和复位模块(115)；所述的发送域包括编码模块(104)、调制模块(105)、数字成形模块(106)和DUC模块(107)；所述的接收域包括抽取模块(109)、滤波/DDC模块(110)、解调模块(111)和译码模块(112)；
输入接口(103)用于接收采样信号和数据比特，将数据比特输出至编码模块(104)，将采样信号输出至抽取模块(109)；还用于接收睡眠控制模块(3)的睡眠管理指令、时钟控制模块(4)的时钟管理指令和存储器控制模块(5)的存储器管理指令，并将睡眠管理指令输出至电源/时钟模块(101)，将时钟管理指令输出至时钟开关(114)，将存储器管理指令输出至存储器开关(113)；还用于接收处理器的复位启动中止控制，将复位启动中止控制输出至复位模块(115)；电源/时钟模块(101)用于给发送域和接收域的各个模块提供电源和时钟，还用于在睡眠管理指令的控制下进入睡眠状态或唤醒状态；状态指示模块(102)用于指示发送域和接收域中各个模块所处的工作状态，输出各个模块的状态信息至处理器；存储器开关(113)用于在存储器管理指令的控制下打开或者关闭发送域和接收中各个模块的存储器使能和片选开关；时钟开关(114)用于在时钟管理指令的控制下打开或关闭发送域和接收域中各个模块的时钟开关；复位模块(115)用于在复位启动中止控制的作用下将发送域和接收域中各个模块进行复位。
编码模块(104)用于将输入的数据比特进行编码，将编码后的数据输出至调制模块(105)；调制模块(105)用于将编码后的数据进行调制，将调制后的数据输出至数字成形模块(106)；数字成形模块(106)用于将调制后的数据进行数字成形，将成形数据输出至DUC模块(107)；DUC模块(107)用于将成形数据进行数字上变频后输出至输出接口(108)；抽取模块(109)用于将输入的采样数据进行数据抽取操作，将抽取完成的数据输出至滤波/DDC模块(110)；滤波/DDC模块(110)用于将抽取完成的数据进行低通滤波和数字下变频处理，形成零频基带数据，将零频基带数据输出至解调模块(111)；解调模块(111)用于将零频基带数据进行解调处理，将解调后的数据输出至译码模块(112)；译码模块(112)用于将解调后的数据进行译码处理，将译码后的数据输出至输出接口(108)；输出接口(108)用于将上变频后的成形数据和译码后的数据输出。
3.根据权利要求2所述的一种降低基带处理芯片功耗的装置，其特征在于：时钟开关(114)在时钟管理指令的控制下打开或关闭发送域和接收域中各个模块的时钟开关时，根据信号处理的流程分别进行发送域各个模块的时钟的开关控制和接收域各个模块时钟的开关控制。
4.根据权利要求2所述的一种降低基带处理芯片功耗的装置，其特征在于：存储器开关(113)在存储器管理指令的控制下打开或者关闭发送域和接收域中各个模块的存储器使能和片选开关时，根据信号处理的流程分别进行发送域各个模块的存储器的开关控制和接收域各个模块的存储器的开关控制。
CN201710148450.9A 2017-03-14 2017-03-14 一种降低基带处理芯片功耗的装置 Pending CN106954250A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710148450.9A CN106954250A (zh) 2017-03-14 2017-03-14 一种降低基带处理芯片功耗的装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710148450.9A CN106954250A (zh) 2017-03-14 2017-03-14 一种降低基带处理芯片功耗的装置

Publications (1)

Publication Number Publication Date
CN106954250A true CN106954250A (zh) 2017-07-14

Family

ID=59466882

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710148450.9A Pending CN106954250A (zh) 2017-03-14 2017-03-14 一种降低基带处理芯片功耗的装置

Country Status (1)

Country Link
CN (1) CN106954250A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110262616A (zh) * 2019-05-22 2019-09-20 西安理工大学 一种超细粒度控制门级单元电源供应的方法
CN112672408A (zh) * 2020-12-30 2021-04-16 上海金卓科技有限公司 基带芯片功耗控制的方法、装置、移动终端和存储介质
CN114924634A (zh) * 2022-06-17 2022-08-19 广州万协通信息技术有限公司 一种cpu休眠唤醒系统及方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060004938A1 (en) * 2004-06-30 2006-01-05 Silicon Laboratories, Inc. Communication apparatus including dual timer units
CN1877494A (zh) * 2006-07-19 2006-12-13 北京天碁科技有限公司 片上系统芯片及其功耗控制方法
CN101009898A (zh) * 2007-01-25 2007-08-01 凤凰微电子（中国）有限公司 支持新型智能卡的手机
CN101013340A (zh) * 2007-03-02 2007-08-08 中兴通讯股份有限公司 一种降低无线网卡功耗的方法
CN101026472A (zh) * 2006-12-07 2007-08-29 中国科学院计算技术研究所 面向无线传感器网络节点应用的射频前端装置
CN101184066A (zh) * 2006-11-13 2008-05-21 浙江华立通信集团有限公司 Td-scdma及3g终端数字基带调制器
CN101677477A (zh) * 2008-09-16 2010-03-24 中兴通讯股份有限公司 一种精确控制多模单待手机待机时间低功耗的系统及方法
CN101833638A (zh) * 2010-05-13 2010-09-15 电子科技大学 无源超高频电子标签芯片数字基带处理器及其控制方法
CN103268262A (zh) * 2013-04-28 2013-08-28 北京创毅讯联科技股份有限公司 一种多基带访问单用户识别卡的方法以及一种处理器
CN104484008A (zh) * 2014-12-05 2015-04-01 大唐微电子技术有限公司 一种芯片低功耗处理方法及装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060004938A1 (en) * 2004-06-30 2006-01-05 Silicon Laboratories, Inc. Communication apparatus including dual timer units
CN1877494A (zh) * 2006-07-19 2006-12-13 北京天碁科技有限公司 片上系统芯片及其功耗控制方法
CN101184066A (zh) * 2006-11-13 2008-05-21 浙江华立通信集团有限公司 Td-scdma及3g终端数字基带调制器
CN101026472A (zh) * 2006-12-07 2007-08-29 中国科学院计算技术研究所 面向无线传感器网络节点应用的射频前端装置
CN101009898A (zh) * 2007-01-25 2007-08-01 凤凰微电子（中国）有限公司 支持新型智能卡的手机
CN101013340A (zh) * 2007-03-02 2007-08-08 中兴通讯股份有限公司 一种降低无线网卡功耗的方法
CN101677477A (zh) * 2008-09-16 2010-03-24 中兴通讯股份有限公司 一种精确控制多模单待手机待机时间低功耗的系统及方法
CN101833638A (zh) * 2010-05-13 2010-09-15 电子科技大学 无源超高频电子标签芯片数字基带处理器及其控制方法
CN103268262A (zh) * 2013-04-28 2013-08-28 北京创毅讯联科技股份有限公司 一种多基带访问单用户识别卡的方法以及一种处理器
CN104484008A (zh) * 2014-12-05 2015-04-01 大唐微电子技术有限公司 一种芯片低功耗处理方法及装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110262616A (zh) * 2019-05-22 2019-09-20 西安理工大学 一种超细粒度控制门级单元电源供应的方法
CN112672408A (zh) * 2020-12-30 2021-04-16 上海金卓科技有限公司 基带芯片功耗控制的方法、装置、移动终端和存储介质
CN112672408B (zh) * 2020-12-30 2023-08-29 上海金卓科技有限公司 基带芯片功耗控制的方法、装置、移动终端和存储介质
CN114924634A (zh) * 2022-06-17 2022-08-19 广州万协通信息技术有限公司 一种cpu休眠唤醒系统及方法
CN114924634B (zh) * 2022-06-17 2024-02-27 广州万协通信息技术有限公司 一种cpu休眠唤醒系统及方法

Similar Documents

Publication Publication Date Title
JP4741149B2 (ja) モデム及びサブスクライバインタフェースモジュール間のインタフェース
CN106954250A (zh) 一种降低基带处理芯片功耗的装置
CN103645796B (zh) 基于arm架构的高性能水文水资源遥测终端机及其功耗控制方法
CN102163180B (zh) 一种i2c总线接口电路模块及其控制方法
US6167078A (en) Conservation of power in a serial modem
CN106487372A (zh) 包括单线接口的装置和具有该装置的数据处理系统
CN206442403U (zh) 一种车辆通信实验平台
CN101686283A (zh) 降低射频sim卡在待机模式下功耗的方法
CN103679239A (zh) 一种射频读写器及射频识别系统
CN107423239B (zh) Halt模式下的低功耗单片机完整数据帧接收方法
CN109219032A (zh) 基于nfc的多参数腕式生命体征数据通信方法
CN100561498C (zh) 用于射频非接触智能卡中cpu处理接收数据的方法
CN101588581B (zh) 提高无线互联网卡中的功率效率
CN101296137A (zh) 一种实现数据终端单元可控制定时工作的方法
CN203759722U (zh) 一种射频读写器及射频识别系统
CN103679249B (zh) 一种射频芯片接口电路
KR101874544B1 (ko) 트랜지션이 최소화된 저속 데이터 전송
CN107787028A (zh) 一种控制调制解调器通信模块的方法和装置
CN103679101B (zh) 手机音频读卡装置及系统
CN104732708A (zh) 一种水电站报警系统及方法
CN103761849A (zh) 一种基于cmc芯片的低功耗无线抄表采集器
CN114338837A (zh) 一种基于zynq的hdlc通讯转换控制器
CN106020413A (zh) 一种降低终端功耗的方法及终端
CN219145405U (zh) 一种支持can通信的车载网关和车辆
CN206657348U (zh) 一种基于fpga的异步串行通信接口

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170714