KR101000555B1 - 동적 전력관리 프로세서의 소음저감장치 및 방법 - Google Patents

동적 전력관리 프로세서의 소음저감장치 및 방법 Download PDF

Info

Publication number
KR101000555B1
KR101000555B1 KR1020080056525A KR20080056525A KR101000555B1 KR 101000555 B1 KR101000555 B1 KR 101000555B1 KR 1020080056525 A KR1020080056525 A KR 1020080056525A KR 20080056525 A KR20080056525 A KR 20080056525A KR 101000555 B1 KR101000555 B1 KR 101000555B1
Authority
KR
South Korea
Prior art keywords
mode
processor
low speed
frequency
voltage
Prior art date
Application number
KR1020080056525A
Other languages
English (en)
Other versions
KR20090130756A (ko
Inventor
오장근
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020080056525A priority Critical patent/KR101000555B1/ko
Priority to US12/265,504 priority patent/US8117473B2/en
Priority to EP08170243A priority patent/EP2136284A3/en
Priority to CN2008101797966A priority patent/CN101609361B/zh
Publication of KR20090130756A publication Critical patent/KR20090130756A/ko
Application granted granted Critical
Publication of KR101000555B1 publication Critical patent/KR101000555B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

본 발명은 소음저감장치 및 방법에 관한 것으로서, 더욱 상세하게는 동적 전력관리 기술이 적용된 프로세서의 소음저감장치 및 방법에 관한 것이다. 본 발명은 프로세서(100)의 사용상태를 검출하여 동작모드를 설정하는 모드설정부(10)와, 상기 모드설정부(10)에 의한 복수 개의 동작모드에 대응하는 전압을 제공하는 전원공급부(20)를 포함하여 구성되고, 상기 복수 개의 동작모드는, 상기 프로세서(100)가 정상적으로 동작하는 일반모드와, 상기 프로세서(100)의 활동이 정지된 슬립모드, 그리고 상기 프로세서(100)가 상기 일반모드보다는 낮고, 상기 슬립모드보다는 높은 전압 및 클럭주파수로 동작하는 저주파수모드를 포함하며, 상기 모드설정부는, 상기 일반모드 및 슬립모드 간의 변환을 수행함에 있어서 중간 단계로써 상기 프로세서의 동작모드를 상기 저주파수모드로 설정한다. 이와 같은 본 발명에 의하면 C4 또는 C6 전원상태에서 전원입력단인 DC/DC 컨버터의 캐패시터 공진 현상에 의한 소음을 저감할 수 있는 장점이 있다.
프로세서, 캐패시터, 소음, 전원관리

Description

동적 전력관리 프로세서의 소음저감장치 및 방법 {Apparatus and metod for noise mitigation of dynamic power management processor}
본 발명은 소음저감장치 및 방법에 관한 것으로서, 더욱 상세하게는 동적 전력관리 기술이 적용된 프로세서의 소음저감장치 및 방법에 관한 것이다.
일반적으로 소비전력은 인가되는 전원전압의 제곱에 비례하므로 소비전력을 줄이기 위해 상기 전원전압을 강하시키는 것이 효과적인 방법이 될 수 있다. 따라서 컴퓨터 시스템에서 CPU의 전원전압을 동적으로 감소시키기 위해 동적 전압 스케일링(DVS: Dynamic Voltage Scaling) 기술이 개발되었다.
한편, 최근의 모바일 PC 환경에서, 운영체제의 전원관리는 예컨대 ACPI(Advanced Configuration and Power Interface) 전원관리 규격에 따라 수행된다.
상기 전원관리 규격에 따르면, 시스템에서 사용되는 전원의 효율적 사용을 위해 CPU의 동작모드를 C0, C1, C2, C3, C4, C5 및 C6 상태로 정의하였다. 여기서 C0 상태는 정상 상태(Normal State)이고, C2 상태는 CPU가 캐쉬의 연관성을 유지하기 위해 스누핑 동작과 같은 최소 활동을 수행하는 단계이다. C3 상태는 외부 클럭 이 CPU로 제공되지 않고, CPU 내의 캐쉬 메모리에 저장된 데이터를 유지하는 기능을 제외한 모든 활동이 정지된 상태이다. 또한, C4 및 C6 상태는 CPU로 공급되는 전압을 낮춤으로써 소비전력을 최소화한 전원상태이다.
그러나 상기한 바와 같은 종래기술에서는 다음과 같은 문제점이 있었다.
즉, C4 또는 C6 전원상태에서 타이머의 만료 등에 의해 주기적으로 C0 전원상태에 진입한 후, 다시 C4 또는 C6 전원상태에 재진입하여 전원입력단인 DC/DC 컨버터의 캐패시터 공진 현상에 의해 소음이 발생하는 문제점이 있었다.
그리고 종래기술에서는 소음 발생을 억제하기 위해 CPU 코어 전원입력단의 캐패시터를 탄탈(Tantal) 캐패시터로 교체하는 경우, 컴퓨터의 소형화가 불가능하고 제조 원가가 상승하는 문제점이 있었다.
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 C4 또는 C6 전원상태에서 전원입력단인 DC/DC 컨버터의 캐패시터 공진 현상에 의한 소음을 저감할 수 있는 동적 전력관리 프로세서의 소음저감장치 및 방법을 제공하는 것이다.
본 발명의 다른 목적은, CPU 코어 전원입력단의 캐패시터를 탄탈(Tantal) 캐패시터로 교체하는 경우에 발생하는 제조 원가의 상승 및 컴퓨터의 대형화 문제를 해결할 수 있는 동적 전력관리 프로세서의 소음저감장치 및 방법을 제공하는 것이다.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명은 프로세서의 사용상태를 검출하여 동작모드를 설정하는 모드설정부와, 상기 모드설정부에 의한 복수 개의 동작모드에 대응하는 전압을 제공하는 전원공급부를 포함하여 구성되고, 상기 복수 개의 동작모드는 상기 프로세서가 정상적으로 동작하는 일반모드와, 상기 프로세서의 활동이 정지된 슬립모드, 그리고 상기 프로세서가 상기 일반모드보다는 낮고, 상기 슬립모드보다는 높은 전압 및 클럭주파수로 동작하는 저주파수모드를 포함하며, 상기 모드설정부는 상기 일반모드 및 슬립모드 간의 변환을 수행함에 있어서 중간단계로써 상기 프로세서의 동작모드를 상기 저주파수모드로 설정하는 단계를 포함하여 상기 변환을 수행한다.
이때, 상기 저주파수모드는 상기 프로세서가 버스 신호를 가상화하여 상기 일반모드보다 낮은 클럭주파수 및 버스주파수로 동작하는 저속모드와, 상기 프로세서가 상기 저속모드보다 낮은 전압 및 클럭주파수로 동작하는 초저속모드를 포함하고, 상기 모드설정부는 상기 일반모드 및 슬립모드 간의 변환을 수행함에 있어서 중간단계로써 상기 프로세서의 동작모드를 순차적으로 상기 저속모드 및 초저속모드로 설정하는 단계를 포함하여 상기 변환을 수행할 수 있다.
그리고 상기 초저속모드는 PLL(Phase Locked Loop)로부터 클럭신호를 제공받음으로써 상기 프로세서의 동작 전압 및 클럭주파수가 상기 저속모드보다 낮게 설정되는 동작모드일 수 있다.
또한, 상기 초저속모드는 버스 신호를 가상화함으로써 상기 프로세서의 동작 전압 및 클럭주파수가 상기 저속모드보다 낮게 설정되는 동작모드일 수 있다.
이때, 상기 모드설정부는 주기적으로 발생하는 이벤트에 의해 상기 일반모드 및 슬립모드 간의 변환이 일어나는 경우, 변환의 중간 단계로써 상기 프로세서의 동작모드를 상기 저주파수모드로 설정할 수 있다.
그리고 상기 모드설정부는 상기 슬립모드에서 주기적인 이탈(Exit) 이벤트가 발생하는 경우, 상기 프로세서의 동작모드를 상기 이벤트 발생 신호에 대응하여 주기적으로 상기 슬립모드 및 저주파수모드로 변환할 수 있다.
한편, 본 발명은 (a) 프로세서의 사용상태를 검출하여 동작모드를 설정하는 단계와, (b) 상기 설정된 동작모드에 대응하는 전압 및 클럭주파수를 제공하는 단계를 포함하고, 상기 동작모드는 상기 프로세서가 정상적으로 동작하는 일반모드 와, 상기 프로세서의 활동이 정지된 슬립모드, 그리고 상기 프로세서가 상기 일반모드보다는 낮고, 상기 슬립모드보다는 높은 전압 및 클럭주파수로 동작하는 저주파수모드를 포함하며, 상기 (a) 단계는 상기 일반모드 및 슬립모드 간의 변환을 수행함에 있어서 중간 단계로써 상기 프로세서의 동작모드를 상기 저주파수모드로 설정하는 단계를 포함하여 상기 변환이 수행될 수 있다.
이때, 상기 저주파수모드는 상기 프로세서가 버스 신호를 가상화하여 상기 일반모드보다 낮은 클럭주파수 및 버스주파수로 동작하는 저속모드와, 상기 프로세서가 상기 저속모드보다 낮은 전압 및 클럭주파수로 동작하는 초저속모드를 포함하고, 상기 (a) 단계는 상기 일반모드 및 슬립모드 간의 변환을 수행함에 있어서 중간단계로써 상기 프로세서의 동작모드를 순차적으로 상기 저속모드 및 초저속모드로 설정하는 단계를 포함하여 상기 변환이 수행될 수 있다.
그리고 상기 초저속모드는 PLL(Phase Locked Loop)로부터 클럭신호를 제공받음으로써 상기 프로세서의 동작 전압 및 클럭주파수가 상기 저속모드보다 낮게 설정되는 동작모드일 수 있다.
또한, 상기 초저속모드는 버스 신호를 가상화함으로써 상기 프로세서의 동작 전압 및 클럭주파수가 상기 저속모드보다 낮게 설정되는 동작모드일 수 있다.
이때, 상기 (a) 단계는 주기적으로 발생하는 이벤트에 의해 상기 일반모드 및 슬립모드 간의 변환이 일어나는 경우, 변환의 중간 단계로써 상기 프로세서의 동작모드를 상기 저주파수모드로 설정하도록 수행될 수 있다.
그리고 상기 (a) 단계는 상기 슬립모드에서 주기적인 이탈(Exit) 이벤트가 발생하는 경우, 상기 프로세서의 동작모드가 상기 이벤트 발생 신호에 대응하여 주기적으로 상기 슬립모드 및 저주파수모드 간에 변환하도록 수행될 수 있다.
이상에서 상세히 설명한 바와 같이 본 발명에 의한 동적 전력관리 프로세서의 소음저감장치 및 방법에 의하면 다음과 같은 효과를 기대할 수 있다.
즉, C4 또는 C6 전원상태에서 전원입력단인 DC/DC 컨버터의 캐패시터 공진 현상에 의한 소음을 저감할 수 있는 장점이 있다.
그리고 본 발명에 의하면, CPU 코어 전원입력단의 캐패시터를 탄탈(Tantal) 캐패시터로 교체하는 경우에 발생하는 제조 원가의 상승 및 컴퓨터의 대형화 문제를 해결할 수 있는 장점이 있다.
이하에서는 상기한 바와 같은 본 발명에 의한 소음저감장치의 바람직한 실시예를 첨부한 도면을 참고하여 상세하게 설명한다.
도 1은 본 발명의 구체적인 실시예를 구성하는 소음저감장치를 나타내는 블럭도이다.
도 1에 도시된 바와 같이, 본 발명의 구체적인 실시예에 의한 소음저감장치는 프로세서(100)를 포함하여 구성된다.
상기 프로세서(100)는 후술할 전원공급부(20)로부터 전원을 공급받으며, 후술할 클럭발생부(30)로부터 클럭(CLK) 신호를 제공받는다. 상기 프로세서(100)는 노스브릿지(미도시)를 통해 그래픽컨트롤러(미도시), 주메모리(미도시), 사우스브 릿지(미도시)와 통신한다.
한편, 상기 사우스브릿지(미도시)는 주변장치(미도시), 저장장치(미도시), 오디오장치(미도시), 비디오장치(미도시) 등을 상기 노스브릿지(미도시)에 결합한다.
그리고 상기 프로세서(100)는 후술할 클럭발생부(30)로부터 하나 이상의 클럭 신호를 수신한다. 이때, 상기 클럭 신호는 주파수를 변조시키는 PLL(Phase Locked Loop)을 통해 제공된다.
한편, 본 발명의 구체적인 실시예에 의한 소음저감장치는 모드설정부(10)를 포함하여 구성된다. 도 1에는 상기 모드설정부(10)가 상기 프로세서(100)에 포함되어 구성되는 것으로 도시하였으나, 이는 반드시 이에 한정하는 것이 아니다. 즉, 상기 모드설정부(10)는 상기 프로세서(100)와 별개의 구성요소로 구비될 수도 있다.
상기 모드설정부(10)는 상기 프로세서(100)의 사용상태를 검출하여 상기 프로세서(100)의 동작모드를 설정한다.
이때, 상기 동작모드는 상기 프로세서(100)가 정상적으로 동작하는 일반모드와, 상기 프로세서(100)의 활동이 정지된 슬립모드, 그리고 상기 프로세서(100)가 상기 일반모드보다는 낮고, 상기 슬립모드보다는 높은 전압 및 클럭주파수로 동작하는 저주파수모드를 포함한다.
예컨대, 상기 프로세서(100)의 동작모드는 ACPI(Advanced Configuration and Power Interface) 규약에 따른 C0 내지 C6, C7 전원상태를 포함할 수 있다.
예컨대 상기 프로세서(100)의 사용량이 50% 이상인 경우에는 일반모드로 동작을 하고, 상기 프로세서(100)의 사용량이 50% 미만으로 되는 경우 저주파수모드에 진입한다. 그리고 상기 저주파수모드에서 상기 프로세서(100)의 사용량이 더 적어지는 경우, 상기 프로세서(100)의 동작모드는 슬립모드에 진입한다.
한편, 상기 슬립모드 상태에서 상기 프로세서(100)의 사용량이 많아지는 경우에는 상기 저주파수모드에 진입하고, 상기 저주파수모드에서 상기 프로세서(100)의 사용량이 더욱 많아지는 경우 상기 일반모드에 진입한다.
상기 일반모드는 상기 프로세서(100)의 코어가 정상적으로 동작하는 상태인 C0 전원상태(Normal State)일 수 있다. 이때, 상기 일반모드는 상기 프로세서(100)가 동작하는 클럭주파수에 따라 구분되는 HFM(High Frequency Mode) 및 LFM(Low Frequency Mode)을 포함할 수 있다. 상기 HFM 및 LFM은 상기 프로세서(100)의 사용량에 따라 사용량이 많은 경우에는 HFM, 사용량이 적은 경우에는 LFM으로 적용된다.
여기서 상기 LFM은 VID 신호 및 PLL을 제어하여 상기 프로세서(100)의 클럭주파수 및 동작전압을 낮추어 동작하게 하는 전원상태이다. 예컨대 상기 LFM의 저주파수모드에서는 1.6GHz의 클럭주파수로 동작할 수 있다.
그리고 상기 슬립모드는 상기 프로세서(100)의 코어가 L1 캐쉬의 콘텐츠를 L2 캐쉬에 플러쉬(flush)하고, 코어의 상태가 저장되며, PLL이 OFF되고 전압이 캐쉬의 데이터 내용을 유지할 수 있는 한계 레벨까지 내려가는 C4 전원상태(Deeper Sleep State) 또는 C5 전원상태(Enhanced Deeper Sleep) 상태에서 코어의 상태를 보관 유지했던 레벨의 코어전압보다 더 낮은 레벨로 코어전압을 낮춘 C6 전원상태(Deep Power Down State) 또는 추후 적용될 C7 전원상태일 수 있다.
또한, 상기 저주파수모드는 상기 프로세서(100)가 동작하는 클럭주파수에 따라 저속모드 및 초저속모드로 구분된다. 이때, 상기 저속모드는 상기 프로세서(100)가 버스 신호를 가상화하여 상기 일반모드보다 낮은 클럭주파수 및 버스주파수로 동작하는 상태이다. 그리고 상기 초저속모드는 상기 프로세서(100)가 상기 저속모드보다 낮은 전압 및 클럭주파수로 동작하는 상태이다.
여기서 상기 저속모드는 동적 FSB 스위칭(Dynamic Front Side Bus Frequency Switching) 기술을 이용하여 상기 프로세서(100)의 클럭주파수와 FSB의 클럭주파수를 동시에 유동적으로 낮추어 동작하게 하는 전원상태이다. 즉, 상기 저속모드는 외부의 버스 시그널(BCLK)은 변화시키지 않는 대신, 상기 프로세서(100) 내부적으로 버스 시그널의 레퍼런스 주파수를 외부의 버스 시그널에 대해 50%까지 낮추어 버스 시그널을 가상화하는 방식으로 상기 프로세서(100)의 클럭주파수와 FSB의 클럭주파수를 동시에 낮추어 동작하는 Super LFM에 해당한다. 예컨대 상기 Super LFM의 저주파수모드에서는 0.8GHz의 클럭주파수로 동작할 수 있다.
그리고 상기 초저속모드는 VID 신호 및 PLL을 제어하거나, 또는 버스 시그널을 가상화하거나, 또는 VID 신호 및 PLL의 제어와 버스 시그널의 가상화를 이용하여 상기 프로세서(100)의 클럭주파수를 낮추고 동작전압을 낮추어 동작하게 하는 전원상태이다. 상기 초저속모드는 상기 Super LFM 보다 더 낮은 전압 및 클럭주파수로 동작하는 Ultra LFM에 해당한다. 상기 Ultra LFM의 초저속모드에서 상기 프로 세서의 전원상태를 C0_Lo로 정의하기로 한다.
상기 복수 개의 동작모드를 표로 나타내면 아래 표1과 같다.
State Clock VID Control PLL Control
HFM C0 2.2GHz Yes Yes
LFM C0 1.6GHz Yes Yes
Super LFM C0 0.8GHz No No
Ultra LFM C0_Lo 0.2GHz↓ Yes Yes
또한, 상기 모드설정부(10)는 상기 일반모드 및 슬립모드 간의 변환을 수행함에 있어서, 중간 단계로써 상기 프로세서(100)의 동작모드를 상기 저주파수모드로 설정한다.
즉, 상기 모드설정부(10)는 상기 프로세서(100)의 사용상태를 검출하여 상기 프로세서(100)의 동작모드를 상기 일반모드로부터 상기 슬립모드로 변환하고자 하는 경우, 상기 일반모드로부터 상기 저주파수모드로 동작모드를 변환한 후 상기 슬립모드로 변환한다.
이는 상기 프로세서(100)의 동작모드 변환에 따른 전압 변화의 크기가 큰 경우, 전원입력단의 캐패시터에서 소음이 발생하므로 이를 방지하기 위해 상기 프로세서(100)의 동작모드를 단계적으로 변환함으로써 전압 변화의 폭을 줄이기 위함이다.
마찬가지로, 상기 모드설정부(10)는 상기 프로세서(100)의 사용상태를 검출하여 상기 프로세서(100)의 동작모드를 상기 슬립모드로부터 상기 일반모드로 변환하고자 하는 경우, 상기 슬립모드로부터 상기 저주파수모드로 동작모드를 변환한 후 상기 일반모드로 변환한다.
여기서, 상기 저주파수모드는 상기 일반모드보다는 낮고, 상기 슬립모드보다는 높은 전압 및 클럭주파수로 동작하는 상태이므로 동작모드 변환에 따른 전압 변화의 크기를 줄임으로써 소음의 발생을 방지할 수 있는 것이다.
한편, 본 발명의 구체적인 실시예에 의한 소음저감장치는 전원공급부(20)를 포함하여 구성된다.
상기 전원공급부(20)는 상기 모드설정부(10)에 의한 복수 개의 동작모드에 대응하는 전압을 제공한다. 상기 전원공급부(20)는 상기 프로세서(100)의 VID 신호에 따라 코어전압의 레벨을 달리하여 각 동작모드에 대응하는 레벨의 전압을 공급한다.
한편, 본 발명의 구체적인 실시예에 의한 소음저감장치는 클럭발생부(30)를 포함하여 구성된다.
상기 클럭발생부(30)는 클럭신호를 발생시키고, 상기 프로세서(100)는 외부의 Reference Clock을 받아 내부 PLL을 통하여 동작주파수를 변경한다.
이하에서는 본 발명의 각 실시예에 따른 소음저감장치에 대하여 구체적으로 살펴본다.
먼저, 본 발명의 제 1 실시예에 의한 소음저감장치에 대하여 구체적으로 살펴본다.
본 발명의 제 1 실시예에 의한 소음저감장치를 구성하는 모드설정부(10)는 상기 일반모드 및 슬립모드 간의 변환을 수행함에 있어서, 중간 단계로써 상기 프로세서(100)의 동작모드를 상기 저주파수모드로 설정하는 단계를 포함하여 상기 변환을 수행한다.
여기서 상기 저주파수모드는 상술한 바와 같이 저속모드 및 초저속모드를 포함한다.
도 2는 본 발명의 제 1 실시예에 의한 소음저감장치에 따른 프로세서의 동작모드 변환을 나타내는 블럭도이다.
도 2를 참고하면, 상기 모드설정부(10)는 C0 전원상태에서 P_LVL4 또는 P_LVL5/P_LVL6 또는 MWAIT(C4/C6)의 신호를 수신하는 경우, C0 전원상태로부터 C0_Lo 전원상태를 거쳐 C4 또는 C6,7 전원상태로 상기 프로세서(100)의 동작모드를 변환한다.
또한, 상기 모드설정부(10)는 C4 또는 C6,7 전원상태에서 Core State break에 의해 C0 전원상태로 변환하는 경우, C4 또는 C6,7 전원상태로부터 C0_Lo 전원상태를 거쳐 C0 전원상태로 상기 프로세서(100)의 동작모드를 변환한다.
즉, 상기 모드설정부(10)는 상기 프로세서(100)의 사용상태를 검출하여 상기 일반모드로부터 상기 슬립모드로 동작모드를 변환하는 경우, 상기 일반모드로부터 상기 Super LFM 또는 Ultra LFM의 저주파수모드를 거쳐 상기 슬립모드로 변환한다.
또한, 상기 슬립모드로부터 상기 일반모드로 변환하는 경우에도 마찬가지로 상기 슬립모드로부터 Super LFM 또는 Ultra LFM의 저주파수모드를 거쳐 상기 일반모드로 변환한다.
도 3은 본 발명의 제 1 실시예에 의한 소음저감장치에 따른 프로세서의 동작모드 변환시 시간과 전압의 관계를 나타내는 그래프이다.
도 3을 참고하면, C4 또는 C6,7 전원상태로부터 C0_Lo 전원상태를 거쳐 C0 전원상태로 상기 프로세서(100)의 동작모드가 변환되고, 마찬가지로 C0 전원상태로부터 C0_Lo 전원상태를 거쳐 C4 또는 C6,7 전원상태로 동작모드가 변환된다.
여기서, 상기 C0_Lo 전원상태는 C0 전원상태보다는 낮은 동작전압과 C4 또는 C6,7 전원상태보다는 높은 동작전압에서 동작하므로 동작모드 변환에 따른 전압 변화의 크기를 줄임으로써 소음의 발생을 방지할 수 있는 것이다.
한편, 상기 모드설정부(10)는 주기적으로 발생하는 이벤트 신호에 따라 상기 일반모드 및 슬립모드 간의 변환이 일어나는 경우에만, 상기 프로세서(100)의 동작모드 변환 중간 단계로써 상기 저주파수모드로 설정하도록 할 수 있다.
즉, 상기 모드설정부(10)는 상기 프로세서(100)의 동작모드가 상기 일반모드 및 슬립모드 간에 변환하는 모든 경우에 상기 저주파수모드를 적용할 수 있고, 또한, 상기 일반모드 및 슬립모드 간의 변환이 주기적으로 발생하는 이벤트 신호에 의해 수행되는 경우에만 제한적으로 상기 프로세서(100)의 동작모드를 상기 저주파수모드를 거쳐 변환하도록 설정할 수도 있다.
다음으로, 본 발명의 제 2 실시예에 의한 소음저감장치에 대하여 구체적으로 살펴본다.
본 발명의 제 2 실시예에 의한 소음저감장치를 구성하는 모드설정부(10)는 상기 프로세서(100)의 동작모드를 저속모드 및 초저속모드로 설정하는 중간 단계를 포함하여 순차적으로 상기 일반모드 및 슬립모드 간의 변환을 수행한다.
이때, 상기 저속모드는 상기 프로세서(100)가 버스 신호를 가상화하여 상기 일반모드보다 낮은 클럭주파수 및 버스주파수로 동작하도록 하는 저주파수모드이다.
또한, 상기 초저속모드는 상기 프로세서(100)가 상기 저속모드보다 낮은 전압 및 클럭주파수로 동작하도록 하는 저주파수모드이다.
상기 초저속모드는 PLL로부터 클럭신호를 제공받음으로써 상기 프로세서(100)의 동작 전압 및 클럭주파수가 상기 저속모드보다 낮게 설정되거나 또는 버스 신호를 가상화함으로써 상기 프로세서의 동작 전압 및 클럭주파수가 상기 저속모드보다 낮게 설정되는 동작모드이다.
즉, 상기 초저속모드는 PLL에 의해 출력 클럭주파수를 감소시키도록 시그널링되어 상기 프로세서(100)의 클럭주파수를 낮추고, 이에 따라 상기 프로세서(100)가 낮은 전압에서 동작하도록 하는 제 1 방식에 의할 수 있다.
또한, 상기 초저속모드는 동적 FSB 스위칭(Dynamic Front Side Bus Frequency Switching) 기술을 이용하여 상기 프로세서(100)의 클럭주파수와 FSB의 클럭주파수를 동시에 유동적으로 낮추어 동작하게 하는 제 2 방식에 의할 수도 있다. 즉, 상기 초저속모드는 외부의 버스 시그널(BCLK)은 변화시키지 않는 대신, 상기 프로세서(100) 내부적으로 버스 시그널의 레퍼런스 주파수를 외부의 버스 시그널에 대해 낮추어 버스 시그널을 가상화하는 방식으로 상기 프로세서(100)의 클럭주파수와 FSB의 클럭주파수를 동시에 낮추어 동작하는 것이다.
그리고 상기 초저속모드는 상술한 제 1 방식과 제 2 방식을 모두 적용함으로써 상기 저속모드보다 낮은 전압 및 클럭주파수로 동작하도록 하는 방식에 의할 수도 있다.
예컨대 상기 저속모드 및 초저속모드는 각각 Super LFM과 Ultra LFM의 저주파모드일 수 있다. 상기 Ultra LFM의 초저속모드에서 상기 프로세서의 전원상태는 상기 C0_Lo에 해당한다.
도 4는 본 발명의 제 2 실시예에 의한 소음저감장치에 따른 프로세서의 동작모드 변환을 나타내는 블럭도이다.
도 4를 참고하면, 상기 모드설정부(10)는 C0 전원상태에서 P_LVL4 또는 P_LVL5/P_LVL6 또는 MWAIT(C4/C6)의 신호를 수신하는 경우, C0 전원상태로부터 Super LFM으로 먼저 변환하고, 이어서 C0_Lo 전원상태를 거쳐 C4 또는 C6,7 전원상태로 상기 프로세서(100)의 동작모드를 변환한다.
또한, 상기 모드설정부(10)는 C4 또는 C6,7 전원상태에서 Core State break에 의해 C4 또는 C6,7 전원상태로부터 C0_Lo 전원상태로 먼저 변환하고, 이어서 Super LFM을 거쳐 C0 전원상태로 상기 프로세서(100)의 동작모드를 변환한다.
즉, 상기 모드설정부(10)는 상기 프로세서(100)의 사용상태를 검출하여 상기 일반모드로부터 상기 슬립모드로 동작모드를 변환하는 경우, 상기 일반모드로부터 상기 저속모드로 먼저 변환하고, 이어서 상기 초저속모드를 거쳐 상기 슬립모드로 변환한다.
또한, 상기 슬립모드로부터 상기 일반모드로 변환하는 경우에도 마찬가지로 상기 슬립모드로부터 상기 초저속모드로 먼저 변환하고, 이어서 상기 저속모드를 거쳐 상기 일반모드로 변환한다.
도 5는 본 발명의 제 2 실시예에 의한 소음저감장치에 따른 프로세서의 동작모드 변환시 시간과 전압의 관계를 나타내는 그래프이다.
도 5를 참고하면, C4 또는 C6,7 전원상태로부터 C0_Lo 및 Super LFM을 거쳐 C0 전원상태로 상기 프로세서(100)의 동작모드가 변환되고, 마찬가지로 C0 전원상태로부터 Super LFM 및 C0_Lo를 거쳐 C4 또는 C6,7 전원상태로 동작모드가 변환된다.
여기서, 상기 Super LFM은 C0 전원상태보다는 낮은 동작전압과 C0_Lo 전원상태보다는 높은 동작전압에서 동작하고, 상기 C0_Lo 전원상태는 Super LFM보다는 낮은 동작전압과 C4 또는 C6,7 전원상태보다는 높은 동작전압에서 동작하므로 동작모드 변환에 따른 전압 변화의 크기를 줄임으로써 소음의 발생을 방지할 수 있는 것이다.
한편, 상기 모드설정부(10)는 주기적으로 발생하는 이벤트 신호에 따라 상기 일반모드 및 슬립모드 간의 변환이 일어나는 경우에만, 상기 프로세서(100)의 동작모드 변환 중간 단계로써 상기 저주파수모드로 설정하도록 할 수 있음은 상술한 바와 같다.
즉, 상기 모드설정부(10)는 상기 프로세서(100)의 동작모드가 상기 일반모드 및 슬립모드 간에 변환하는 모든 경우에 상기 저속모드 및 초저속모드의 저주파수모드를 적용할 수 있고, 또한, 상기 일반모드 및 슬립모드 간의 변환이 주기적으로 발생하는 이벤트 신호에 의해 수행되는 경우에만 제한적으로 상기 프로세서(100)의 동작모드를 상기 저속모드 및 초저속모드의 저주파수모드를 거쳐 변환하도록 설정할 수도 있다.
다음으로, 본 발명의 제 3 실시예에 의한 소음저감장치에 대하여 구체적으로 살펴본다.
본 발명의 제 3 실시예에 의한 소음저감장치를 구성하는 모드설정부(10)는 슬립모드에서 주기적인 이탈(Exit) 이벤트가 발생하는 경우, 상기 프로세서(100)의 동작모드를 상기 이벤트 발생 신호에 대응하여 주기적으로 상기 슬립모드 및 저주파수모드로 변환한다.
여기서 상기 저주파수모드는 상술한 바와 같이 Super LFM, Ultra LFM을 포함한다. 그리고 상기 주기적인 이탈(Exit) 이벤트는 예컨대 타이머의 만료에 의해 발생할 수 있다.
도 6은 본 발명의 제 3 실시예에 의한 소음저감장치에 따른 프로세서의 동작모드 변환을 나타내는 블럭도이다.
도 6을 참고하면, 상기 모드설정부(10)는 C0 전원상태에서 P_LVL4 또는 P_LVL5/P_LVL6 또는 MWAIT(C4/C6)의 신호를 수신하는 경우, C0 전원상태로부터 C4 또는 C6,7 전원상태로 변환한다. 그리고 상기 C4 또는 C6,7 전원상태에서 주기적인 이탈(Exit) 이벤트가 발생하면 상기 이벤트 발생 신호에 대응하여 전압 및 클럭주파수가 C0_Lo 전원상태와 C4 또는 C6,7 전원상태로 주기적으로 변환한다.
한편, C0_Lo 전원상태와 C4 또는 C6,7 전원상태의 주기적인 변환 중 CPU의 사용량이 일정값 이상이 되면 다시 C0 전원상태로 복귀한다.
도 7은 본 발명의 제 3 실시예에 의한 소음저감장치에 따른 프로세서의 동작모드 변환시 시간과 전압의 관계를 나타내는 그래프이다.
도 7을 참고하면, C4 또는 C6,7 전원상태에서 주기적인 이탈(Exit) 이벤트가 발생하면 상기 이벤트 발생 신호에 대응하여 상기 프로세서(100)의 동작모드가 C4 또는 C6,7 전원상태로부터 C0_Lo 전원상태로 주기적으로 변환한다.
여기서, 상기 C0_Lo 전원상태는 C0 전원상태보다는 낮은 동작전압과 C4 또는 C6,7 전원상태보다는 높은 동작전압에서 동작하므로 주기적인 이벤트 발생에 의한 동작모드 변환에 따른 전압 변화의 크기를 줄임으로써 소음의 발생을 방지할 수 있는 것이다.
이하에서는 상기한 바와 같은 본 발명에 의한 소음저감방법의 바람직한 실시예를 첨부한 도면을 참고하여 상세하게 설명한다.
도 8은 본 발명의 제 1 실시예에 의한 소음저감방법을 상세히 도시한 흐름도이다.
도 8에 도시된 바와 같이, 본 발명의 제 1 실시예에 의한 소음저감방법은 프로세서의 동작모드가 C4 또는 C6 상태인지 여부를 판단하는 단계로부터 시작된다(S100).
이때, 상기 프로세서의 동작모드가 C4 또는 C6 상태인 경우에는 제 110 단계를 수행하고, 반면에 상기 프로세서의 동작모드가 C4 또는 C6 상태가 아닌 경우에는 제 100 단계를 수행한다.
여기서 상기 C4 또는 C6 상태는 상기 프로세서의 활동이 정지된 슬립모드를 의미한다.
다음으로, 제 100 단계에서 판단한 결과, 상기 프로세서의 동작모드가 C4 또는 C6 상태인 경우, C4 또는 C6 동작모드에 따른 전압 및 클럭주파수로 상기 프로세서가 동작한다(S110).
이어서, 상기 프로세서의 동작모드를 C0에 진입하는 신호가 발생하였는지 여부를 판단한다(S120).
이때, 상기 프로세서의 동작모드를 C0에 진입하는 신호가 발생한 경우에는 제 130 단계를 수행하고, 반면에 상기 프로세서의 동작모드가 C0에 진입하는 신호가 발생하지 않은 경우에는 제 120 단계를 수행한다.
여기서 상기 C0 상태는 상기 프로세서가 정상적으로 동작하는 일반모드를 의미한다.
다음으로, 제 120 단계에서 판단한 결과, 상기 프로세서의 동작모드를 C0에 진입하는 신호가 발생한 경우, 상기 프로세서의 동작모드를 C0_Lo에 진입시킨다(S130).
이때, 상기 C0_Lo 전원상태는 저주파수모드 중의 하나이다. 상기 저주파수모드는 상기 프로세서가 상기 일반모드보다는 낮고, 상기 슬립모드보다는 높은 전압 및 클럭주파수로 동작하도록 하는 전원상태를 나타낸다.
여기서 상기 저주파수모드는 상술한 바와 같이 Super LFM, Ultra LFM을 포함한다. 또한, 상기 Ultra LFM은 C0_Lo 전원상태와 동일한 상태를 의미한다. 즉, 상기 프로세서의 동작모드를 C0_Lo에 진입시키는 대신에 Super LFM의 저주파수모드로 설정할 수 있다.
이어서, 상기 프로세서의 동작모드를 C0에 진입시킨다(S140).
여기서, 상기 저주파수모드는 상기 일반모드보다는 낮고, 상기 슬립모드보다는 높은 전압 및 클럭주파수로 동작하는 상태이므로 동작모드 변환에 따른 전압 변화의 크기를 줄일 수 있다.
즉, 상기 C0_Lo 전원상태는 C0 전원상태보다는 낮은 동작전압과 C4 또는 C6 전원상태보다는 높은 동작전압에서 동작하므로 동작모드 변환에 따른 전압 변화의 크기를 줄임으로써 소음의 발생을 방지할 수 있는 것이다.
한편, 본 발명의 제 1 실시예에 의한 소음저감방법은 상기 프로세서의 동작모드가 상기 일반모드 및 슬립모드 간에 변환하는 모든 경우에 상기 저주파수모드를 적용할 수 있고, 또한, 상기 일반모드 및 슬립모드 간의 변환이 주기적으로 발생하는 이벤트 신호에 의해 수행되는 경우에만 제한적으로 상기 프로세서의 동작모드를 상기 저주파수모드를 거쳐 변환하도록 설정할 수도 있다.
또한, 도 8에는 프로세서의 동작모드가 C4 또는 C6인 경우, 상기 프로세서의 동작모드를 C0_Lo를 거쳐 C0에 진입시키는 과정만이 도시되어 있으나, C0 전원상태로부터 C4 또는 C6 전원상태에 진입하는 경우에도 상기 프로세서의 동작모드를 C0_Lo 전원상태로 설정하는 단계를 거침으로써 동작모드 변환에 따른 전압 변화의 크기를 줄임으로써 소음의 발생을 방지할 수 있다.
다만, C0 전원상태에서 C0_Lo 전원상태를 거쳐 C4 또는 C6 전원상태에 진입하는 과정은 도 8을 통해 살펴본 프로세서의 동작모드 변환과 유사하므로 상세한 설명은 생략하기로 한다.
도 9는 본 발명의 제 2 실시예에 의한 소음저감방법을 상세히 도시한 흐름도이다.
도 9에 도시된 바와 같이, 본 발명의 제 2 실시예에 의한 소음저감방법은 프로세서의 동작모드가 C0 상태인지 여부를 판단하는 단계로부터 시작된다(S200).
이때, 상기 프로세서의 동작모드가 C0 상태인 경우에는 제 210 단계를 수행하고, 반면에 상기 프로세서의 동작모드가 C0 상태가 아닌 경우에는 제 200 단계를 수행한다.
다음으로, 제 200 단계에서 판단한 결과, 상기 프로세서의 동작모드가 C0 상태인 경우, C0 동작모드에 따른 전압 및 클럭주파수로 상기 프로세서가 동작한다(S210).
이어서, 상기 프로세서의 동작모드를 C4 또는 C6에 진입하는 신호가 발생하였는지 여부를 판단한다(S220).
이때, 상기 프로세서의 동작모드를 C0에 진입하는 신호가 발생한 경우에는 제 230 단계를 수행하고, 반면에 상기 프로세서의 동작모드가 C0에 진입하는 신호가 발생하지 않은 경우에는 제 220 단계를 수행한다.
다음으로, 제 230 단계에서 판단한 결과 상기 프로세서의 동작모드를 C4 또는 C6에 진입하는 신호가 발생한 경우, 상기 프로세서의 동작모드를 Super LFM에 진입시킨다(S230).
즉, C0 전원상태에서 P_LVL4 또는 P_LVL5/P_LVL6 또는 MWAIT(C4/C6)의 신호를 수신하는 경우, 상기 프로세서의 동작모드를 Super LFM에 진입시키는 것이다.
여기서 상기 Super LFM 동작모드는 저주파수모드 중 저속모드이다.
상기 저주파수모드는 상기 프로세서가 버스 신호를 가상화하여 상기 일반모드보다 낮은 클럭주파수 및 버스주파수로 동작하는 저속모드 및 상기 프로세서가 상기 저속모드보다 낮은 전압 및 클럭주파수로 동작하는 초저속모드를 포함한다.
이때, 상기 저속모드는 상기 프로세서가 버스 신호를 가상화하여 상기 일반모드보다 낮은 클럭주파수 및 버스주파수로 동작하도록 하는 저주파수모드이고, 상기 초저속모드는 상기 프로세서가 상기 저속모드보다 낮은 전압 및 클럭주파수로 동작하도록 하는 저주파수모드이다.
이어서, 상기 프로세서의 동작모드를 C0_Lo에 진입시킨다(S240).
여기서, 상기 C0_Lo 동작모드는 저주파수모드 중 초저속모드이다.
상기 초저속모드는 PLL로부터 클럭신호를 제공받음으로써 상기 프로세서의 동작 전압 및 클럭주파수가 상기 저속모드보다 낮게 설정되거나 또는 버스 신호를 가상화함으로써 상기 프로세서의 동작 전압 및 클럭주파수가 상기 저속모드보다 낮게 설정되는 상태이다.
즉, 상기 초저속모드는 PLL에 의해 출력 클럭주파수를 감소시키도록 시그널링되어 상기 프로세서의 클럭주파수를 낮추고, 이에 따라 상기 프로세서가 낮은 전압에서 동작하도록 하는 제 1 방식에 의할 수 있다.
또한, 상기 초저속모드는 동적 FSB 스위칭(Dynamic Front Side Bus Frequency Switching) 기술을 이용하여 상기 프로세서의 클럭주파수와 FSB의 클럭주파수를 동시에 유동적으로 낮추어 동작하게 하는 제 2 방식에 의할 수도 있다. 즉, 상기 초저속모드는 외부의 버스 시그널(BCLK)은 변화시키지 않는 대신, 상기 프로세서 내부적으로 버스 시그널의 레퍼런스 주파수를 외부의 버스 시그널에 대해 낮추어 버스 시그널을 가상화하는 방식으로 상기 프로세서의 클럭주파수와 FSB의 클럭주파수를 동시에 낮추어 동작하는 것이다.
그리고 상기 초저속모드는 상술한 제 1 방식과 제 2 방식을 모두 적용함으로써 상기 저속모드보다 낮은 전압 및 클럭주파수로 동작하도록 하는 방식에 의할 수도 있다.
다음으로, 상기 프로세서의 동작모드를 C4 또는 C6에 진입시킨다(S250).
여기서, 상기 Super LFM은 C0 전원상태보다는 낮은 동작전압과 C0_Lo 전원상태보다는 높은 동작전압에서 동작하고, 상기 C0_Lo 전원상태는 Super LFM보다는 낮은 동작전압과 C4 또는 C6,7 전원상태보다는 높은 동작전압에서 동작하므로 상기 프로세서의 동작모드 변환에 따른 전압 변화의 크기를 줄임으로써 소음의 발생을 방지할 수 있는 것이다.
한편, 본 발명의 제 2 실시예에 의한 소음저감방법은 주기적으로 발생하는 이벤트 신호에 따라 상기 일반모드 및 슬립모드 간의 변환이 일어나는 경우에만, 상기 프로세서의 동작모드 변환 중간 단계로써 상기 저속모드 및 초저속모드로 설정하도록 할 수 있음은 상술한 바와 같다.
한편, 도 9에는 프로세서의 동작모드가 C0인 경우, 상기 프로세서의 동작모드를 Super LFM 및 C0_Lo를 거쳐 C4 또는 C6에 진입시키는 과정만이 도시되어 있으나, C4 또는 C6 전원상태로부터 C0 전원상태에 진입하는 경우에도 상기 프로세서의 동작모드를 C0_Lo 및 Super LFM 전원상태로 설정하는 단계를 거침으로써 동작모드 변환에 따른 전압 변화의 크기를 줄여 소음의 발생을 방지할 수 있다.
다만, C4 또는 C6 전원상태에서 C0_Lo 및 Super LFM 전원상태를 거쳐 C0 전원상태에 진입하는 과정은 도 9를 통해 살펴본 프로세서의 동작모드 변환과 유사하므로 상세한 설명은 생략하기로 한다.
도 10은 본 발명의 제 3 실시예에 의한 소음저감방법을 상세히 도시한 흐름도이다.
도 10에 도시된 바와 같이, 본 발명의 제 3 실시예에 의한 소음저감방법은 프로세서의 동작모드가 C4 또는 C6 상태인지 여부를 판단하는 단계로부터 시작된다(S300).
이때, 상기 프로세서의 동작모드가 C4 또는 C6 상태인 경우에는 제 310 단계를 수행한다. 반면에 상기 프로세서의 동작모드가 C4 또는 C6 상태가 아닌 경우에는 제 300 단계를 수행한다.
다음으로, 제 300 단계에서 판단한 결과, 상기 프로세서의 동작모드가 C4 또는 C6 상태인 경우, 상기 C4 또는 C6 전원상태에 따른 전압 및 클럭주파수로 상기 프로세서를 동작한다(S310).
이어서, 주기적인 이탈(Exit) 이벤트 신호가 발생하는지 여부를 판단한다(S320).
이때, 주기적인 이탈 이벤트 신호가 발생하는 경우에는 제 330 단계를 수행하고, 반면에 주기적인 이탈 이벤트 신호가 발생하지 않는 경우에는 제 320 단계를 수행한다.
다음으로, 제 320 단계에서 판단한 결과, 주기적인 이탈 이벤트 신호가 발생한 경우에는 상기 프로세서의 동작모드를 주기적으로 C0_Lo와 C4 또는 C6로 변환한다(S330).
즉, C4 또는 C6 전원상태에서 주기적인 이탈(Exit) 이벤트가 발생하면 상기 이벤트 발생 신호에 대응하여 상기 프로세서의 동작모드가 C4 또는 C6,7 전원상태로부터 C0_Lo 전원상태로 주기적으로 변환한다.
여기서, 상기 C0_Lo 전원상태는 C0 전원상태보다는 낮은 동작전압과 C4 또는 C6,7 전원상태보다는 높은 동작전압에서 동작하므로 주기적인 이벤트 발생에 의한 동작모드 변환에 따른 전압 변화의 크기를 줄임으로써 소음의 발생을 방지할 수 있는 것이다.
본 발명의 권리는 위에서 설명된 실시예에 한정되지 않고 청구범위에 기재된 바에 의해 정의되며, 본 발명의 분야에서 통상의 지식을 가진 자가 청구범위에 기재된 권리범위 내에서 다양한 변형과 개작을 할 수 있다는 것은 자명하다.
도 1은 본 발명의 구체적인 실시예를 구성하는 소음저감장치를 나타내는 블럭도.
도 2는 본 발명의 제 1 실시예에 의한 소음저감장치에 따른 프로세서의 동작모드 변환을 나타내는 블럭도.
도 3은 본 발명의 제 1 실시예에 의한 소음저감장치에 따른 프로세서의 동작모드 변환시 시간과 전압의 관계를 나타내는 그래프.
도 4는 본 발명의 제 2 실시예에 의한 소음저감장치에 따른 프로세서의 동작모드 변환을 나타내는 블럭도.
도 5는 본 발명의 제 2 실시예에 의한 소음저감장치에 따른 프로세서의 동작모드 변환시 시간과 전압의 관계를 나타내는 그래프.
도 6은 본 발명의 제 3 실시예에 의한 소음저감장치에 따른 프로세서의 동작모드 변환을 나타내는 블럭도.
도 7은 본 발명의 제 3 실시예에 의한 소음저감장치에 따른 프로세서의 동작모드 변환시 시간과 전압의 관계를 나타내는 그래프.
도 8은 본 발명의 제 1 실시예에 의한 소음저감방법을 상세히 도시한 흐름도.
도 9는 본 발명의 제 2 실시예에 의한 소음저감방법을 상세히 도시한 흐름도.
도 10은 본 발명의 제 3 실시예에 의한 소음저감방법을 상세히 도시한 흐름 도.
* 도면의 주요부분에 대한 부호의 설명 *
10: 모드설정부 20: 전원공급부
30: 클럭발생부 100: 프로세서

Claims (12)

  1. 프로세서의 사용상태를 검출하여 동작모드를 설정하는 모드설정부와;
    상기 모드설정부에 의한 복수 개의 동작모드에 대응하는 전압을 제공하는 전원공급부를 포함하여 구성되고:
    상기 복수 개의 동작모드는,
    상기 프로세서가 정상적으로 동작하는 일반모드와;
    상기 프로세서의 활동이 정지된 슬립모드; 그리고
    상기 프로세서가 상기 일반모드보다는 낮고, 상기 슬립모드보다는 높은 전압 및 클럭주파수로 동작하는 저주파수모드를 포함하며:
    상기 저주파수모드는,
    상기 프로세서가 버스 신호를 가상화하여 상기 일반모드보다 낮은 클럭주파수 및 버스주파수로 동작하는 저속모드와;
    상기 프로세서가 상기 저속모드보다 낮은 전압 및 클럭주파수로 동작하는 초저속모드를 포함하고:
    상기 모드설정부는,
    상기 슬립모드에서 주기적인 이탈(Exit) 이벤트가 발생하는 경우, 상기 프로세서의 동작모드를 상기 이벤트 발생 신호에 대응하여 주기적으로 상기 슬립모드 및 저주파수모드로 변환하고,
    상기 모드설정부는,
    상기 저주파수모드 및 슬립모드 간의 변환을 수행함에 있어서 중간단계로써 상기 프로세서의 동작모드를 순차적으로 상기 저속모드 및 초저속모드로 설정하는 단계를 포함하여 상기 변환을 수행함을 특징으로 하는 소음저감장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 초저속모드는,
    PLL(Phase Locked Loop)로부터 클럭신호를 제공받음으로써 상기 프로세서의 동작 전압 및 클럭주파수가 상기 저속모드보다 낮게 설정되는 동작모드임을 특징으로 하는 소음저감장치.
  4. 제 1 항에 있어서,
    상기 초저속모드는.
    버스 신호를 가상화함으로써 상기 프로세서의 동작 전압 및 클럭주파수가 상기 저속모드보다 낮게 설정되는 동작모드임을 특징으로 하는 소음저감장치.
  5. 제 1 항에 있어서,
    상기 모드설정부는,
    주기적으로 발생하는 이벤트에 의해 상기 일반모드 및 슬립모드 간의 변환이 일어나는 경우, 변환의 중간 단계로써 상기 프로세서의 동작모드를 상기 저주파수모드로 설정함을 특징으로 하는 소음저감장치.
  6. 삭제
  7. (a) 프로세서의 사용상태를 검출하여 동작모드를 설정하는 단계와;
    (b) 상기 설정된 동작모드에 대응하는 전압 및 클럭주파수를 제공하는 단계를 포함하고:
    상기 동작모드는,
    상기 프로세서가 정상적으로 동작하는 일반모드와;
    상기 프로세서의 활동이 정지된 슬립모드; 그리고
    상기 프로세서가 상기 일반모드보다는 낮고, 상기 슬립모드보다는 높은 전압 및 클럭주파수로 동작하는 저주파수모드를 포함하며:
    상기 저주파수모드는,
    상기 프로세서가 버스 신호를 가상화하여 상기 일반모드보다 낮은 클럭주파수 및 버스주파수로 동작하는 저속모드와;
    상기 프로세서가 상기 저속모드보다 낮은 전압 및 클럭주파수로 동작하는 초저속모드를 포함하고:
    상기 (a) 단계는,
    상기 슬립모드에서 주기적인 이탈(Exit) 이벤트가 발생하는 경우, 상기 프로세서의 동작모드가 상기 이벤트 발생 신호에 대응하여 주기적으로 상기 슬립모드 및 저주파수모드 간에 변환하도록 수행되고,
    상기 (a) 단계는,
    상기 저주파수모드 및 슬립모드 간의 변환을 수행함에 있어서 중간단계로써 상기 프로세서의 동작모드를 순차적으로 상기 저속모드 및 초저속모드로 설정하는 단계를 포함하여 상기 변환이 수행됨을 특징으로 하는 소음저감방법.
  8. 삭제
  9. 제 7 항에 있어서,
    상기 초저속모드는,
    PLL(Phase Locked Loop)로부터 클럭신호를 제공받음으로써 상기 프로세서의 동작 전압 및 클럭주파수가 상기 저속모드보다 낮게 설정되는 동작모드임을 특징으로 하는 소음저감방법.
  10. 제 7 항에 있어서,
    상기 초저속모드는,
    버스 신호를 가상화함으로써 상기 프로세서의 동작 전압 및 클럭주파수가 상기 저속모드보다 낮게 설정되는 동작모드임을 특징으로 하는 소음저감방법.
  11. 제 7 항에 있어서,
    상기 (a) 단계는,
    주기적으로 발생하는 이벤트에 의해 상기 일반모드 및 슬립모드 간의 변환이 일어나는 경우, 변환의 중간 단계로써 상기 프로세서의 동작모드를 상기 저주파수모드로 설정하도록 수행됨을 특징으로 하는 소음저감방법.
  12. 삭제
KR1020080056525A 2008-06-16 2008-06-16 동적 전력관리 프로세서의 소음저감장치 및 방법 KR101000555B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080056525A KR101000555B1 (ko) 2008-06-16 2008-06-16 동적 전력관리 프로세서의 소음저감장치 및 방법
US12/265,504 US8117473B2 (en) 2008-06-16 2008-11-05 Noise reduction by returning to normal mode upon above threshold usage while periodically changing between sleep mode and low frequency mode
EP08170243A EP2136284A3 (en) 2008-06-16 2008-11-28 Noise reduction apparatus and method of dynamic power management processor
CN2008101797966A CN101609361B (zh) 2008-06-16 2008-12-05 动态功率管理处理器的降噪装置和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080056525A KR101000555B1 (ko) 2008-06-16 2008-06-16 동적 전력관리 프로세서의 소음저감장치 및 방법

Publications (2)

Publication Number Publication Date
KR20090130756A KR20090130756A (ko) 2009-12-24
KR101000555B1 true KR101000555B1 (ko) 2010-12-14

Family

ID=41009854

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080056525A KR101000555B1 (ko) 2008-06-16 2008-06-16 동적 전력관리 프로세서의 소음저감장치 및 방법

Country Status (4)

Country Link
US (1) US8117473B2 (ko)
EP (1) EP2136284A3 (ko)
KR (1) KR101000555B1 (ko)
CN (1) CN101609361B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101545876B1 (ko) * 2009-01-22 2015-08-27 삼성전자주식회사 모션 센서 기반의 전력 소모 감소 방법 및 이를 이용한 휴대 단말기
US8924752B1 (en) * 2011-04-20 2014-12-30 Apple Inc. Power management for a graphics processing unit or other circuit
CN109687690B (zh) * 2018-12-26 2021-09-14 联想(北京)有限公司 一种控制方法、装置及电子设备
CN109542154B (zh) * 2018-12-26 2021-03-19 联想(北京)有限公司 一种控制方法及电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5974551A (en) 1995-10-10 1999-10-26 Samsung Electronics Co., Ltd. Power supply device and a power supply method for a computer system
JP2000066776A (ja) 1998-08-03 2000-03-03 Lucent Technol Inc システムのサブ回路の電力消費を制御する方法
JP2005222536A (ja) 2004-01-26 2005-08-18 Toshiba Corp ダイナミック電圧制御装置
US20060047986A1 (en) * 2004-08-31 2006-03-02 Tsvika Kurts Method and apparatus for controlling power management state transitions

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130602A (en) * 1996-05-13 2000-10-10 Micron Technology, Inc. Radio frequency data communications device
US6823516B1 (en) * 1999-08-10 2004-11-23 Intel Corporation System and method for dynamically adjusting to CPU performance changes
JP3851289B2 (ja) * 2003-04-22 2006-11-29 インターナショナル・ビジネス・マシーンズ・コーポレーション 情報処理装置、プログラム、記録媒体、及び制御方法
US7167992B2 (en) * 2003-12-18 2007-01-23 Lenovo Singapore Pte, Ltd. Method for controlling the switching of operating modes of an information processor according to the time of switching of the operating modes
JP2005339310A (ja) * 2004-05-28 2005-12-08 Renesas Technology Corp 半導体装置
US7664970B2 (en) * 2005-12-30 2010-02-16 Intel Corporation Method and apparatus for a zero voltage processor sleep state
KR100663584B1 (ko) * 2004-09-08 2007-01-02 삼성전자주식회사 이동통신 단말기에서 슬립 모드 시 전원 제어 장치 및 방법
US7472289B2 (en) * 2004-12-21 2008-12-30 Intel Corporation Audio noise mitigation for power state transitions

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5974551A (en) 1995-10-10 1999-10-26 Samsung Electronics Co., Ltd. Power supply device and a power supply method for a computer system
JP2000066776A (ja) 1998-08-03 2000-03-03 Lucent Technol Inc システムのサブ回路の電力消費を制御する方法
JP2005222536A (ja) 2004-01-26 2005-08-18 Toshiba Corp ダイナミック電圧制御装置
US20060047986A1 (en) * 2004-08-31 2006-03-02 Tsvika Kurts Method and apparatus for controlling power management state transitions

Also Published As

Publication number Publication date
EP2136284A3 (en) 2011-11-16
EP2136284A2 (en) 2009-12-23
US8117473B2 (en) 2012-02-14
KR20090130756A (ko) 2009-12-24
CN101609361B (zh) 2012-12-12
US20090313491A1 (en) 2009-12-17
CN101609361A (zh) 2009-12-23

Similar Documents

Publication Publication Date Title
US10963037B2 (en) Conserving power by reducing voltage supplied to an instruction-processing portion of a processor
EP1422595B1 (en) Adjusting voltage supplied to a processor in response to clock frequency
EP2513748B1 (en) Power efficient memory
EP3367212B1 (en) Hardware automatic performance state transitions in system on processor sleep and wake events
EP1483650B1 (en) Method and apparatus for enabling a low power mode for a processor
KR101854329B1 (ko) 집적 회로용 전력 멀티플렉서
KR101254878B1 (ko) 마이크로 아키텍처 대역폭 스로틀링을 통해 프로세서를 작동하기 위한 방법, 디바이스 및 시스템
JP2009134577A (ja) 電源制御装置及びその電源制御装置を有するシステムｌｓｉ
KR20040081301A (ko) 전력 절약 연산 장치 및 그 방법, 및 전력 절약 연산프로그램 및 그 프로그램 제품
US9252774B2 (en) Integrated circuit wake-up control system
KR101000555B1 (ko) 동적 전력관리 프로세서의 소음저감장치 및 방법
US20110084552A1 (en) Power Management Methodology
WO2001073534A2 (en) Method and apparatus to control processor power and performance for single phase lock loop (pll) processor systems
CN102929381B (zh) 电子系统及其电源管理方法
US8362645B2 (en) Method to reduce system idle power through system VR output adjustments during S0ix states
US10754410B2 (en) System and method for standby mode operation of power management system
KR20090125674A (ko) 동적 전력관리 프로세서의 소음저감장치 및 방법
KR20090084255A (ko) 멀티-코어 프로세서의 전원제어장치 및 방법
KR20090086866A (ko) 멀티-코어 프로세서의 전원제어장치 및 방법
KR101625097B1 (ko) 전자 장치에서 액티브 스탠바이 모드 전환에 따른 소비전력 저감 제어 방법 및 이를 위한 기록매체
KR102297007B1 (ko) 모니터 대기 전력 및 소비 전력 저감 방법 및 이러한 방법을 수행하는 모니터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131122

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151124

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161124

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171124

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee