CN101609361A - 动态功率管理处理器的降噪装置和方法 - Google Patents

动态功率管理处理器的降噪装置和方法 Download PDF

Info

Publication number
CN101609361A
CN101609361A CNA2008101797966A CN200810179796A CN101609361A CN 101609361 A CN101609361 A CN 101609361A CN A2008101797966 A CNA2008101797966 A CN A2008101797966A CN 200810179796 A CN200810179796 A CN 200810179796A CN 101609361 A CN101609361 A CN 101609361A
Authority
CN
China
Prior art keywords
mode
low
processor
speed mode
clock frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101797966A
Other languages
English (en)
Other versions
CN101609361B (zh
Inventor
吴长根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
Original Assignee
LG Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Electronics Inc filed Critical LG Electronics Inc
Publication of CN101609361A publication Critical patent/CN101609361A/zh
Application granted granted Critical
Publication of CN101609361B publication Critical patent/CN101609361B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

本发明涉及一种动态功率管理处理器的降噪装置和方法，即涉及一种对其应用动态功率管理技术的处理器的降噪装置和方法。所述降噪装置包括模式设置单元，用于检测处理器的使用状态并设置工作模式；以及供电单元，用于提供对应于模式设置单元所设置的工作模式的电压。所述工作模式包括其中处理器正常工作的一般模式；其中处理器的活动被中止的睡眠模式；以及低频模式，其中，处理器在低于一般模式且高于睡眠模式的电压和时钟频率下工作。所述模式设置单元在一般模式与睡眠模式之间改变，其中将处理器设置为低频模式作为中间步骤。

Description

动态功率管理处理器的降噪装置和方法
相关申请的交叉引用
本申请涉及并要求于2008年6月16日提交的韩国专利申请10-2008-0056525的权利，通过引用而其全部内容合并于此。
发明背景
1.技术领域
本发明涉及一种降噪装置和方法。
2.背景技术
由于功率消耗通常与施加的电源电压的平方成正比，所以降低电源电压是降低功率消耗的有效方法。因此，已经开发出动态电压调整(DVS)技术以动态地降低计算机系统中的CPU的电源电压。
同时，基于最近的移动PC环境中的例如高级配置和电源接口(ACPI)电源管理规格来执行操作系统的电源管理。
根据该电源管理规格，CPU的工作模式被定义为C0、C1、C2、C3、C4、C5以及C6状态以有效地利用系统中所使用的功率。这里，C0状态是正常状态，C2状态是其中CPU执行诸如探听(snoop)操作等最小活动以保持高速缓冲存储器的关联性的步骤。C3状态是其中未向CPU提供外部时钟且在CPU内除用于保持存储在高速缓冲存储器中的数据的功能之外的所有活动均被中止的状态。另外，C4和C6状态是通过降低提供给CPU的电压来使功率消耗最小化的电源状态。
发明内容
本发明的目的是提供一种动态功率管理处理器的降噪装置和方法，其中，在C4或C6功率状态下，可以降低由作为功率输入终端的DC/DC转换器的电容器谐振现象所产生的噪声。
本发明的另一目的是提供一种动态功率管理处理器的降噪装置和方法，其能够解决当CPU内核(core)的功率输入终端的电容器替换为钽电容器时出现的计算机的生产成本增加和扩大的问题。
根据用于达到此目的的本发明的方面，提供了一种动态功率管理处理器的降噪装置，其包括模式设置单元，用于检测处理器的使用状态并设置工作模式；以及供电单元，用于提供对应于由模式设置单元所设置的工作模式的电压，其中，所述工作模式包括其中处理器正常工作的一般模式；其中处理器的活动被中止的睡眠模式；以及低频模式，其中处理器在低于一般模式且高于睡眠模式的电压和时钟频率下工作；并且模式设置单元执行一般模式与睡眠模式之间的改变，所述改变包括将处理器的工作模式设置为低频模式的步骤作为中间步骤。
这时，所述低频模式可以包括其中处理器使总线信号虚拟化且在低于一般模式的时钟频率和总线频率下工作的低速模式，以及其中处理器在低于低速模式的电压和时钟频率下工作的特低速模式；其中，所述模式设置单元执行一般模式与睡眠模式之间的改变，所述改变包括将处理器的工作模式相继设置为低速模式和特低速模式的步骤作为中间步骤。
另外，所述特低速模式可以是这样一种工作模式，其中，从锁相环路(PLL)接收时钟信号，由此将处理器的工作电压和时钟频率设置为低于低速模式的工作电压和时钟频率。
此外，所述特低速模式可以是这样一种工作模式，其中，使总线信号虚拟化，由此将处理器的工作电压和时钟频率设置为低于低速模式的工作电压和时钟频率。
这时，当一般模式与睡眠模式之间的改变由于周期性产生的事件而发生时，作为改变的中间步骤，模式设置单元可以将处理器的工作模式设置为低频模式。
另外，当在睡眠模式下出现周期性退出事件时，模式设置单元可以响应于该事件信号的产生而将处理器的工作模式变为低频模式。
同时，本发明提供了一种动态功率管理处理器的降噪方法，其包括步骤(a)检测处理器的使用状态并设置工作模式；以及(b)提供对应于所设置的工作模式的电压和时钟频率，其中，所述工作模式包括其中处理器正常工作的一般模式；其中处理器的活动被中止的睡眠模式；以及低频模式，其中处理器在低于一般模式且高于睡眠模式的电压和时钟频率下工作；并且模式设置单元执行一般模式与睡眠模式之间的改变，所述改变包括将处理器的工作模式设置为低频模式的步骤作为中间步骤。
这时，所述低频模式可以包括其中处理器使总线信号虚拟化且在低于一般模式的时钟频率和总线频率下工作的低速模式，以及其中处理器在低于低速模式的电压和时钟频率下工作的特低速模式；并且，步骤(a)执行一般模式与睡眠模式之间的改变，所述改变包括将处理器的工作模式相继设置为低速模式和超低速模式的步骤作为中间步骤。
另外，所述超低速模式可以是一种工作模式，其中从PLL接收时钟信号，由此将处理器的工作电压和时钟频率设置为低于低速模式的工作电压和时钟频率。
此外，所述超低速模式可以是一种工作模式，其中使总线信号虚拟化，由此将处理器的工作电压和时钟频率设置为低于低速模式的工作电压和时钟频率。
这时，当一般模式与睡眠模式之间的改变由于周期性产生的事件而发生时，作为改变的中间步骤，可以执行步骤(a)以将处理器的工作模式设置为低频模式。
另外，当在睡眠模式下发生周期性退出事件时，可以响应于该事件信号的产生而执行步骤(a)以将处理器的工作模式变为低频模式。
附图说明
图1是示出了本发明的具体实施例的动态功率管理处理器的降噪装置的方框图。
图2是示出了根据本发明第一实施例的动态功率管理处理器的降噪装置的处理器工作模式的改变的方框图。
图3是示出了根据本发明第一实施例的动态功率管理处理器的降噪装置改变处理器的工作模式时的时间与电压之间的关系的图表。
图4是示出了根据本发明第二实施例的动态功率管理处理器的降噪装置的处理器工作模式的改变的方框图。
图5是示出了根据本发明第二实施例的动态功率管理处理器的降噪装置改变处理器的工作模式时的时间与电压之间的关系的图表。
图6是示出了根据本发明第三实施例的动态功率管理处理器的降噪装置的处理器工作模式的改变的方框图。
图7是示出了根据本发明第三实施例的动态功率管理处理器的降噪装置改变处理器的工作模式时的时间与电压之间的关系的图表。
图8是具体地示出了根据本发明第一实施例的动态功率管理处理器的降噪方法的流程图。
图9是具体地示出了根据本发明第二实施例的动态功率管理处理器的降噪方法的流程图。
图10是具体地示出了根据本发明第三实施例的动态功率管理处理器的降噪方法的流程图。
具体实施方式
在下文中，将参照附图来详细描述根据本发明的动态功率管理处理器的降噪装置的优选实施例。
图1是示出了本发明的具体实施例的动态功率管理处理器的降噪装置的方框图。
如图1所示，根据本发明具体实施例的动态功率管理处理器的降噪装置包括处理器100。
处理器100接收来自供电单元20的功率和来自时钟产生单元30的时钟(CLK)信号，这将在下文中描述。处理器100通过北桥(未示出)来与图形控制器(未示出)、主存储器(未示出)以及南桥(未示出)进行通信。
同时，所述南桥(未示出)将外围设备(未示出)、存储装置(未示出)、音频装置(未示出)、视频装置(未示出)等等连接到北桥(未示出)。
然后，处理器100从将在下文中描述的时钟产生单元30接收一个或多个时钟信号。这时，通过调制频率的锁相环路(PLL)来提供所述时钟信号。
同时，根据本发明具体实施例的动态功率管理处理器的降噪装置包括模式设置单元10。虽然图1中显示模式设置单元10包括在处理器100中，但不一定局限于此。也就是说，模式设置单元10可以作为与处理器100分离的组成部件来提供。
模式设置单元10检测处理器100的使用状态并设置处理器100的工作模式。
这时，所述工作模式包括其中处理器100正常工作的一般模式、其中处理器100的活动被中止的睡眠模式、以及其中处理器100在低于一般模式且高于睡眠模式的电压和时钟频率下工作的低频模式。
例如，处理器100的工作模式可以依照ACPI规格而包括C0到C6、C7电源状态。
例如，处理器在处理器100的利用率为50％或大于50％时在一般模式下工作，并在处理器100的利用率低于50％时进入低频模式。另外，当在低频模式下进一步降低处理器100的利用率时，处理器100的工作模式变为睡眠模式。
同时，如果处理器100的利用率在睡眠模式下升高，则处理器进入低频模式，且如果处理器100的利用率在低频模式下进一步升高，则处理器进入一般模式。
所述一般模式可以是C0电源状态(正常状态)，在该状态下，处理器100的内核正常工作。这时，一般模式可以根据处理器100工作时的时钟频率而分为高频模式(HFM)和低频模式(LFM)。HFM和LFM根据处理器100的利用率来应用，即，如果利用率高，则应用HFM，如果利用率低，则应用LFM。
这里，LFM是其中控制VID信号和PLL以降低处理器100的时钟频率和工作电压的电源状态。例如，在LFM中，处理器可以在1.6GHz的时钟频率下工作。
另外，所述睡眠模式可以是稍后将应用的C6电源状态(深度休眠状态)或C7电源状态，在该状态下，内核电压降低到这样的电平，该电平进一步低于在C4电源状态(更深度睡眠状态)或C5(加强深度睡眠)电源状态下存储并保持内核状态的电平的内核电压，其中，处理器100的内核将L1高速缓冲存储器的内容转储(flush)到L2高速缓冲存储器，存储内核的状态，关掉PLL，并使电压下降至可以保持高速缓冲存储器数据的内容的极限电平。
此外，所述低频模式根据处理器100工作时的时钟频率分为低速模式和特低速模式。这时，所述低速模式是其中处理器100使总线信号虚拟化并在低于一般模式的时钟频率和总线频率下工作的状态。所述特低速模式是其中处理器100在低于低速模式的电压和时钟频率下工作的状态。
这里，所述低速模式是其中使用动态FSB频率切换技术来灵活地降低处理器100和前端总线(FSB)两者的时钟频率的电源状态。也就是说，所述低速模式对应于超LFM，其不改变外部总线信号(BCLK)，而是经由通过将总线信号的基准频率降低差不多处理器100内的外部总线信号的50％来使总线信号虚拟化的方法来同时降低处理器100和FSB两者的时钟频率。例如，在超LFM的低频模式下，处理器可以在0.8GHz的时钟频率下工作。
而且，所述特低速模式是通过控制VID信号和PLL或使总线信号虚拟化、或控制VID信号和PLL并使总线信号虚拟化来降低处理器100的时钟频率和工作电压的电源状态。所述特低速模式对应于在进一步低于上述超LFM的电压和时钟频率下工作的超LFM。在特LFM的特低速模式下的处理器的电源状态定义为C0_Lo状态。
表1中示出了多个工作模式。
表1
  状态   时钟   VID控制   PLL控制
  HFM   C0   2.2GHz   是   是
  LFM   C0   1.6GHz   是   是
  超LFM   C0   0.8GHz   否   否
  特LFM   C0_Lo   0.2GHz↓   是   是
另外，模式设置单元10在执行一般模式与睡眠模式之间的改变时将处理器100的工作模式设置为低频模式来作为中间步骤。
也就是说，当模式设置单元10检测处理器100的使用状态并将处理器100的工作模式从一般模式变为睡眠模式时，工作模式从一般模式变为低频模式并随后变为睡眠模式。
这是通过逐步改变处理器100的工作模式来降低电压变化的范围以防止当根据工作模式的改变的电压变化较大时在功率输入终端的电容器处产生噪声。
同样地，当模式设置单元10检测处理器100的使用状态并将处理器100的工作模式从睡眠模式变为一般模式时，工作模式从睡眠模式变为低频模式并随后变为一般模式。
这里，由于低频模式是在低于一般模式且高于睡眠模式的电压和时钟频率下工作的状态，所以可以通过降低根据工作模式的改变的电压变化程度来防止噪声的产生。
同时，根据本发明具体实施例的动态功率管理处理器的降噪装置包括供电单元20。
供电单元20提供对应于由模式设置单元10所设置的多个工作模式的功率。供电单元20通过根据处理器100的VID信号来改变内核电压的电平而提供对应于每个工作模式的电平的功率。
同时，根据本发明具体实施例的动态功率管理处理器的降噪装置包括时钟产生单元30。
时钟产生单元30产生时钟信号，且处理器100通过内部PLL来接收外部基准时钟并改变工作频率。
在下文中，将详细描述根据本发明的每个实施例的动态功率管理处理器的降噪装置。
首先，将详细描述根据本发明第一实施例的动态功率管理处理器的降噪装置。
在执行一般模式与睡眠模式之间的改变时，根据本发明第一实施例的动态功率管理处理器的降噪装置的模式设置单元10执行包括将处理器100的工作模式设置为低频模式的步骤作为中间步骤的改变。
这里，所述低频模式包括如下所述的低速模式和特低速模式。
图2是示出了根据本发明第一实施例的动态功率管理处理器的降噪装置的处理器工作模式的改变的方框图。
参照图2，当在C0电源状态下接收到P_LVL4、P_LVL5/P_LVL6或MWAIT(C4/C6)的信号时，模式设置单元10将处理器100的工作模式从C0电源状态经由C0_Lo电源状态而变为C4或C6/7电源状态。
另外，当工作模式由于内核状态中断而从C4或C6/7电源状态变为C0电源状态时，模式设置单元10将处理器100的工作模式从C4或C6/7电源状态经由C0_Lo电源状态而变为C0电源状态。
也就是说，当模式设置单元10检测处理器100的使用状态并将工作模式从一般模式变为睡眠模式时，模式设置单元10将工作模式从一般模式经由超或特LFM的低频模式而变为睡眠模式。
另外，即使当工作模式从睡眠模式变为一般模式时，模式设置单元10也将工作模式从睡眠模式经由超或特LFM的低频模式而变为一般模式。
图3是示出了根据本发明第一实施例的动态功率管理处理器的降噪装置来改变处理器的工作模式时的时间与电压之间的关系的图表。
参照图3，处理器100的工作模式从C4或C6/7电源状态经由C0_Lo电源状态而变为C0电源状态，并以同样的方式，从C0电源状态经由C0_Lo电源状态而变为C4或C6/7电源状态。
这里，由于C0_Lo电源状态在低于C0电源状态且高于C4或C6/7电源状态的工作电压下工作，所以可以通过降低根据工作模式的改变的电压变化程度来防止噪声的产生。
同时，模式设置单元10可以在仅当一般模式与睡眠模式之间根据周期性地产生的事件信号而发生改变时将工作模式设置为低频模式作为处理器100的工作模式改变的中间步骤。
也就是说，模式设置单元10可以将低频模式应用于处理器100的工作模式在一般模式与睡眠模式之间改变的所有情况。另外，可以将处理器100的工作模式设置为仅当通过周期性地产生的事件信号来执行一般模式与睡眠模式之间的改变时，才限制性地经由低频模式而改变。
接下来，将详细描述根据本发明第二实施例的动态功率管理处理器的降噪装置。
根据本发明第二实施例的动态功率管理处理器的降噪装置的模式设置单元10相继执行一般模式与睡眠模式之间的改变，包括将处理器100的工作模式设置为低速模式和特低速模式的中间步骤。
这时，所述低速模式是其中处理器100使总线信号虚拟化并在低于一般模式的时钟频率和总线频率下工作的低频模式。
另外，所述特低速模式是其中处理器100在低于低速模式的电压和时钟频率下工作的低频模式。
所述特低速模式是这样一种工作模式，在该工作模式下，从PLL接收时钟信号或使总线信号虚拟化，从而将处理器100的工作电压和时钟频率设置为低于低速模式的工作电压和时钟频率。
也就是说，特低速模式可以根据第一方法来执行，在该第一方法中，PLL发送信号以降低输出时钟频率，从而降低处理器100的时钟频率并由此促使处理器100在低压下工作。
另外，特低速模式还可以根据第二方法来执行，通过该第二方法，使用动态FSB频率切换技术来同时灵活地降低处理器100和FBS两者的时钟频率。也就是说，特低速模式不改变外部总线信号(BCLK)，而是以通过针对处理器100内的外部总线信号来降低总线信号的基准频率而使总线信号虚拟化的方法，同时降低处理器100和FSB两者的时钟频率。
此外，所述特低速模式可以根据这样一种方法来执行，通过该方法，处理器通过应用上述第一和第二方法而在低于低速模式的电压和时钟频率下工作。
例如，低速模式和特低速模式分别可以是超LFM或特LFM的低速模式。在特LFM的特低速模式下，处理器的电源状态对应于C0_Lo电源状态。
图4是示出了根据本发明第二实施例的动态功率管理处理器的降噪装置的处理器工作模式的改变的方框图。
参照图4，当在C0电源状态下接收到P_LVL4、P_LVL5/P_LVL6或MWAIT(C4/C6)的信号时，模式设置单元10将处理器100的工作模式从C0电源状态经由C0_Lo电源状态而变为超LFM并随后变为C4或C6/7电源状态。
另外，模式设置单元10由于内核状态中断而首先将处理器100的工作模式从C4或C6/7电源状态变为C0_Lo电源状态并随后经由超LFM而变为C0电源状态。
也就是说，当模式设置单元10检测处理器100的使用状态并将工作模式从一般模式变为睡眠模式时，模式设置单元10将工作模式从一般模式变为低速模式并随后经由特低速模式而变为睡眠模式。
另外，即使工作模式从睡眠模式变为一般模式，模式设置单元10也将工作模式从睡眠模式变为特低速模式并随后经由低速模式而变为一般模式。
图5是示出了根据本发明第二实施例的动态功率管理处理器的降噪装置来改变处理器的工作模式时的时间与电压之间的关系的图表。
参照图5，处理器100的工作模式从C4或C6/7电源状态经由C0_Lo电源状态和超LFM而变为C0电源状态，并以相同的方式从C0电源状态经由超LFM和C0_Lo电源状态而变为C4或C6/7电源状态。
这里，由于超LFM在低于C0电源状态且高于C0_Lo电源状态的电压下工作，且C0_Lo电源状态在低于超LFM且高于C4或C6/7电源状态的电压下工作，所以可以通过降低根据工作模式的改变的电压变化程度来防止噪声的产生。
同时，以与如上所述相同的方式，仅当根据周期性产生的事件信号在一般模式与睡眠模式之间发生改变时，模式设置单元10可以将工作模式设置为低频模式作为处理器100的工作模式改变的中间步骤。
也就是说，模式设置单元10可以将低速模式和特低速模式的低频模式应用于处理器100的工作模式在一般模式与睡眠模式之间改变的所有情况。另外，可以将处理器100的工作模式设置为仅当通过周期性地产生的事件信号来执行一般模式与睡眠模式之间的改变时，才限制性地经由低速模式和特低速模式的低频模式来改变。
接下来，将详细描述根据本发明第三实施例的动态功率管理处理器的降噪装置。
当在睡眠模式下发生周期性退出事件时，根据本发明第三实施例动态功率管理处理器的降噪装置的模式设置单元10响应于该事件信号的产生而在睡眠模式与低频模式之间改变处理器100的工作模式。
这里，所述低频模式包括如上所述的超LFM和特LFM。另外，所述周期性退出事件可以通过例如计时器的计时终止而生成。
图6是示出了根据本发明第三实施例的动态功率管理处理器的降噪装置的处理器工作模式的改变的方框图。
参照图6，当在C0电源状态下接收到P_LVL4、P_LVL5/P_LVL6或MWAIT(C4/C6)的信号时，模式设置单元10将工作模式从C0电源状态变为C4或C6/7电源状态。另外，如果在C4或C6/7电源状态下产生周期性退出事件时，对应于C0_Lo电源状态和C4或C6/7电源状态的电压和时钟频率响应于该事件信号的产生而周期性地改变。
同时，如果在工作模式在C0_Lo电源状态与C4或C6/7电源状态之间周期性地改变的同时，CPU的利用率高于特定值，则工作模式回到C0电源状态。
图7是示出了根据本发明第三实施例的动态功率管理处理器的降噪装置来改变处理器的工作模式时的时间与电压之间的关系的图表。
参照图7，如果在C4或C6/7电源状态下产生周期性退出事件，则处理器100的工作模式响应于该事件信号的产生而周期性地从C4或C6/7电源状态变为C0_Lo电源状态。
这里，由于C0_Lo电源状态在低于C0电源状态且高于C4或C6/7电源状态的工作电压下工作，所以可以通过降低由在周期事件的产生而引起的根据工作模式的改变的电压变化程度来防止噪声的产生。
在下文中，将参照附图来详细描述根据本发明的动态功率管理处理器的降噪方法的优选实施例。
图8是具体地示出了根据本发明第一实施例的动态功率管理处理器的降噪方法的流程图。
如图8所示，根据本发明第一实施例的动态功率管理处理器的降噪方法从确定处理器的工作模式是否处于C4或C6状态的步骤开始(步骤S100)。
这时，如果处理器的工作模式处于C4或C6状态，则执行步骤S110，而如果处理器的工作模式不处于C4或C6状态，则执行步骤S100。
这里，C4或C6状态意指其中处理器的活动被中止的睡眠模式。
接下来，作为步骤S100的确定结果，如果处理器的工作模式处于C4或C6状态，则处理器在对应于C4或C6状态的电压和时钟频率下工作(步骤S110)。
随后，确定是否产生了指示处理器的工作模式进入C0状态的信号(步骤S120)。
这时，如果产生了指示处理器的工作模式进入C0状态的信号，则执行步骤S130，而如果未产生指示处理器的工作模式进入C0状态的信号，则执行步骤S120。
这里，所述C0状态意指其中处理器正常工作的一般模式。
接下来，作为步骤S120中的确定结果，如果产生了指示处理器的工作模式进入C0状态的信号，则处理器的工作模式进入C0_Lo状态(步骤S130)。
这时，所述C0_Lo电源状态是低频模式之一。所述低频模式表示其中处理器在低于一般模式且高于睡眠模式的电压和时钟频率下工作的电源状态。
这里，所述低频模式包括如上所述的超LFM和特LFM。另外，所述超LFM意指与C0_Lo电源状态相同的状态。也就是说，处理器的工作模式可以设置为超LFM的低频模式而不是进入C0_Lo电源状态。
随后，处理器的工作模式进入C0状态(步骤S140)。
这里，由于低频模式是在低于一般模式且高于睡眠模式的电压和时钟频率下工作的状态，所以可以通过降低根据工作模式的改变的电压变化程度来防止噪声的产生。
也就是说，由于C0_Lo电源状态在低于C0电源状态且高于C4或C6/7电源状态的工作电压下工作，所以可以通过降低根据工作模式的改变的电压变化程度来防止噪声的产生。
同时，根据本发明第一实施例的动态功率管理处理器的降噪方法可以将低频模式应用于处理器的工作模式在一般模式与睡眠模式之间改变的所有情况。另外，可以将处理器的工作模式设置为仅当通过周期性地产生的事件信号来执行一般模式与睡眠模式之间的改变时，才限制性地经由低频模式而改变。
另外，虽然图8仅示出了当处理器的工作模式为C4状态或C6状态时，工作模式经由C0_Lo状态而变为C0状态的过程，但即使当工作模式从C0电源状态进入C4或C6电源状态时，也执行将处理器的工作模式设置为C0_Lo电源状态的步骤，由此，可以通过降低根据工作模式的改变的电压变化程度来防止噪声的产生。
但是，由于从C0电源状态经由C0_Lo电源状态而进入C4或C6电源状态的步骤类似于参照图8所述的处理器工作模式的改变，所以将省略其详细说明。
图9是具体地示出了根据本发明第二实施例的动态功率管理处理器的降噪方法的流程图。
如图9所示，根据本发明第二实施例的动态功率管理处理器的降噪方法从确定处理器的工作模式是否处于C0状态的步骤开始(步骤S200)。
这时，如果处理器的工作模式处于C0状态，则执行步骤S210，而如果处理器的工作模式不处于C0状态，则执行步骤S200。
接下来，如果作为步骤S200的确定结果，处理器的工作模式处于C0状态，则处理器在对应于C0状态的电压和时钟频率下工作(步骤S210)。
随后，确定是否产生了指示处理器的工作模式进入C4或C6状态的信号(步骤S220)。
这时，如果产生了指示处理器的工作模式进入C4或C6状态的信号，则执行步骤S230，而如果未产生指示处理器的工作模式进入C4或C6状态的信号，则执行步骤S220。
接下来，作为S220中的确定结果，如果产生了指示处理器的工作模式进入C4或C6状态的信号，则处理器的工作模式进入超LFM状态(步骤S230)。
也就是说，当在C0电源状态下接收到P_LVL4、P_LVL5/P_LVL6或MWAIT(C4/C6)的信号时，处理器的工作模式进入超LFM。
这里，所述超LFM是低频模式中的低速模式。
所述低频模式包括其中处理器使总线信号虚拟化并在低于一般模式的时钟频率和总线频率下工作的低速模式，以及其中处理器在低于低速模式的电压和时钟频率下工作的特低速模式。
这时，所述低速模式是其中处理器使总线信号虚拟化并在低于一般模式的时钟频率和总线频率下工作的低频模式，而所述特低速模式是其中处理器在低于低速模式的电压和时钟频率下工作的低频模式。
随后，处理器的工作模式进入C0_Lo状态(步骤S240)。
这里，所述C0_Lo状态是低频模式中的特低速模式。
所述特低速模式是这样一种状态，在该状态下，从PLL接收时钟信号或使总线信号虚拟化，从而将处理器的工作电压和时钟频率设置为低于低速模式的工作电压和时钟频率。
也就是说，特低速模式可以根据第一方法来执行，在该第一方法中，PLL发送信号以降低输出时钟频率，从而降低处理器的时钟频率并由此导致处理器100在低压下工作。
另外，特低速模式还可以根据第二方法来执行，通过该第二方法，使用动态FSB频率切换技术来同时灵活地降低处理器和FBS两者的时钟频率。也就是说，特低速模式不改变外部总线信号(BCLK)，而是以通过针对处理器内的外部总线信号来降低总线信号的基准频率而使总线信号虚拟化的方法，同时降低处理器和FSB两者的时钟频率。
此外，所述特低速模式可以根据这样一种方法来执行，通过该方法，处理器通过应用上述第一和第二方法而在第一低速模式的电压和时钟频率下工作。
接下来，处理器的工作模式进入C4或C6状态(步骤S250)。
这里，由于超LFM在低于C0电源状态且高于C0_Lo电源状态的电压下工作，且C0_Lo电源状态在低于超LFM且高于C4或C6/7电源状态的电压下工作，所以可以通过降低根据处理的工作模式的改变的电压变化程度来防止噪声的产生。
同时，以与如上所述相同的方式，仅当根据周期性地产生的事件信号在一般模式与睡眠模式之间发生变化时，根据本发明第二实施例的动态功率管理处理器的降噪方法可以将工作模式设置为低速模式和特低速模式作为处理器的工作模式改变的中间步骤。
同时，虽然图9仅示出了当处理器的工作模式为处于C0状态时，经由超LFM和C0_Lo状态将工作模式改变为C4状态或C6状态的过程，，但即使当工作模式从C4或C6电源状态进入C0电源状态时，也执行将处理器的工作模式设置为C0_Lo电源状态和超LFM的步骤，由此可以通过降低根据工作模式的改变的电压变化程度来防止噪声的产生。
但是，由于从C4或C6电源状态经由C0_Lo电源状态和超LFM而进入C0电源状态的步骤类似于参照图9所述的处理器的工作模式的改变，所以将省略其详细说明。
图10是具体地示出了根据本发明第三实施例的动态功率管理处理器的降噪方法的流程图。
如图10所示，根据本发明第三实施例的动态功率管理处理器的降噪方法从确定处理器的工作模式是否处于C4或C6状态的步骤开始(步骤S300)。
这时，如果处理器的工作模式处于C4或C6状态，则执行步骤S310，而如果处理器的工作模式不处于C4或C6状态，则执行步骤S300。
接下来，作为步骤S300的确定结果，如果处理器的工作模式处于C4或C6状态，则处理器在对应于C4或C6电源状态的电压和时钟频率下工作(步骤S310)。
随后，确定是否产生了周期性退出事件信号(步骤S320)。
这时，如果产生了周期性退出事件信号，则执行步骤S330，而如果未产生周期性退出事件信号，则执行步骤S320。
接下来，作为S320中的确定结果，如果产生了周期性退出事件信号，则处理器的工作模式周期性地变为C0_L0状态和C4或C6状态(步骤S330)。
也就是说，如果在C4或C6/7电源状态下产生周期性退出事件，则处理器的工作模式响应于事件信号的产生而周期性地从C4或C6/7电源状态变为C0_Lo电源状态。
这里，由于C0_Lo电源状态在低于C0电源状态且高于C4或C6/7电源状态的工作电压下工作，所以可以通过降低由在周期事件的产生而引起的根据工作模式的改变的电压变化程度来防止噪声的产生。
根据如上所述的根据本发明的动态功率管理处理器的降噪装置和方法，可以预期以下效果。
也就是说，在C4或C6电源状态下，可以降低由作为功率输入终端的DC/DC转换器的电容器谐振现象所产生的噪声。
此外，根据本发明，解决了当CPU内核的功率输入终端的电容器替换为钽电容器时出现的计算机的生产成本增加和扩大的问题。
本发明的范围不限于以上所述和所示出的实施例，而是由所附权利要求书来限定。对本领域的技术人员来说显而易见的是在不脱离权利要求书所限定的本发明的范围内可以进行各种修改和变更。

Claims (20)

1.一种动态功率管理处理器的降噪装置，包括：
模式设置单元，被配置为检测处理器的使用状态并设置所述处理器的工作模式；以及，
供电单元，被配置为以对应于由所述模式设置单元所设置的工作模式的电平来提供电压，其中，
所述工作模式包括其中所述处理器正常工作的一般模式；其中所述处理器的活动被中止的睡眠模式；以及低频模式，其中所述处理器在低于一般模式电压和一般模式时钟频率且高于睡眠模式电压和睡眠模式时钟频率的低频模式电压和低频模式时钟频率下工作，以及，
所述模式设置单元，进一步被配置将经由所述低频模式而在所述一般模式与所述睡眠模式之间来改变所述处理器的所述工作模式作为中间步骤。
2.如权利要求1所述的降噪装置，其中，
所述低频模式包括：
低速模式，其中所述处理器使总线信号虚拟化且在低于所述一般模式时钟频率和一般模式总线频率的低速模式时钟频率和低速模式总线频率下工作，以及
特低速模式，其中所述处理器在低于低速模式电压和低速模式时钟频率的特低速模式电压和特低速模式时钟频率下工作，以及
所述模式设置单元被配置为将经由所述低速模式和所述特低速模式两者而在所述一般模式与所述睡眠模式之间来改变所述处理器的工作模式作为所述中间步骤。
3.如权利要求2所述的降噪装置，
其中，所述特低速模式包括控制锁相环路(PLL)，以使得所述处理器的所述特低速模式电压和所述特低速模式时钟频率被设置为低于所述低速模式电压和所述低速模式时钟频率。
4.如权利要求2所述的降噪装置，
其中，所述特低速模式包括使所述总线信号虚拟化，以使得所述处理器的所述特低速模式电压和所述特低速模式时钟频率被设置为低于所述低速模式电压和所述低速模式时钟频率。
5.如权利要求1所述的降噪装置，
其中，所述模式设置单元被配置为当响应于周期性地发生的信号而在所述一般模式与所述睡眠模式之间产生变化时，将所述处理器的工作模式设置为所述低频模式。
6.一种动态功率管理处理器的降噪装置，该装置包括：
模式设置单元，被配置为检测处理器的使用状态并设置所述处理器的工作模式；以及
供电单元，被配置为提供对应于由所述模式设置单元所设置的工作模式的电压，
其中，所述模式设置单元被配置为响应于在所述处理器的睡眠模式期间接收周期性地产生的信号而将所述处理器的工作模式从睡眠模式变为低频模式。
7.如权利要求6所述的降噪装置，其中，所述低频模式包括低于一般模式电压和一般模式时钟频率且高于睡眠模式电压和睡眠模式时钟频率的低频模式电压和低频模式时钟频率。
8.如权利要求7所述的降噪装置，其中，所述低频模式包括：
低速模式，其中所述处理器使总线信号虚拟化且在低于一般模式时钟频率和一般模式总线频率的低速模式时钟频率和低速模式总线频率下工作，以及
特低速模式，其中所述处理器在低于所述低速模式电压和所述低速模式时钟频率的特低速模式电压和特低速模式时钟频率下工作。
9.如权利要求8所述的降噪装置，其中，所述特低速模式包括控制锁相环路(PLL)，以使得所述处理器的特低速模式电压和特低速模式时钟频率被设置为低于所述低速模式电压和所述低速模式时钟频率。
10.如权利要求8所述的降噪装置，其中，所述特低速模式包括使总线信号虚拟化，以使得所述处理器的特低速模式电压和特低速模式时钟频率被设置为低于所述低速模式电压和所述低速模式时钟频率。
11.一种动态功率管理处理器的降噪方法，包括以下步骤：
(a)检测处理器的使用状态并设置所述处理器的工作模式；以及
(b)提供对应于所设置的工作模式的电压和时钟频率，
其中，所述工作模式包括其中所述处理器正常工作的一般模式；其中所述处理器的活动被中止的睡眠模式；以及低频模式，其中所述处理器在低于一般模式电压和一般模式时钟频率且高于睡眠模式电压和睡眠模式时钟频率的低频模式电压和低频模式时钟频率下工作；以及
所述一般模式与所述睡眠模式之间的改变包括将所述处理器的工作模式设置为所述低频模式作为中间步骤。
12.如权利要求11所述的降噪方法，其中，
所述低频模式包括：
低速模式，其中所述处理器使总线信号虚拟化且在低于所述一般模式时钟频率和所述一般模式总线频率的低速模式时钟频率和低速模式总线频率下工作，以及
特低速模式，其中所述处理器在低于低速模式电压和低速模式时钟频率的特低速模式电压和特低速模式时钟频率下工作；以及，
在所述一般模式与所述睡眠模式之间改变的步骤包括将所述处理器的工作模式相继设置为低速模式及随后的特低速模式的步骤作为所述中间步骤。
13.如权利要求12所述的降噪方法，其中，所述特低速模式包括控制锁相环路(PLL)，以使得所述特低速模式电压和特低速模式时钟频率被设置为低于所述低速模式电压和所述低速模式时钟频率。
14.如权利要求12所述的降噪方法，其中，所述特低速包括使所述总线信号虚拟化，以使得所述处理器的特低速模式电压和特低速模式时钟频率被设置为低于所述低速模式电压和所述低速模式时钟频率。
15.如权利要求11所述的降噪方法，进一步包括：
当响应于周期性地产生的信号而发生所述一般模式与所述睡眠模式之间的改变的步骤时，将所述处理器的工作模式设置为所述低频模式。
16.一种动态功率管理处理器的降噪方法，包括步骤：
(A)检测处理器的使用状态并设置所述处理器的工作模式；
(B)响应于所检测的处理器的使用状态而将所述处理器的工作模式设置为睡眠模式；以及
(C)响应于在所述处理器的睡眠模式期间接收周期性地产生的信号而将所述处理器的工作模式从睡眠模式变为低频模式。
17.如权利要求16所述的降噪方法，其中，所述低频模式是具有在低于一般模式电压和一般模式时钟频率且高于睡眠模式电压和睡眠模式时钟频率的低频模式电压和低频模式时钟频率的模式。
18.如权利要求17所述的降噪方法，其中，所述低频模式包括：
低速模式，其中所述处理器使总线信号虚拟化且包括低于所述一般模式时钟频率和所述一般模式总线频率的低速模式时钟频率和低速模式总线频率，以及，
特低速模式，其中所述处理器在低于所述低速模式电压和所述低速模式时钟频率的特低速模式电压和特低速模式时钟频率下工作。
19.如权利要求18所述的降噪方法，其中，所述特低速模式包括控制锁相环路(PLL)，以使得所述处理器的特低速模式电压和特低速模式时钟频率被设置为低于所述低速模式电压和所述低速模式时钟频率。
20.如权利要求18所述的降噪方法，其中，所述特低速模式包括使总线信号虚拟化，以使得所述处理器的特低速模式电压和特低速模式时钟频率被设置为低于所述低速模式电压和所述低速模式时钟频率。
CN2008101797966A 2008-06-16 2008-12-05 动态功率管理处理器的降噪装置和方法 Expired - Fee Related CN101609361B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2008-0056525 2008-06-16
KR1020080056525 2008-06-16
KR1020080056525A KR101000555B1 (ko) 2008-06-16 2008-06-16 동적 전력관리 프로세서의 소음저감장치 및 방법

Publications (2)

Publication Number Publication Date
CN101609361A true CN101609361A (zh) 2009-12-23
CN101609361B CN101609361B (zh) 2012-12-12

Family

ID=41009854

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101797966A Expired - Fee Related CN101609361B (zh) 2008-06-16 2008-12-05 动态功率管理处理器的降噪装置和方法

Country Status (4)

Country Link
US (1) US8117473B2 (zh)
EP (1) EP2136284A3 (zh)
KR (1) KR101000555B1 (zh)
CN (1) CN101609361B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109542154A (zh) * 2018-12-26 2019-03-29 联想(北京)有限公司 一种控制方法及电子设备
CN109687690A (zh) * 2018-12-26 2019-04-26 联想(北京)有限公司 一种控制方法、装置及电子设备

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101545876B1 (ko) * 2009-01-22 2015-08-27 삼성전자주식회사 모션 센서 기반의 전력 소모 감소 방법 및 이를 이용한 휴대 단말기
US8924752B1 (en) * 2011-04-20 2014-12-30 Apple Inc. Power management for a graphics processing unit or other circuit

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0167648B1 (ko) 1995-10-10 1999-01-15 김광호 일체형 컴퓨터의 전원 공급 제어 장치 및 그 방법
US6130602A (en) * 1996-05-13 2000-10-10 Micron Technology, Inc. Radio frequency data communications device
US6141762A (en) 1998-08-03 2000-10-31 Nicol; Christopher J. Power reduction in a multiprocessor digital signal processor based on processor load
US6823516B1 (en) * 1999-08-10 2004-11-23 Intel Corporation System and method for dynamically adjusting to CPU performance changes
JP3851289B2 (ja) * 2003-04-22 2006-11-29 インターナショナル・ビジネス・マシーンズ・コーポレーション 情報処理装置、プログラム、記録媒体、及び制御方法
US7167992B2 (en) * 2003-12-18 2007-01-23 Lenovo Singapore Pte, Ltd. Method for controlling the switching of operating modes of an information processor according to the time of switching of the operating modes
GB2410344B (en) 2004-01-26 2006-03-15 Toshiba Res Europ Ltd Dynamic voltage controller
JP2005339310A (ja) * 2004-05-28 2005-12-08 Renesas Technology Corp 半導体装置
US7664970B2 (en) * 2005-12-30 2010-02-16 Intel Corporation Method and apparatus for a zero voltage processor sleep state
US7363523B2 (en) * 2004-08-31 2008-04-22 Intel Corporation Method and apparatus for controlling power management state transitions
KR100663584B1 (ko) * 2004-09-08 2007-01-02 삼성전자주식회사 이동통신 단말기에서 슬립 모드 시 전원 제어 장치 및 방법
US7472289B2 (en) 2004-12-21 2008-12-30 Intel Corporation Audio noise mitigation for power state transitions

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109542154A (zh) * 2018-12-26 2019-03-29 联想(北京)有限公司 一种控制方法及电子设备
CN109687690A (zh) * 2018-12-26 2019-04-26 联想(北京)有限公司 一种控制方法、装置及电子设备
CN109687690B (zh) * 2018-12-26 2021-09-14 联想(北京)有限公司 一种控制方法、装置及电子设备

Also Published As

Publication number Publication date
US8117473B2 (en) 2012-02-14
KR20090130756A (ko) 2009-12-24
CN101609361B (zh) 2012-12-12
EP2136284A2 (en) 2009-12-23
US20090313491A1 (en) 2009-12-17
KR101000555B1 (ko) 2010-12-14
EP2136284A3 (en) 2011-11-16

Similar Documents

Publication Publication Date Title
EP3367212B1 (en) Hardware automatic performance state transitions in system on processor sleep and wake events
JP4376897B2 (ja) プロセッサ電力状態を考慮するメモリコントローラ
US8769332B2 (en) Regional clock gating and dithering
TWI443504B (zh) 多核心處理器系統及其動態電源管理方法與控制裝置
EP1269291A2 (en) Method and apparatus to implement the acpi (advanced configuration and power interface) c3 state in a rdram based system
EP2808757A2 (en) Method and System for Run-Time Reallocation of Leakage Current and Dynamic Power Supply Current
JP2014186478A (ja) 電子機器
WO2016058386A1 (zh) 一种功耗管理方法、装置及计算机存储介质
CN101609361B (zh) 动态功率管理处理器的降噪装置和方法
CN102929381B (zh) 电子系统及其电源管理方法
EP2972660A1 (en) Controlling power supply unit power consumption during idle state
JP2009070389A (ja) 処理装置のためのコントローラ
US20150378418A1 (en) Systems and methods for conserving power in a universal serial bus (usb)
CN204790406U (zh) 一种基于Intel Core 2 处理器的具有多种智能接口的6U CPU主板
US9529405B2 (en) Subsystem idle aggregation
TWI395096B (zh) 電源管理方法及其相關晶片組及電腦系統
TWI428735B (zh) 電源狀態管理方法及相關之電腦系統

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121212

Termination date: 20181205