TWI443504B - 多核心處理器系統及其動態電源管理方法與控制裝置 - Google Patents

多核心處理器系統及其動態電源管理方法與控制裝置 Download PDF

Info

Publication number
TWI443504B
TWI443504B TW101105081A TW101105081A TWI443504B TW I443504 B TWI443504 B TW I443504B TW 101105081 A TW101105081 A TW 101105081A TW 101105081 A TW101105081 A TW 101105081A TW I443504 B TWI443504 B TW I443504B
Authority
TW
Taiwan
Prior art keywords
core
processor
power management
hot
state
Prior art date
Application number
TW101105081A
Other languages
English (en)
Other versions
TW201329686A (zh
Inventor
Kuo Han Chang
Chun Wei Chan
Ming Cheng Liu
zong-pu Qi
Original Assignee
Via Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Tech Inc filed Critical Via Tech Inc
Publication of TW201329686A publication Critical patent/TW201329686A/zh
Application granted granted Critical
Publication of TWI443504B publication Critical patent/TWI443504B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)

Description

多核心處理器系統及其動態電源管理方法與控制裝置
本發明是有關於一種處理器系統及其電源管理方法，且特別是有關於一種多核心處理器系統及其動態電源管理方法與控制裝置。
多核心處理器系統一般是由一顆一般型處理器與一顆或多顆具有特殊運算能力的處理器所組成。此多核心處理器系統採用資源共享的概念，藉以降低硬體配置成本，其中最普遍共享的資源是存儲器，此存儲器內可以存放任何資料，包括用以指示處理器之間通訊狀態的訊號，以及由多個處理器同時進行運算的資料。
近年來，智慧型手機和平板電腦等行動裝置快速地普及並逐漸融入人們的日常生活中。這類裝置可提供多樣化的功能，藉以幫助人們處理生活中的大小事務。而隨著所處理事件的種類與數量的增加，對於處理器運算能力的要求也相對提高。若能在此裝置內整合多個不同處理器的運算特性，不僅能夠達到更好的效能，也比一般使用單一高速處理器的方法來得有效率。
然而，這類裝置通常採用進階精簡指令集機器(Advanced RISC Machine，ARM)架構的處理器，此架構無法像x86系統般可整合多種系統功能模組以提供高階功能。以電源管理為例，非x86系統的處理器所能採用的系統方案相當受限。在此架構下，許多系統功能模組彼此之間無法溝通，因此也無法互相整合以實現高階的電源管理。除此之外，該架構的處理器在執行階段無法進入低階電源狀態以節省電力消耗。
有鑑於此，本發明提出一種多核心處理器系統及其動態電源管理方法與控制裝置，在執行階段(Runtime)根據工作負載(Workload)適時將多核心處理器系統中的主核心及副核心關機或喚醒，可達到省電功效。
本發明提出一種多核心處理器系統的動態電源管理方法，適用於應用多核心處理器的處理器系統，此多核心處理器包括主核心及至少一個副核心。此方法係先取得多核心處理器於執行階段的工作負載，而根據此工作負載以及各個副核心的工作狀態，分別對副核心執行熱插拔(hot plug)操作。然後，藉由監測匯流排主控狀態(Bus master status)以及副核心的工作狀態，據以判斷是否將主核心關閉，其中所述的匯流排主控狀態是由多個匯流排裝置反映出匯流排是否閒置的狀態。最後，當匯流排主控狀態為閒置狀態時，以及副核心皆已被熱拔出時，將主核心關閉。
本發明提出一種多核心處理器系統，其包括多核心處理器、電源管理單元、電源管理暫存器、處理器調整單元及處理器熱插拔單元。其中，多核心處理器包括主核心及至少一個副核心。電源管理單元係耦接主核心及所述副核心。控制模組包括電源管理暫存器，其係用以記錄由多個匯流排裝置反映出匯流排是否閒置的多個裝置狀態產生的一匯流排主控狀態。處理器調整單元係用以取得多核心處理器於執行階段的工作負載以及各個副核心的工作狀態，據以判斷是否分別對所述副核心執行熱插拔操作，而對應輸出調整通知。處理器熱插拔單元係用以接收調整通知，據以控制電源管理單元分別對所述副核心執行熱插拔操作。
本發明提出一種多核心處理器系統的控制裝置，所述多核心處理器系統包括主核心及至少一個副核心，以及耦接所述主核心及副核心的電源管理單元。此控制裝置包括電源管理暫存器、處理器調整單元及處理器熱插拔單元。電源管理暫存器係用以記錄匯流排主控狀態，其中匯流排主控狀態為多個匯流排裝置反映出匯流排是否閒置的狀態。處理器調整單元係用以取得多核心處理器於執行階段的工作負載以及副核心的工作狀態，據以判斷是否分別對副核心執行熱插拔操作。處理器熱插拔單元係用以接收調整通知，據以控制電源管理單元分別對副核心執行熱插拔操作。
基於上述，本發明之多核心處理器系統及其動態電源管理方法與控制裝置係根據多核心處理器於執行階段的工作負載對副核心執行熱插拔操作，並監測匯流排主控狀態以適時地將主核心關閉。藉此，可達到省電功效。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
本發明係將處理器的動態頻率調整(dynamic frequency scaling)、閒置處理(idle handler)、熱插拔(hot plug)等系統功能模組與處理器系統的硬體整合，以尋求在包含進階精簡指令集機器(Advanced RISC Machine，ARM)架構下，提供一種可動態調整處理器系統之主核心及副核心頻率，以及將主核心與副核心關機或喚醒的解決方案，而可達到省電功效。本發明可適用於多種指令集的計算機系統，包含各種精簡指令集或複雜指令集的多核心處理器。
圖1是依照本發明一實施例所繪示之多核心處理器系統的方塊圖。請參照圖1，多核心處理器系統10包括多核心處理器11、電源管理單元12、電源管理暫存器(Power Management I/O Register,PMIO Register) 13、處理器調整單元14及處理器熱插拔單元15。其中，多核心處理器11包括主核心112及至少一個副核心114，例如一個或三個副核心114。電源管理單元12係耦接至主核心112及副核心114，用以調整提供給主核心112及副核心114的工作電壓及操作頻率。
電源管理暫存器13係用以記錄由多個匯流排裝置(未繪示)反映出匯流排之忙碌狀態(即匯流排主控狀態)所產生的邏輯狀態(例如邏輯0或邏輯1)。
處理器調整單元14可根據多核心處理器11的工作負載控制電源管理單元12動態調整提供給主核心112及副核心114的處理器頻率，並適時地關閉或開啟主核心112及副核心114。在本發明中，藉由處理器熱插拔單元15對於主核心112或者至少一個副核心114進行熱拔出或熱插入，而對主核心112或者副核心114進行不同電源狀態之運作。另外，上述的處理器調整單元14或處理器熱插拔單元15例如是以一韌體方式實現。
圖2是依照本發明一實施例所繪示之多核心處理器系統的動態電源管理方法流程圖。請同時參照圖1及圖2，本實施例係介紹圖1之多核心處理器系統10的動態電源管理流程，以下即搭配多核心處理器系統10的各項元件說明此方法的詳細步驟。
首先，由處理器調整單元14取得多核心處理器11於執行階段的工作負載以及其中各個副核心114的工作狀態(步驟S202)，據以判斷是否分別對副核心執行熱插拔操作，並對應輸出調整通知至處理器熱插拔單元15，而由處理器熱插拔單元15控制電源管理單元13分別對副核心執行熱插拔操作(步驟S204)。所述熱插拔操作包含熱拔出步驟或熱插入步驟。其中，所述的工作負載資料例如是從支援作業系統直接電源管理(OS-directed Power Management，OSPM)的電源管理驅動器(Power management driver，PM driver)中取得。詳言之，本實施例係藉由註冊相關限制條件，並利用一個核線程(kernel thread)去監測多核心處理器11的工作負載，藉以提供給處理器調整單元14。
需說明的是，在ARM架構處理器的規格中，執行階段下的電源管理僅限定在下表1所示的某些特定狀態。
為了在執行狀態下提供進階的電源控制，本發明係將處理器邏輯區分為多種電源狀態，並應用動態電壓頻率調整(Dynamic voltage frequency scaling，DVFS)技術將主核心112及副核心114的處理器頻率調整至最低頻率。而在處理器的工作負載(workload)較輕的情況下，再自動將副核心114逐一執行熱拔出(plug out)操作。值得注意的是，在先前技術中，當在執行狀態下的主核心112的處理器頻率調整至最低頻率後，便無法再進入更省電的模式，即主核心112的處理邏輯僅能進入由正常狀態進入待機狀態，而無法進入關機狀態。然而，在本發明中，當在執行狀態下的主核心112的處理器頻率調整至最低頻率後，藉由匯流排主控器進一步監測電源管理暫存器13以及處理器熱插拔單元15，主核心112的處理邏輯可以再進入更省電的模式(即關機模式)。
詳言之，圖3是依照本發明一實施例所繪示之多核心處理器系統的動態電源管理方法流程圖。請參照圖3，處理器調整單元14在取得多核心處理器11於執行階段的工作負載以及其中各個副核心114的工作狀態(步驟S302)之後，會判斷工作負載是否低於一下限值與副核心的工作狀態(步驟S304)。
若判斷工作負載低於下限值以及副核心的工作狀態為工作，則處理器調整單元14會根據工作負載調降主核心112及至少一副核心114的處理器頻率至一最低頻率，並會通知處理器熱插拔單元15以對副核心114執行熱拔出操作(步驟S306)。值得注意的是，此時的主核心112尚未執行熱拔出操作；反之，處理器調整單元14會再進一步判斷工作負載是否高於一上限值與副核心的工作狀態(步驟S308)。
若判斷工作負載高於上限值以及副核心的工作狀態為非工作，則處理器調整單元14會根據工作負載調高主核心112及至少一副核心114的處理器頻率，並會通知處理器熱插拔單元15，以對副核心114執行熱插入操作(步驟S310)。在每次執行完一個副核心114的熱拔出或熱插入操作之後，流程即回到步驟S302，由處理器調整單元14重新取得多核心處理器11的工作負載，並持續地監測並調整副核心114的工作狀態。
回到圖2的流程，當多核心處理器11僅剩下主核心112在運作時，匯流排主控器則會監測電源管理暫存器13所記錄的匯流排主控狀態並取得主核心112的工作狀態，據以判斷是否將主核心112關閉(步驟S206)。當匯流排主控器判斷匯流排主控狀態為閒置狀態時，處理器調整單元14即對應輸出調整通知至處理器熱插拔單元15，而由處理器熱插拔單元15控制電源管理單元13將主核心112關閉(步驟S208)。其中，所述的匯流排主控狀態是由多個匯流排裝置(未繪示)出匯流排是否閒置所產生的，而處理器調整單元14根據此匯流排主控狀態，即可決定是否將主核心關閉。
需說明的是，本發明在將主核心關閉之後，還包括提供一個回復的機制及架構，使得多核心處理器系統在其主核心及副核心均關閉的情況下，仍然能夠回應外來的中斷請求，而適時地重新啟動處理器，以服務該中斷請求。
圖4是依照本發明一實施例所繪示之多核心處理器系統的方塊圖。請參照圖4，多核心處理器系統40包括多核心處理器41、電源管理單元42及控制模組43，這些元件例如整合在一個系統單晶片(System on a chip，SoC)中。多核心處理器41包括主核心412及至少一個副核心414。電源管理單元42係耦接至主核心412及副核心414，用以調整提供給主核心412及副核心414的工作電壓及操作頻率。
控制模組43例如是一個晶片組，其中包括多個裝置狀態暫存器431、邏輯電路432、電源管理暫存器433、處理調整單元434、處理器熱插拔單元435及第一中斷控制器436。其中，裝置狀態暫存器431例如會分別接收外部週邊裝置45所反應的裝置狀態。詳言之，增強型主機控制器介面(Enhanced host controller interface，EHCI)或高傳真音效控制器(High definition audio controller，HDAC)等硬體會根據週邊元件內連接(Peripheral component interconnect，PCI)裝置的工作負載將其忙碌狀態反映至匯流排上的裝置狀態暫存器431。裝置狀態暫存器431上記錄的裝置狀態會再經由邏輯電路432(例如或邏輯閘)整合為匯流排主控狀態(例如邏輯0或邏輯1)，而存入電源管理暫存器433中。
處理器調整單元434根據多核心處理器41的工作負載控制電源管理單元42動態調整提供給主核心412及副核心414的處理器頻率，並適時地關閉或開啟副核心414。此外，匯流排主控器可監測電源管理暫存器433所記錄的匯流排主控狀態並取得主核心412的工作狀態，據以判斷是否將主核心412關閉。此動態調整方式與前述實施例相同，故在此不再贅述。
需說明的是，本實施例的控制模組43還透過第一中斷控制器436耦接至電源管理單元42及多核心處理器41的第二中斷控制器416。此第一中斷控制器434例如是向量中斷控制器(Vector interrupt controller，VIC)，而此第二中斷控制器416則例如是通用中斷控制器(Generic interrupt controller，GIC)，在此不設限。其中，第一中斷控制器434例如會接收週邊裝置發出的中斷請求，而據以控制電源管理單元42重新啟動先前被關閉的主核心412。
詳言之，圖5是依照本發明一實施例所繪示之多核心處理器系統的動態電源管理方法流程圖。請同時參照圖4及圖5，本實施例係介紹在圖4之多核心處理器系統40的主核心412及副核心414均已關閉的情況下重新啟動主核心412及副核心414的流程。以下即搭配多核心處理器系統40的各項元件說明此方法的詳細步驟。
首先，由第一中斷控制器436接收週邊裝置發出的中斷請求，並通知電源管理單元42(步驟S502)。其中，第一中斷控制器436在接收到中斷請求後例如會保留此中斷請求一段時間而不送到多核心處理器41，直到多核心處理器41的主核心412回復至正常運作為止。
電源管理單元42在接收到第一中斷控制器436的通知後，即將主核心412重新啟動(re-enable)(步驟S504)。待主核心412重新啟動之後，第一中斷控制器436即會將中斷請求傳送至多核心處理器41中的第二中斷控制器416(步驟S506)，而由第二中斷控制器416通知主核心412服務中斷請求(步驟S508)。
類似於圖3的流程，在主核心412重新啟動之後，管理模組44的處理器調整單元434即會自動取得多核心處理器41於執行階段的工作負載，而據以調整主核心412或副核心414的操作頻率，或是將主核心412或副核心414喚醒或關閉，藉以達到省電的功效。
綜上所述，本發明之多核心處理器系統及其動態電源管理方法與控制裝置提供處理器執行階段的多個電源管理模式，而可在執行階段下，根據處理器的工作負載以及匯流排主控狀態動態調整多核心處理器中主核心或副核心的操作頻率，並適時將主核心或副核心關閉，而可達到省電功效。此外，在主核心或副核心均關閉的情況下，本發明還利用一個向量中斷控制器來執行入場(gating)中斷機制，而提供在執行階段將主核心或副核心回復的功能。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10、40．．．多核心處理器系統
11、41．．．多核心處理器
12、42．．．電源管理單元
43．．．控制模組
112、412．．．主核心
114、414．．．副核心
13、433．．．電源管理暫存器
14、434．．．處理器調整單元
15、435．．．處理器熱插拔單元
416．．．第二中斷控制器
432．．．裝置狀態暫存器
434．．．邏輯電路
436．．．第一中斷控制器
S202~S208．．．本發明一實施例之多核心處理器系統的動態電源管理方法的步驟
S302~S310．．．本發明一實施例之多核心處理器系統的動態電源管理方法的步驟
S502~S508．．．本發明一實施例之多核心處理器系統的動態電源管理方法的步驟
圖1是依照本發明一實施例所繪示之多核心處理器系統的方塊圖。
圖2是依照本發明一實施例所繪示之多核心處理器系統的動態電源管理方法流程圖。
圖3是依照本發明一實施例所繪示之多核心處理器系統的動態電源管理方法流程圖。
圖4是依照本發明一實施例所繪示之多核心處理器系統的方塊圖。
圖5是依照本發明一實施例所繪示之多核心處理器系統的動態電源管理方法流程圖。
S202~S208．．．本發明一實施例之多核心處理器系統的動態電源管理方法的步驟

Claims (16)

  1. 一種多核心處理器系統的動態電源管理方法，適用於應用一多核心處理器的一處理器系統，該多核心處理器包括一主核心及至少一副核心，該方法包括下列步驟：取得該多核心處理器於一執行(Runtime)階段的一工作負載(Workload)；根據該工作負載與該至少一副核心的一工作狀態，分別對該至少一副核心執行一熱插拔(hot plug)操作，其中該熱插拔操作包含熱拔出步驟或熱插入步驟；監測一匯流排主控狀態以及該至少一副核心的工作狀態，據以判斷是否關閉(Power off)該主核心，其中該匯流排主控狀態為多個匯流排裝置反映出該匯流排是否閒置的狀態；以及當該匯流排主控狀態為一閒置狀態，以及該至少一副核心皆已被熱拔出時，關閉該主核心。
  2. 如申請專利範圍第1項所述之多核心處理器系統的動態電源管理方法，其中上述熱拔出步驟包括：判斷該工作負載是否低於一下限值與該至少一副核心的該工作狀態；以及若該工作負載低於該下限值以及該工作狀態為工作，對該至少一副核心執行一熱拔出(plug out)操作，以及其中上述熱插入步驟更包括：判斷該工作負載是否高於一上限值與該至少一副核心的該工作狀態；以及若該工作負載高於該上限值以及該工作狀態為非工作，對該至少一副核心執行一熱插入(plug in)操作。
  3. 如申請專利範圍第1項所述之多核心處理器系統的動態電源管理方法，其中上述熱拔出步驟更包括根據該工作負載調降該主核心及該至少一副核心的一處理器頻率至一最低頻率。
  4. 如申請專利範圍第1項所述之多核心處理器系統的動態電源管理方法，其中在關閉該主核心的步驟之後，更包括：利用一第一中斷控制器接收多個週邊裝置之一發出的一中斷請求，並通知一電源管理單元(PMU)；該電源管理單元重新啟動該主核心；該第一中斷控制器傳送該中斷請求至該多核心處理器中的一第二中斷控制器；以及該第二中斷控制器通知該主核心服務該中斷請求。
  5. 如申請專利範圍第4項所述之多核心處理器系統的動態電源管理方法，其中該第一中斷控制器為一向量中斷控制器(VIC)，而該第二中斷控制器為一通用中斷控制器(GIC)。
  6. 一種多核心處理器系統，包括：一多核心處理器，包括一主核心及至少一副核心；一電源管理單元，耦接該主核心及該至少一副核心；一電源管理暫存器，記錄一匯流排主控狀態，其中該匯流排主控狀態為多個匯流排裝置反映出該匯流排是否閒置的狀態；一處理器調整單元，取得該多核心處理器於一執行階段的一工作負載以及各該些副核心的一工作狀態，據以判斷是否分別對該至少一副核心執行一熱插拔操作，而對應輸出一調整通知；以及一處理器熱插拔單元(CPU hot-plug)，接收該調整通知，據以控制該電源管理單元分別對該至少一副核心執行一熱插拔操作。
  7. 如申請專利範圍第6項所述之多核心處理器系統，其中該處理器調整單元在判斷該匯流排主控狀態為一閒置狀態，以及該至少一副核心皆已被熱拔出時，決定關閉該主核心。
  8. 如申請專利範圍第6項所述之多核心處理器系統，其中該處理器調整單元更包括在該工作負載低於一下限值以及該工作狀態為工作時，通知該處理器熱插拔單元逐一對該至少一副核心執行一熱拔出操作。
  9. 如申請專利範圍第6項所述之多核心處理器系統，其中該處理器調整單元更包括根據該工作負載調降該主核心及該至少一副核心的一處理器頻率至一最低頻率。
  10. 如申請專利範圍第6項所述之多核心處理器系統，其中該處理器調整單元更包括在該工作負載高於一上限值以及該工作狀態為非工作時，通知該處理器熱插拔單元對該至少一副核心執行一熱插入操作。
  11. 如申請專利範圍第6項所述之多核心處理器系統，更包括：多個裝置狀態暫存器，分別記錄該些匯流排裝置反映的裝置狀態；以及一邏輯電路，耦接該些裝置狀態暫存器及該電源管理暫存器，整合該些裝置狀態為該匯流排主控狀態，並記錄該匯流排主控狀態於該電源管理暫存器。
  12. 如申請專利範圍第6項所述之多核心處理器系統，更包括：一第一中斷控制器，耦接該電源管理單元，接收該匯流排上之週邊裝置發出的一中斷請求，據以通知該電源管理單元重新啟動該主核心。
  13. 如申請專利範圍第12項所述之多核心處理器系統，其中該第一中斷控制器耦接至該多核心處理器中的一第二中斷控制器，而在該主核心重新啟動後，傳送該中斷請求至該第二中斷控制器，而由該第二中斷控制器通知該主核心服務該中斷請求。
  14. 如申請專利範圍第13項所述之多核心處理器系統，其中該第一中斷控制器為一向量中斷控制器，而該第二中斷控制器為一通用中斷控制器。
  15. 如申請專利範圍第6項所述之多核心處理器系統，其中該多核心處理器系統為一系統單晶片(System on a chip，SoC)。
  16. 一種多核心處理器系統的一控制裝置，該多核心處理器系統包括一主核心及至少一副核心，一電源管理單元，耦接該主核心及該至少一副核心，該控制裝置，包括：一電源管理暫存器，記錄一匯流排主控狀態，其中該匯流排主控狀態為多個匯流排裝置反映出該匯流排是否閒置的狀態；一處理器調整單元，取得該多核心處理器於一執行階段的一工作負載以及該至少一副核心的一工作狀態，據以判斷是否分別對該至少一副核心執行一熱插拔操作；以及一處理器熱插拔單元(CPU hot-plug)，接收該調整通知，據以控制該電源管理單元分別對該至少一副核心執行一熱插拔操作。
TW101105081A 2012-01-06 2012-02-16 多核心處理器系統及其動態電源管理方法與控制裝置 TWI443504B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210003639.6A CN102566739B (zh) 2012-01-06 2012-01-06 多核处理器系统及其动态电源管理方法与控制装置

Publications (2)

Publication Number Publication Date
TW201329686A TW201329686A (zh) 2013-07-16
TWI443504B true TWI443504B (zh) 2014-07-01

Family

ID=46412326

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101105081A TWI443504B (zh) 2012-01-06 2012-02-16 多核心處理器系統及其動態電源管理方法與控制裝置

Country Status (3)

Country Link
US (1) US8977880B2 (zh)
CN (1) CN102566739B (zh)
TW (1) TWI443504B (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013222321A (ja) * 2012-04-17 2013-10-28 Sony Corp メモリ制御装置、メモリ制御方法、情報処理装置、およびプログラム
CN103415824B (zh) * 2012-08-30 2015-04-08 华为终端有限公司 一种控制中央处理器的方法和装置
JP5871075B2 (ja) 2012-08-30 2016-03-01 ▲華▼▲為▼▲終▼端有限公司 中央演算装置を制御するための方法および装置
US9383806B2 (en) * 2013-04-17 2016-07-05 Apple Inc. Multi-core processor instruction throttling
CN104661016A (zh) * 2013-11-20 2015-05-27 扬智科技股份有限公司 侦测方法及其电子装置
CN103631736B (zh) * 2013-11-27 2016-08-17 华为技术有限公司 设备资源控制方法和装置
CN104731740B (zh) * 2013-12-23 2017-11-10 联芯科技有限公司 终端中多核处理器热插拔控制方法和装置
US9606605B2 (en) 2014-03-07 2017-03-28 Apple Inc. Dynamic voltage margin recovery
TWI602125B (zh) 2014-04-17 2017-10-11 國立臺灣大學 資源分配方法
KR102169692B1 (ko) * 2014-07-08 2020-10-26 삼성전자주식회사 멀티-코어 프로세서를 포함하는 시스템 온 칩 및 그것의 동적 전력 관리 방법
US10365947B2 (en) 2014-07-28 2019-07-30 Hemett Packard Enterprise Development Lp Multi-core processor including a master core performing tasks involving operating system kernel-related features on behalf of slave cores
US10234932B2 (en) 2015-07-22 2019-03-19 Futurewei Technologies, Inc. Method and apparatus for a multiple-processor system
US20170147355A1 (en) * 2015-11-24 2017-05-25 Le Holdings (Beijing) Co., Ltd. Method and system for accelerating intelligent terminal boot speed
US10365700B2 (en) 2015-11-27 2019-07-30 Samsung Electronics Co., Ltd. System and method of managing context-aware resource hotplug
CN105892615A (zh) * 2015-12-22 2016-08-24 乐视移动智能信息技术（北京）有限公司 一种处理器负载收集方法及装置
US20170212575A1 (en) * 2016-01-21 2017-07-27 Mediatek Inc. Power budget allocation method and apparatus for generating power management output according to system setting of multi-core processor system and target power budget
CN107885585A (zh) * 2016-09-30 2018-04-06 罗伯特·博世有限公司 一种在多核电子控制单元中的动态任务调度器
CN108063778B (zh) * 2016-11-07 2021-11-16 台达电子工业股份有限公司 电源分配单元及其所适用的电源管理系统
TWI635383B (zh) * 2016-12-30 2018-09-11 技嘉科技股份有限公司 記憶體時脈頻率調整方法、主機板及計算機操作系統
US11157064B2 (en) 2017-09-28 2021-10-26 Intel Corporation Techniques to dynamically enable and disable accelerator devices in compute environments
US20190101969A1 (en) * 2017-09-29 2019-04-04 Intel Corporation Control Blocks for Processor Power Management
CN111077976B (zh) * 2018-10-18 2021-07-20 珠海全志科技股份有限公司 多核心处理器的空闲状态低功耗模式实现方法和处理器
US11766975B2 (en) * 2019-07-17 2023-09-26 Marvell Asia Pte, Ltd. Managing power in an integrated circuit for high-speed activation
TWI722521B (zh) * 2019-08-02 2021-03-21 新唐科技股份有限公司 控制裝置及調整方法
TWI735928B (zh) * 2019-08-02 2021-08-11 新唐科技股份有限公司 控制裝置及調整方法
CN110716756B (zh) * 2019-10-15 2023-03-14 上海兆芯集成电路有限公司 多晶粒的多核计算机平台及其开机方法
FR3109227B1 (fr) * 2020-04-14 2022-05-06 St Microelectronics Alps Sas Contrôleur d’interruption et procédé de gestion d’un tel contrôleur
CN112000216B (zh) * 2020-09-02 2022-08-23 展讯通信（上海）有限公司 系统级芯片及其工作模式管理方法、智能穿戴设备

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5737615A (en) * 1995-04-12 1998-04-07 Intel Corporation Microprocessor power control in a multiprocessor computer system
JPH11184554A (ja) * 1997-12-24 1999-07-09 Mitsubishi Electric Corp クロック制御タイプ情報処理装置
US6711691B1 (en) * 1999-05-13 2004-03-23 Apple Computer, Inc. Power management for computer systems
US6990594B2 (en) * 2001-05-02 2006-01-24 Portalplayer, Inc. Dynamic power management of devices in computer system by selecting clock generator output based on a current state and programmable policies
US6901522B2 (en) * 2001-06-07 2005-05-31 Intel Corporation System and method for reducing power consumption in multiprocessor system
US7134031B2 (en) * 2003-08-04 2006-11-07 Arm Limited Performance control within a multi-processor system
TWI247218B (en) 2004-11-24 2006-01-11 Via Tech Inc Computer system and power state switching method thereof
CN1300661C (zh) * 2004-12-09 2007-02-14 威盛电子股份有限公司 计算机系统及电源管理状态切换方法
CN101414268A (zh) * 2007-10-15 2009-04-22 南京大学 一种在ARM MPCore处理器上管理处理器热插拔的方法
CN101403982B (zh) * 2008-11-03 2011-07-20 华为技术有限公司 一种多核处理器的任务分配方法和系统
US8782451B2 (en) * 2010-12-22 2014-07-15 Via Technologies, Inc. Power state synchronization in a multi-core processor

Also Published As

Publication number Publication date
CN102566739B (zh) 2014-11-26
TW201329686A (zh) 2013-07-16
CN102566739A (zh) 2012-07-11
US20130179710A1 (en) 2013-07-11
US8977880B2 (en) 2015-03-10

Similar Documents

Publication Publication Date Title
TWI443504B (zh) 多核心處理器系統及其動態電源管理方法與控制裝置
US9864427B2 (en) Power efficient processor architecture
US7451333B2 (en) Coordinating idle state transitions in multi-core processors
TWI438615B (zh) 電源管理方法及相關裝置
KR101254878B1 (ko) 마이크로 아키텍처 대역폭 스로틀링을 통해 프로세서를 작동하기 위한 방법, 디바이스 및 시스템
US9563257B2 (en) Dynamic energy-saving method and apparatus for PCIE device, and communication system thereof
EP3190478A1 (en) Method, apparatus and system to transition system power state of a computer platform
US11762450B2 (en) USB Type-C subsystem power management
US20140189401A1 (en) Block-level sleep logic
EP2972826B1 (en) Multi-core binary translation task processing
US9753531B2 (en) Method, apparatus, and system for energy efficiency and energy conservation including determining an optimal power state of the apparatus based on residency time of non-core domains in a power saving state
TWI470410B (zh) 電子系統及其電源管理方法
JP2023047293A (ja) 決定論的省電力状態を達成するための装置及び方法
KR20140026308A (ko) 멀티 코어 시스템의 전력 관리 장치 및 방법
CN113253824A (zh) 一种基于risc-v内核的mcu系统、供电方法以及终端设备
US7634672B2 (en) Power saving method of central processing unit
KR101896494B1 (ko) 컴퓨팅 디바이스들에서의 전력 관리
TWI395096B (zh) 電源管理方法及其相關晶片組及電腦系統
TWI428735B (zh) 電源狀態管理方法及相關之電腦系統
TW201351113A (zh) 計算機裝置及重置訊號過濾方法
TW201719330A (zh) 快捷外設互聯標準連接介面、電子裝置及其周邊裝置關機方法
TWM524502U (zh) 主機系統