TWI635383B

TWI635383B - 記憶體時脈頻率調整方法、主機板及計算機操作系統

Info

Publication number: TWI635383B
Application number: TW105144019A
Authority: TW
Inventors: 陳秋媚; 林火元; 高聖亮
Original assignee: 技嘉科技股份有限公司
Priority date: 2016-12-30
Filing date: 2016-12-30
Publication date: 2018-09-11
Also published as: US10922261B2; US20180188770A1; TW201823911A

Abstract

本發明提出一種記憶體時脈頻率調整方法適用於電腦裝置。電腦裝置包括基本輸入輸出系統以及記憶體模組。記憶體時脈頻率調整方法包括以下步驟。執行電腦裝置的開機程序，並且記憶體模組操作在基本輸入輸出系統設定的記憶體時脈頻率。藉由基本輸入輸出系統判斷電腦裝置是否成功開機，以決定是否重新執行電腦裝置的開機程序。當電腦裝置重新執行開機程序時，藉由基本輸入輸出系統調整記憶體時脈頻率，以降低記憶體時脈頻率，以使記憶體模組操作在調降後的記憶體時脈頻率。另外，應用記憶體時脈頻率調整方法的主機板及計算機操作系統亦被提出。

Description

記憶體時脈頻率調整方法、主機板及計算機操作系統

本發明是有關於一種時脈頻率調整方法，且特別是有關於一種記憶體時脈頻率調整方法、主機板及計算機操作系統。

在電腦設備的技術領域中，記憶體模組（memory module）是電腦裝置中不可或缺的必要電路元件。電腦裝置是否可成功執行開機程序，以進入作業系統（Operating System, OS），可能攸關於記憶體模組是否可有效運行。舉例來說，當使用者想要有較佳的使用效率時，通常會透過將記憶體模組超頻（overclock）的方式，使電腦裝置的處理速度可以超過預設的標準速度。但是，記憶體模組可能會有超頻失敗的情況發生，而造成電腦裝置無法成功開機，以進入作業系統。或者是，使用者購買新的記憶體模組可能為瑕疵品，導致購買的記憶體模組可能無法操作在標準記憶體時脈頻率。因此，在上述情境下，傳統的電腦裝置若在多次重新執行開機程序後，但是仍無法成功開機，則使用者需要以手動設定的方式重新啟動並且重新進入基本輸入輸出系統設定記憶體時脈頻率。但是，上述方法除了不便於使用者之外，並且於使用者重新設定記憶體時脈頻率後，電腦裝置仍可能無法成功開機。據此，如何自動調整記憶體時脈頻率，以使電腦裝置可成功開機是目前重要的課題。

本發明提供一種記憶體時脈頻率調整方法、主機板及計算機操作系統，可自動調降記憶體時脈頻率，以使電腦裝置在系統穩定下可正常執行開機程序。

本發明的記憶體時脈頻率調整方法適用於電腦裝置。電腦裝置包括基本輸入輸出系統以及記憶體模組。記憶體時脈頻率調整方法包括以下步驟。執行電腦裝置的開機程序，並且記憶體模組操作在基本輸入輸出系統設定的記憶體時脈頻率。藉由基本輸入輸出系統判斷電腦裝置是否成功開機，以決定是否重新執行電腦裝置的開機程序。當電腦裝置重新執行開機程序時，藉由基本輸入輸出系統調整記憶體時脈頻率的設定，以降低記憶體時脈頻率，以使記憶體模組操作在調降後的記憶體時脈頻率。

在本發明的一實施例中，上述藉由基本輸入輸出系統調整記憶體時脈頻率的設定，以降低記憶體時脈頻率的步驟包括以下步驟。藉由基本輸入輸出系統依據預設的頻率調整範圍來降低記憶體時脈頻率。

在本發明的一實施例中，上述藉由基本輸入輸出系統調整記憶體時脈頻率的設定，以降低記憶體時脈頻率的步驟包括以下步驟。藉由基本輸入輸出系統依據記憶體模組的工作電壓、列位址至行位址延遲時間、行位址控制器延遲時間以及迴轉率的至少其中之一來決定調降後的記憶體時脈頻率。

在本發明的一實施例中，上述藉由基本輸入輸出系統調整記憶體時脈頻率的設定，以降低記憶體時脈頻率的步驟包括以下步驟。藉由基本輸入輸出系統降低記憶體時脈頻率至預設最低門檻的記憶體時脈頻率。

在本發明的一實施例中，上述的預設最低門檻的記憶體時脈頻率低於記錄在記憶體模組的串列式存在偵測當中的標準記憶體時脈頻率。

本發明的主機板包括基本輸入輸出系統、處理器以及記憶體模組。處理器耦接基本輸入輸出系統，當執行開機程序時，處理器執行基本輸入輸出系統。記憶體模組耦接處理器，當執行開機程序時，記憶體模組操作在基本輸入輸出系統設定的記憶體時脈頻率。基本輸入輸出系統判斷是否成功開機，以決定是否重新執行開機程序，並且當重新執行開機程序時，基本輸入輸出系統調整記憶體時脈頻率的設定，以降低記憶體時脈頻率，以使記憶體模組操作在調降後的記憶體時脈頻率。

在本發明的一實施例中，上述的基本輸入輸出系統依據預設的頻率調整範圍來降低記憶體時脈頻率。

在本發明的一實施例中，上述的基本輸入輸出系統依據記憶體模組的工作電壓、列位址至行位址延遲時間、行位址控制器延遲時間以及迴轉率的至少其中之一來決定調降後的記憶體時脈頻率。

在本發明的一實施例中，上述的基本輸入輸出系統降低記憶體時脈頻率至預設最低門檻的記憶體時脈頻率。

本發明的計算機操作系統包括電腦裝置、基本輸入輸出系統、處理器以及記憶體模組。電腦裝置用以執行開機程序。基本輸入輸出系統設置於電腦裝置。處理器耦接基本輸入輸出系統。當電腦裝置執行開機程序時，處理器執行基本輸入輸出系統。當電腦裝置執行開機程序時，記憶體模組操作在基本輸入輸出系統設定的記憶體時脈頻率。基本輸入輸出系統判斷電腦裝置是否成功開機，以決定是否重新執行電腦裝置的開機程序。當重新執行開機程序時，基本輸入輸出系統調整記憶體時脈頻率的設定，以降低記憶體時脈頻率，以使記憶體模組操作在調降後的記憶體時脈頻率。

基於上述，本發明的記憶體時脈頻率調整方法、主機板及電腦操作系統可藉由判斷電腦裝置是否成功開機並進入作業系統或是系統是否穩定，來決定是否調降記憶體模組的記憶體時脈頻率，並重新執行開機程序。因此，電腦裝置於重新啟動後的記憶體模組可操作在較低的記憶體時脈頻率。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

以下提出多個實施例來說明本發明，然而本發明不限於所例示的多個實施例。又實施例之間也允許有適當的結合。在本案說明書全文（包括申請專利範圍）中所使用的「耦接」一詞可指任何直接或間接的連接手段。舉例而言，若文中描述第一裝置耦接至於第二裝置，則應該被解釋成該第一裝置可以直接連接於該第二裝置，或者該第一裝置可以透過其他裝置或某種連接手段而間接地連接至該第二裝置。

圖1繪示本發明一實施例的電腦裝置的示意圖。參照圖1，計算機操作系統10包括電腦裝置100。電腦裝置100包括主機板100B（Mainboard），並且主機板100B可預先設置基本輸入輸出系統140（Basic Input Output System, BIOS）。在本實施例中處理器120可透過處理器連接座（CPU socket）設置在主機板100B上。記憶體模組160可透過記憶體連接座（Memory socket）設置在主機板100B上。也就是說，主機板100B可包括有處理器120、基本輸入輸出系統140以及記憶體模組160。處理器120耦接基本輸入輸出系統140以及記憶體模組160。在本實施例中，基本輸入輸出系統140具有設定記憶體模組160的記憶體時脈頻率（memory clock frequency）的功能。當電腦裝置100進行開機程序（boot loader）時，電腦裝置100執行基本輸入輸出系統140，並且依據基本輸入輸出系統140設定的記憶體時脈頻率來操作記憶體模組160。

在本實施例中，若電腦裝置100開機失敗或無法進入作業系統，則電腦裝置100將重新進行開機程序，並且重新進入基本輸入輸出系統140。然而，電腦裝置100開機失敗的原因可能是因為記憶體模組160無法有效運作，導致電腦裝置100無法正常開機。換句話說，記憶體模組160可能無法操作在原先基本輸入輸出系統140所設定的記憶體時脈頻率。因此，在本實施例中，基本輸入輸出系統140於重新啟動後將會重新設定記憶體時脈頻率，以使記憶體模組160於重新啟動後將操作在較低的記憶體時脈頻率，其中重新啟動係指重新執行開機程序。也就是說，本實施例的電腦裝置100可自動調整記憶體模組160的記憶體時脈頻率。

在本實施例中，電腦裝置100可以是個人電腦（personal computer）、筆記型電腦（notebook computer）、平板型電腦（tablet computer）等，具有運算功能的裝置。電腦裝置100可具有主機板100B，並且於主機板100B上可設置有處理器120、基本輸入輸出系統140以及記憶體模組160。在本實施例中，處理器120可為一種中央處理器（Central Processing Unit, CPU）。基本輸入輸出系統140可預先儲存在儲存裝置當中，儲存裝置可為一種快閃記憶體（flash memory），並且預先設置在主機板100B上。在本實施例中，記憶體模組160可為一種隨機存取記憶體（Dynamic Random Access Memory, DRAM），例如是同步動態隨機存取記憶體（Synchronous Dynamic Random-Access Memory，SDRAM）、第二代雙倍資料率同步動態隨機存取記憶體（DDR2 SDRAM）、第三代雙倍資料率同步動態隨機存取記憶體（DDR3 SDRAM）或第四代雙倍資料率同步動態隨機存取記憶體（DDR4 SDRAM）等，本發明並不加以限制。

圖2繪示本發明一實施例的記憶體時脈頻率調整方法的步驟流程圖。參照圖1、2，本實施例的記憶體時脈頻率調整方法至少可適用於圖1的電腦裝置100。本實施例的記憶體時脈頻率調整方法可包括以下步驟。首先，在步驟S210中，處理器120執行電腦裝置100的開機程序，並且記憶體模組160操作在基本輸入輸出系統140設定的記憶體時脈頻率。接著，在步驟S220中，基本輸入輸出系統140判斷電腦裝置100是否成功開機，以決定是否重新執行電腦裝置的開機程序。再接著，在步驟S230中，當電腦裝置100重新執行開機程序時，基本輸入輸出系統140調整記憶體模組160的記憶體時脈頻率的設定，以降低記憶體時脈頻率的設定，以使記憶體模組160操作在調降後的記憶體時脈頻率。也就是說，由於記憶體模組160可能操作在無法有效執行的記憶體時脈頻率，因此若電腦裝置100無法成功開機，則本實施例的基本輸入輸出系統140將會自動調降記憶體時脈頻率，以使記憶體模組160於下次的開機程序當中可操作在調降後的記憶體時脈頻率。也就是說，本實施例的電腦裝置100可對應記憶體模組160的實際工作效能來自動調整記憶體時脈頻率。

為了讓本領域具通常知識者能明瞭本發明的記憶體時脈頻率的調整手段，以下舉另一實施例說明之。圖3繪示本發明另一實施例的記憶體時脈頻率調整方法的步驟流程圖。參照圖1、3，本實施例的記憶體時脈頻率調整方法至少可適用於圖1的電腦裝置100。在步驟S310中，處理器120執行電腦裝置100開機程序，並且記憶體模組160操作在基本輸入輸出系統140設定的記憶體時脈頻率。須注意的是，在本實施例中，基本輸入輸出系統140設定的記憶體時脈頻率可以是記錄在記憶體模組160的串列式存在偵測（Serial Presence Detect, SPD）當中的標準記憶體時脈頻率，或者是由使用者自行於基本輸入輸出系統140設定的記憶體時脈頻率，本發明並不加以限制。標準記憶體時脈頻率係指原廠設定（default setting）。也就是說，本實施例的記憶體時脈頻率調整方法的操作情境可應用在記憶體模組160為一般執行的情況或降頻（underclocking）或超頻（overclocking）的情況下。無論基本輸入輸出系統140原先設定的記憶體時脈頻率為多少，本發明的基本輸入輸出系統140都可自動對應是否在系統穩定下可成功開機來決定是否對應執行記憶體時脈頻率的降頻。

在步驟S320中，基本輸入輸出系統140判斷電腦裝置100在系統穩定下是否成功開機。在步驟S350中，若電腦裝置100可成功開機，則電腦裝置100進入作業系統（Operation System, OS）。反之，在步驟330中，若電腦裝置100無法成功開機，則基本輸入輸出系統140可先判斷記憶體時脈頻率是否為最低門檻（minimum threshold）的記憶體時脈頻率。在本實施例中，最低門檻的記憶體時脈頻率係指可運作記憶體模組160的最低時脈頻率，例如DDR3可運作的最低時脈頻率為800百萬赫茲（MHz），或者是DDR4可運作的最低時脈頻率為2133百萬赫茲，因此最低門檻的記憶體時脈頻率低於標準記憶體時脈頻率。但本發明並不限於此。在一實施例中，最低門檻的記憶體時脈頻率可依據記憶體模組160的規格來決定，或可由使用者預先設定之。也就是說，若記憶體模組160於前次開機時，記憶體模組160已經是操作在最低時脈頻率，而電腦裝置100仍無法成功開機，則基本輸入輸出系統140不會再調降記憶體時脈頻率的設定。換句話說，若記憶體模組160操作在最低時脈頻率，但電腦裝置100仍無法成功開機，則表示記憶體模組160可能為損壞狀態，或者是電腦裝置100無法成功開機的因素與記憶體模組160無關。因此，基本輸入輸出系統140將會停止調整記憶體時脈頻率或者停止執行開機程序。

在步驟S340中，由於記憶體模組160於前次開機的記憶體時脈頻率非最低門檻的記憶體時脈頻率，因此基本輸入輸出系統140將調整記憶體時脈頻率的設定，以降低記憶體時脈頻率，並且再次嘗試重新執行電腦裝置100的開機程序。也就是說，在本實施例中，若電腦裝置100無法成功開機，則基本輸入輸出系統140將會不斷嘗試調降記憶體時脈頻率，直到電腦裝置100可成功開機，或者是記憶體時脈頻率為最低門檻的記憶體時脈頻率。

值得注意的是，在本實施例中，基本輸入輸出系統140可以依據預設的頻率調整範圍來降低記憶體時脈頻率，例如是可預設每次調降20、30或40百萬赫茲的方式，自動尋找記憶體模組160所能支援的穩定頻率值。或者，基本輸入輸出系統140可依據記憶體模組160的工作電壓（operating voltage）、列位址至行位址延遲時間（RAS-to-CAS Delay, tRCD）、行位址控制器延遲時間（Column Address Strobe Latency, CAS Latency）以及迴轉率（slew rate）的至少其中之一來計算或估測記憶體時脈頻率的調降範圍，以取得調降後的記憶體時脈頻率，但本發明並不限於此。在一實施例中，基本輸入輸出系統140也可依據處理器120或是其他系統元件的運作條件來計算記憶體時脈頻率的調降範圍。也就是說，本實施例的基本輸入輸出系統140可進一步包括用於計算記憶體時脈頻率的運算程式或演算法。當電腦裝置100無法成功開機時，基本輸入輸出系統140可計算或估測記憶體時脈頻率所需調降的範圍或是調降後的記憶體時脈頻率的數值，以使重新啟動後的記憶體模組160可操作在適當的記憶體時脈頻率。

綜上所述，本發明的記憶體時脈頻率調整方法及電腦裝置可藉由判斷電腦裝置是否在系統穩定下成功開機並進入作業系統，來決定是否藉由基本輸入輸出系統調降記憶體時脈頻率的設定，並重新執行開機程序。也就是說，本發明的基本輸入輸出系統可自動依據具體電腦裝置是否重新啟動，來對應自動降頻記憶體模組的記憶體時脈頻率。並且，本發明的記憶體時脈頻率調整方法及電腦裝置可透過計算或是預設的頻率調降範圍，來決定調降後的記憶體時脈頻率，以使有效率的進行記憶體模組的降頻。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10：計算機操作系統 100：電腦裝置 100B：主機板 120：處理器 140：基本輸入輸出系統 160：記憶體模組 S210、S220、S230、S310、S320、S330、S340、S350：步驟

圖1繪示本發明一實施例的電腦裝置的示意圖。圖2繪示本發明一實施例的記憶體時脈頻率調整方法的步驟流程圖。圖3繪示本發明另一實施例的記憶體時脈頻率調整方法的步驟流程圖。

Claims

一種記憶體時脈頻率調整方法，適用於一電腦裝置，並且該電腦裝置包括一基本輸入輸出系統以及一記憶體模組，其中該方法包括：執行該電腦裝置的一開機程序，並且該記憶體模組操作在該基本輸入輸出系統設定的一記憶體時脈頻率；藉由該基本輸入輸出系統判斷該電腦裝置是否成功開機，以決定是否重新執行該電腦裝置的該開機程序；以及當該電腦裝置重新執行該開機程序時，藉由該基本輸入輸出系統調整該記憶體時脈頻率的設定，以降低該記憶體時脈頻率，以使該記憶體模組操作在調降後的該記憶體時脈頻率，其中當該電腦裝置重新執行該開機程序時，藉由該基本輸入輸出系統調整該記憶體時脈頻率的設定，以降低該記憶體時脈頻率的步驟包括：判斷該記憶體時脈頻率是否為一預設最低門檻的記憶體時脈頻率，其中若該記憶體時脈頻率為該預設最低門檻的記憶體時脈頻率，則該基本輸入輸出系統停止調整記憶體時脈頻率或者停止執行開機程序；以及若該記憶體時脈頻率非為該預設最低門檻的記憶體時脈頻率，則該基本輸入輸出系統降低該記憶體時脈頻率，以重新執行該開機程序。
如申請專利範圍第1項所述的記憶體時脈頻率調整方法，其中藉由該基本輸入輸出系統調整該記憶體時脈頻率的設定，以降低該記憶體時脈頻率的步驟包括：藉由該基本輸入輸出系統依據一預設的頻率調整範圍來降低該記憶體時脈頻率。
如申請專利範圍第1項所述的記憶體時脈頻率調整方法，其中藉由該基本輸入輸出系統調整該記憶體時脈頻率的設定，以降低該記憶體時脈頻率的步驟包括：藉由該基本輸入輸出系統依據該記憶體模組的一工作電壓、一列位址至行位址延遲時間、一行位址控制器延遲時間以及一迴轉率的至少其中之一來決定調降後的該記憶體時脈頻率。
如申請專利範圍第1項所述的記憶體時脈頻率調整方法，其中若該記憶體時脈頻率非為該預設最低門檻的記憶體時脈頻率，則該基本輸入輸出系統降低該記憶體時脈頻率，以重新執行該開機程序的步驟包括：藉由該基本輸入輸出系統降低該記憶體時脈頻率至該預設最低門檻的記憶體時脈頻率。
如申請專利範圍第4項所述的記憶體時脈頻率調整方法，其中該預設最低門檻的記憶體時脈頻率低於記錄在該記憶體模組的一串列式存在偵測當中的一標準記憶體時脈頻率。
一種主機板，包括：一基本輸入輸出系統；一處理器，耦接該基本輸入輸出系統，當執行一開機程序時，該處理器執行該基本輸入輸出系統；以及一記憶體模組，耦接該處理器，當執行一開機程序時，該記憶體模組操作在該基本輸入輸出系統設定的一記憶體時脈頻率，其中該基本輸入輸出系統判斷是否成功開機，以決定是否重新執行該開機程序，並且當重新執行該開機程序時，該基本輸入輸出系統調整該記憶體時脈頻率的設定，以降低該記憶體時脈頻率，以使該記憶體模組操作在調降後的該記憶體時脈頻率，其中該基本輸入輸出系統判斷該記憶體時脈頻率是否為一預設最低門檻的記憶體時脈頻率，若該記憶體時脈頻率為該預設最低門檻的記憶體時脈頻率，則該基本輸入輸出系統停止調整記憶體時脈頻率或者停止執行開機程序，若該記憶體時脈頻率非為該預設最低門檻的記憶體時脈頻率，則該基本輸入輸出系統降低該記憶體時脈頻率，以重新執行該開機程序。
如申請專利範圍第6項所述的主機板，其中該基本輸入輸出系統依據一預設的頻率調整範圍來降低該記憶體時脈頻率。
如申請專利範圍第6項所述的主機板，其中該基本輸入輸出系統依據該記憶體模組的一工作電壓、一列位址至行位址延遲時間、一行位址控制器延遲時間以及一迴轉率的至少其中之一來決定調降後的該記憶體時脈頻率。
如申請專利範圍第6項所述的主機板，其中該基本輸入輸出系統降低該記憶體時脈頻率至該預設最低門檻的記憶體時脈頻率。
如申請專利範圍第9項所述的主機板，其中該預設最低門檻的記憶體時脈頻率低於記錄在該記憶體模組的一串列式存在偵測當中的一標準記憶體時脈頻率。
一種計算機操作系統，包括：一電腦裝置，用以執行一開機程序；一基本輸入輸出系統，設置於該電腦裝置；一處理器，耦接該基本輸入輸出系統，當該電腦裝置執行該開機程序時，該處理器執行該基本輸入輸出系統；以及一記憶體模組，耦接該處理器，當該電腦裝置執行一開機程序時，該記憶體模組操作在該基本輸入輸出系統設定的一記憶體時脈頻率，其中該基本輸入輸出系統判斷該電腦裝置是否成功開機，以決定是否重新執行該電腦裝置的該開機程序，並且當重新執行該開機程序時，該基本輸入輸出系統調整該記憶體時脈頻率的設定，以降低該記憶體時脈頻率，以使該記憶體模組操作在調降後的該記憶體時脈頻率，其中該基本輸入輸出系統判斷該記憶體時脈頻率是否為一預設最低門檻的記憶體時脈頻率，若該記憶體時脈頻率為該預設最低門檻的記憶體時脈頻率，則該基本輸入輸出系統停止調整記憶體時脈頻率或者停止執行開機程序，若該記憶體時脈頻率非為該預設最低門檻的記憶體時脈頻率，則該基本輸入輸出系統降低該記憶體時脈頻率，以重新執行該開機程序。
如申請專利範圍第11項所述的計算機操作系統，其中該基本輸入輸出系統依據一預設的頻率調整範圍來降低該記憶體時脈頻率。
如申請專利範圍第11項所述的計算機操作系統，其中該基本輸入輸出系統依據該記憶體模組的一工作電壓、一列位址至行位址延遲時間、一行位址控制器延遲時間以及一迴轉率的至少其中之一來決定調降後的該記憶體時脈頻率。
如申請專利範圍第11項所述的計算機操作系統，其中該基本輸入輸出系統降低該記憶體時脈頻率至該預設最低門檻的記憶體時脈頻率。
如申請專利範圍第14項所述的計算機操作系統，其中該預設最低門檻的記憶體時脈頻率低於記錄在該記憶體模組的一串列式存在偵測當中的一標準記憶體時脈頻率。