CN108268392B - 记忆体超频方法及电脑装置 - Google Patents
记忆体超频方法及电脑装置 Download PDFInfo
- Publication number
- CN108268392B CN108268392B CN201611256956.3A CN201611256956A CN108268392B CN 108268392 B CN108268392 B CN 108268392B CN 201611256956 A CN201611256956 A CN 201611256956A CN 108268392 B CN108268392 B CN 108268392B
- Authority
- CN
- China
- Prior art keywords
- memory
- clock frequency
- module
- over
- memory clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Executing Machine-Instructions (AREA)
Abstract
本发明公开一种记忆体超频方法及电脑装置。电脑装置包括基本输入输出系统以及记忆体模块。记忆体超频方法包括以下步骤。执行电脑装置的开机程序,并且藉由基本输入输出系统执行超频模块,其中记忆体模块的串行式存在检测具有预设用于超频的第一记忆体时脉频率。藉由超频模块产生第二记忆体时脉频率,并且第二记忆体时脉频率高于第一记忆体时脉频率。判断第二记忆体时脉频率是否符合电脑装置的开机条件,以决定是否使记忆体模块操作在第二记忆体时脉频率。另外,本发明还公开一种应用上述记忆体超频方法的电脑装置。
Description
技术领域
本发明涉及一种超频技术,且特别涉及一种记忆体超频方法及其电脑装置。
背景技术
在电脑装置的技术领域中,记忆体模块是电脑装置中不可或缺的必要电脑组件。在一般的情况下,当使用者想要在既有的电脑装置上获得较佳的工作效能,通常可通过记忆体超频的方式,来增加数据存取的速度。并且,在记忆体模块的串行式存在检测(SerialPresence Detect,SPD)上通常会预设有记忆体模块的配置信息。当电脑装置进行开机时,基本输入输出系统(Basic Input Output System,BIOS)可通过串行式存在检测上的信息来配置记忆体模块的相关操作参数。然而,在记忆体模块的串行式存在检测上通常会纪录两组超频参数记录,以使记忆体模块在电脑开机后可操作在预设的超频参数。但是,由于预设的超频频率可能无法满足使用者需求,若使用者希望电脑装置可以有更佳的处理效能,则必须要以手动设定的方式进行调整。因此,如何自动超频记忆体模块的时脉频率,以使电脑装置可有效率地自动操作在更快的处理速度,是目前重要的课题。
发明内容
本发明的目的在于提供一种记忆体超频方法及电脑装置,可使记忆体模块在开机后可自动判断可否操作在高于预设的超频频率的更高频的超频频率下,以有效增加记忆体模块的运行速度。
本发明的记忆体超频方法适用于电脑装置包括基本输入输出系统以及记忆体模块。记忆体超频方法包括以下步骤。执行电脑装置的开机程序,并且借 由基本输入输出系统执行超频模块,其中记忆体模块的串行式存在检测具有预设用于超频的第一记忆体时脉频率。借 由超频模块产生第二记忆体时脉频率,并且第二记忆体时脉频率高于第一记忆体时脉频率。判断第二记忆体时脉频率是否符合电脑装置的开机条件,以决定是否使记忆体模块操作在第二记忆体时脉频率。
在本发明的一实施例中,上述借 由超频模块产生第二记忆体时脉频率的步骤包括以下步骤。从预存在参数数据库中的多个参考时脉频率,选择其中之一对应于记忆体模块规格的参考时脉频率作为第二记忆体时脉频率。
在本发明的一实施例中,上述借 由该超频模块产生该记忆体时脉频率的步骤包括以下步骤。借 由超频模块依据记忆体模块的工作电压、行地址至列地址延迟时间、列地址控制器延迟时间以及回转率的至少其中之一来计算第二记忆体时脉频率。
在本发明的一实施例中,上述判断第二记忆体时脉频率是否符合电脑装置的开机条件的步骤包括以下步骤。判断电脑装置的作业系统是否正常地运作。
在本发明的一实施例中,上述判断第二记忆体时脉频率是否符合电脑装置的开机条件的步骤包括以下步骤。分析记忆体模块的眼图,并且验证第二记忆体时脉频率是否适于记忆体模块运行。
在本发明的一实施例中,上述的记忆体超频方法更包括当第二记忆体时脉频率不符合电脑装置的开机条件时,停止执行超频模块,并且使记忆体模块操作在标准记忆体时脉频率,其中标准记忆体时脉频率预设在记忆体模块的串行式存在检测当中,并且标准记忆体时脉频率低于第一记忆体时脉频率。
本发明的电脑装置包括储存装置、基本输入输出系统以及记忆体模块。处理器耦接基本输入输出系统。当执行开机程序时,处理器执行基本输入输出系统。记忆体模块耦接处理器,并且记忆体模块的串行式存在检测具有预设用于超频的第一记忆体时脉频率。当执行开机程序时,基本输入输出系统执行超频模块以取得高于第一记忆体时脉频率的第二记忆体时脉频率。基本输入输出系统判断第二记忆体时脉频率是否符合开机条件,以决定是否使记忆体模块操作在第二记忆体时脉频率。
在本发明的一实施例中,上述的超频模块从预存在参数数据库中的多个参考时脉频率,选择其中之一对应于记忆体模块规格的参考时脉频率作为第二记忆体时脉频率。
在本发明的一实施例中,上述的超频模块依据记忆体模块的工作电压、行地址至列地址延迟时间、列地址控制器延迟时间以及回转率的至少其中之一来计算第二记忆体时脉频率。
在本发明的一实施例中,上述的开机条件为判断电脑装置的作业系统是否正常地运作。
在本发明的一实施例中,上述的开机条件为基本输入输出系统分析记忆体模块的眼图,并且验证第二记忆体时脉频率是否适于电脑装置执行开机程序。
在本发明的一实施例中,上述当第二记忆体时脉频率不符合开机条件时,基本输入输出系统停止执行超频模块,并且使记忆体模块操作在标准记忆体时脉频率。标准记忆体时脉频率预设在记忆体模块的串行式存在检测当中,并且该标准记忆体时脉频率低于第一记忆体时脉频率。
基于上述,本发明的记忆体超频方法及电脑装置可自动判断记忆体模块是否可操作在高于预设的超频频率的更高的超频频率,以使电脑装置于开机后可具有更快的处理速度。
以下结合附图和具体实施例对本发明进行详细描述,但不作为对本发明的限定。
附图说明
图1绘示本发明一实施例的电脑装置的示意图;
图2绘示本发明一实施例的记忆体超频方法的步骤流程图;
图3绘示本发明另一实施例的记忆体超频方法的步骤流程图;
图4绘示本发明一实施例的分析记忆体模块的眼图的示意图。
其中,附图标记
100:电子装置
120:处理器
140:基本输入输出系统
142:超频模块
144:参数数据库
160:记忆体模块
S210、S220、S230、S310、S320、S330、S340、S350、S360:步骤
具体实施方式
以下提出多个实施例来说明本发明,然而本发明不限于所例示的多个实施例。又实施例之间也允许有适当的结合。在本案说明书全文(包括权利要求范围)中所使用的「耦接」一词可指任何直接或间接的连接手段。举例而言,若文中描述第一装置耦接至于第二装置,则应该被解释成该第一装置可以直接连接于该第二装置,或者该第一装置可以通过其他装置或某种连接手段而间接地连接至该第二装置。
图1绘示本发明一实施例的电脑装置的示意图。参照图1,电脑装置100 包括处理器120、基本输入输出系统140(Basic Input Output System,BIOS) 以及记忆体模块160。在本实施例中,电脑装置100应用于计算机操作系统 (computer operating system),并且电脑装置100可通过具有处理器连接座(CPU socket)以及记忆体模块连接座(Memorysocket)的主机板(mainboard) 来设置处理器120以及记忆体模块160。在本实施例中,处理器120耦接基本输入输出系统140以及记忆体模块160。在本实施例中基本输入输出系统140(Basic Input Output System,BIOS)可用以执行超频模块142以及参数数据库144。基本输入输出系统140具有设定记忆体模块160的记忆体时脉频率 (memory clock frequency)的功能。
在本实施例中,当电脑装置100进列开机程序(boot loader)时,电脑装置100可借由基本输入输出系统140依据记忆体模块160预设在串行式存在检测当中的相关记忆体规格信息,例如型号、时脉频率或操作电压等,本发明并不加以限制,来判断记忆体模块160是否适合操作在高于基于记忆体超频规范(Extreme Memory Profile,XMP)所预设的第一记忆体时脉频率的另一更高频的超频频率。当基本输入输出系统140判断记忆体模块160适合操作在另一更高频的超频频率时,本实施例的基本输入输出系统140可执行超频模块 142以产生高于预设在记忆体模块160的串行式存在检测(Serial Presence Detect,SPD)当中的超频频率(overclocking frequency)来作为记忆体时脉频率。
具体来说,记忆体模块160的串行式存在检测可预先设定有标准记忆体时脉频率以及第一记忆体时脉频率。标准记忆体时脉频率以及第一记忆体时脉频率皆为原厂设定(default setting)的记忆体操作速度,并且第一记忆体时脉频率是依据记忆体超频规范所设定之。也就是说,本实施例的超频模块142 可进一步计算高于第一记忆体时脉频率的第二记忆体时脉频率,以使电脑装置 100开机后,记忆体模块160可操作在第二记忆体时脉频率。
在本实施例中,电脑装置100可以是个人电脑(personal computer)、笔记型电脑(notebook computer)、平板型电脑(tablet computer)等,具有运算功能的装置。电脑装置100可具有主机板(motherboard),并且于主机板上配置有处理器120、基本输入输出系统140以及记忆体模块160。在本实施例中,处理器120可为一种中央处理器(CentralProcessing Unit,CPU)。基本输入输出系统140可储存在储存装置中,其中储存装置可为一种快闪记忆体(flash memory)。并且,储存装置可同时储存有超频模块142以及参数数据库144。在本实施例中,超频模块142以及参数数据库144是以软件形式实现。也就是说,超频模块142以及参数数据库144可如同基本输入输出系统 140为一种固件(firmware)形式嵌入在电脑装置100中。在一实施例中,超频模块142以及参数数据库144也可储存在另一储存装置中。在本实施例中,超频模块142可用以通过执行一演算法来实现时脉频率的计算,以取得出第二记忆体时脉频率。或者,在一实施例中,超频模块142也可执行一读取指令,以读取参数数据库144当中预存的参考时脉频率来作为第二记忆体时脉频率,本发明并不加以限制。
在本实施例中,记忆体模块160可为一种随机存取记忆体(Dynamic RandomAccess Memory,DRAM),例如是同步动态随机存取记忆体(Synchronous Dynamic Random-Access Memory,SDRAM)、第二代双倍数据率同步动态随机存取记忆体(DDR2 SDRAM)、第三代双倍数据率同步动态随机存取记忆体(DDR3 SDRAM)或第四代双倍数据率同步动态随机存取记忆体(DDR4 SDRAM)等,本发明并不加以限制。
图2绘示本发明一实施例的记忆体超频方法的步骤流程图。参照图1、2,本实施例的记忆体超频方法至少可适用于图1的电脑装置100。本实施例的记忆体超频方法可包括以下步骤。首先,在步骤S210中,处理器120执执列电脑装置100的开机程序,并且借 由基本输入输出系统140执行超频模块142。接着,在步骤S220中,超频模块142产生第二记忆体时脉频率,并且第二记忆体时脉频率高于预设在记忆体模块160的串行式存在检测当中的第一记忆体时脉频率。再接着,在步骤S230中,基本输入输出系统142判断第二记忆体时脉频率是否符合电脑装置100的开机条件,以决定是否使记忆体模块160 操作在第二记忆体时脉频率。因此,本实施例的基本输入输出系统140可通过执行超频模块142产生可高于记忆体模块160预设的超频频率的另一更高频的超频频率,以使记忆体模块160可操作在更快的运行速度。
为了让本领域普通技术人员能明了本发明的记忆体超频方法,以下举另一实施例说明之。图3绘示本发明另一实施例的记忆体超频方法的步骤流程图。参照图1、3,本实施例的记忆体超频方法至少可适用于图1的电脑装置100。在步骤S310中,处理器120执行电脑的开机程序,并且进入基本输入输出系统140。接着,在步骤S320中,基本输入输出系统140执行超频模块142,以产生高于预设在记忆体模块160的串行式存在检测的第一记忆体时脉频率的第二记忆体时脉频率。须注意的是,在本实施例中,超频模块142以及参数数据库144是额外写入并且预存在储存装置中。超频模块142可用以执行运算操作来产生第二记忆体时脉频率,或者是用以读取参数数据库当中对应于记忆体模块160规格的参考时脉频率来作为第二记忆体时脉频率,但本发明并不限于此。在一实施例中,超频模块142也可用以依据记忆体模块160的工作电压 (operating voltage)、行地址至列地址延迟时间(RAS-to-CASDelay,tRCD)、列地址控制器延迟时间(Column Address Strobe Latency,CAS Latency)以及回转率(slew rate)的至少其中之一来计算或估测第二记忆体时脉频率。
举例来说,记忆体模块160例如是第四代双倍数据率同步动态随机存取记忆体。记忆体模块160的串行式存在检测预设有标准记忆体时脉频率,以及基于记忆体超频规范所预设的设定文件当中用于超频的两个第一记忆体时脉频率,其中标准记忆体时脉频率可为2133百万赫兹(MHz),并且两个第一记忆体时脉频率可分别为2400百万赫兹(MHz)以及2666百万赫兹(MHz)。在本实施例中,当电脑装置100于开机后进入基本输入输出系统140时,基本输入输出系统140将执行超频模块142,其中储存装置140更包括参数数据库144 用以储存多笔参考时脉频率的数据。超频模块142可依据记忆体模块160的规格在参数数据库144寻找对应的参考时脉频率作为第二记忆体时脉频率。参数数据库144当中的多个参考时脉频率可由主机板(Main Board)制造商预先测试各式记忆体模块来取得,以预先写入。然而,在一实施例中,若参数数据库 144未有对应于记忆体模块160的规格的参考时脉频率,则超频模块142可依据记忆体模块160的工作电压(operating voltage)、行地址至列地址延迟时间(RAS-to-CAS Delay,tRCD)、列地址控制器延迟时间(Column Address StrobeLatency,CAS Latency)以及回转率(slew rate)的至少其中之一来计算或估测第二记忆体时脉频率。此外,第二记忆体时脉频率可例如是3000 百万赫兹(MHz)。第二记忆体时脉频率高于预设的标准记忆体时脉频率以及用于超频的第一记忆体时脉频率。但本发明并不限于此,第二记忆体时脉频率可依据不同记忆体模块160的规格以及电脑装置100的设备条件来决定。
再接着,在步骤S330中,基本输入输出系统140可判断第二记忆体时脉频率是否符合电脑装置100的开机条件,以决定是否使记忆体模块160操作在第二记忆体时脉频率。在本实施例中,电脑装置100的开机条件是指基本输入输出系统140将会判断电脑装置的作业系统(Operation System,OS)是否可正常地运行。也就是说,在步骤S340中,若超频模块142提供的第二记忆体时脉频率可使电脑装置100可成功开机并且可正常登入作业系统,则电脑装置 100将会继续执行开机程序,并且操作记忆体模块160在第二记忆体时脉频率。反之,若超频模块142提供的第二记忆体时脉频率无法使电脑装置100成功开机或无法登入作业系统,则表示记忆体模块160无法操作在此时脉频率下。因此,在步骤S350中,基本输入输出系统140可重新调整记忆体时脉频率的设定回到预设的标准记忆体时脉频率或是用于超频的第一记忆体时脉频率,以使电脑装置100可成功开机。最后,在步骤S360中,基本输入输出系统140继续执行电脑装置100的开机程序。附带一提的是,在本实施例中,作业系统是否可正常地运行是指作业系统或电子装置100可稳定运作以供使用者操作,而不会发生当机或其他电脑设备损坏的情况。
然而,在一实施例中,电脑装置100的开机条件也可以例如是依据分析记忆体模块160的眼图(eye pattern),来验证第二记忆体时脉频率是否适于电脑装置100执行开机程序。图4绘示本发明一实施例的分析记忆体模块的眼图的示意图。请参照图4,基本输入输出系统140可通过模拟记忆体模块160 操作在超频模块142提供的第二记忆体时脉频率的眼图。举例来说,图4的眼图的X轴以及Y轴可分别为时间(time)以及电压大小(voltage)。基本输入输出系统140可依据第二记忆体时脉频率对应的优化参数X以及优化参数Y 在讯号波形图中形成的眼图来判断记忆体模块160是否可顺利操作在第二记忆体时脉频率。例如,基本输入输出系统140可依据眼图的在X轴以及Y轴的大小是否分别大于预设的第一临界值及第二临界值,来判断记忆体模块160 可否可稳定运行。也就是说,本实施例的基本输入输出系统140可自动判断记忆体模块160是否可操作在高于预设的超频频率。若记忆体模块160无法操作在高于预设的超频频率,则基本输入输出系统140重置记忆体时脉频率的设定,以使记忆体模块160重新操作在预设的标准记忆体时脉频率或是用于超频的第一记忆体时脉频率,以成功开启电脑装置100。据此,本实施例的电脑装置100可有效率进列超频,并且可稳定进列开机程序。
综上所述,本发明的记忆体超频方法及电脑装置可借 由基本输入输出系统依据记忆体模块预设在串行式存在检测当中的相关记忆体规格信息,来判断记忆体模块是否适合操作在高于基于记忆体超频规范所预设的第一记忆体时脉频率的另一更高频的超频频率。当记忆体模块适合操作在另一更高频的超频频率时,基本输入输出系统执行超频模块来产生高于预设用于超频的第一记忆体时脉频率的第二记忆体时脉频率,并且借 由判断第二记忆体时脉频率是否符合电脑装置的开机条件来决定是否将记忆体模块操作在第二记忆体时脉频率。此外,超频模块产生第二记忆体时脉频率方式,可以是通过参数数据库中预设的对应于记忆体模块规格的参考时脉频率来作为第二记忆体时脉频率,或是通过记忆体模块的时序参数或是工作电压来决定。据此,本发明的记忆体超频方法及电脑装置可有效率地自动进列记忆体超频。
当然,本发明还可有其他多种实施例,在不背离本发明精神及其实质的情况下,熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形,但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
Claims (6)
1.一种记忆体超频方法,适用于一电脑装置包括一基本输入输出系统以及一记忆体模块,其特征在于,该方法包括:
执行该电脑装置的一开机程序,并且借 由该基本输入输出系统执行一超频模块,其中该记忆体模块的串行式存在检测具有预设用于超频的至少一第一记忆体时脉频率,该第一记忆体时脉频率依据记忆体超频规范所设定;
借 由该超频模块产生一第二记忆体时脉频率,并且该第二记忆体时脉频率高于该至少一第一记忆体时脉频率;以及
判断该第二记忆体时脉频率是否符合该电脑装置的一开机条件,以决定是否使该记忆体模块操作在该第二记忆体时脉频率;
其中,借 由该超频模块产生该第二记忆体时脉频率的步骤包括:
从预存在一参数数据库中的多个参考时脉频率,选择其中之一对应于该记忆体模块规格的该参考时脉频率作为该第二记忆体时脉频率;
或,借 由该超频模块依据该记忆体模块的一工作电压、一行地址至列地址延迟时间、一列地址控制器延迟时间以及一回转率的至少其中之一来计算该第二记忆体时脉频率;
当该第二记忆体时脉频率不符合该电脑装置的该开机条件时,停止执行该超频模块,并且使该记忆体模块操作在一标准记忆体时脉频率,其中该标准记忆体时脉频率预设在该记忆体模块的该串行式存在检测当中,并且该标准记忆体时脉频率低于该至少一第一记忆体时脉频率。
2.根据权利要求1所述的记忆体超频方法,其特征在于,判断该第二记忆体时脉频率是否符合该电脑装置的该开机条件的步骤包括:
判断该电脑装置的一作业系统是否正常地运作。
3.根据权利要求1所述的记忆体超频方法,其特征在于,判断该第二记忆体时脉频率是否符合该电脑装置的该开机条件的步骤包括:
分析该记忆体模块的一眼图,并且判断该记忆体模块是否适于操作在该第二记忆体时脉频率。
4.一种电脑装置,其特征在于,包括:
一基本输入输出系统;
一处理器,耦接该基本输入输出系统,当执行一开机程序时,该处理器执行该基本输入输出系统;以及
一记忆体模块,耦接该处理器,并且该记忆体模块的一串行式存在检测具有预设用于超频的至少一第一记忆体时脉频率,该第一记忆体时脉频率依据记忆体超频规范所设定,
其中当执行该开机程序时,该基本输入输出系统执行一超频模块以取得高于该至少一第一记忆体时脉频率的一第二记忆体时脉频率,并且该基本输入输出系统判断该第二记忆体时脉频率是否符合一开机条件,以决定是否使该记忆体模块操作在该第二记忆体时脉频率;
其中,该超频模块从预存在一参数数据库中的多个参考时脉频率,选择其中之一对应于该记忆体模块规格的该参考时脉频率作为该第二记忆体时脉频率;
或,该超频模块依据该记忆体模块的一工作电压、一行地址至列地址延迟时间、一列地址控制器延迟时间以及一回转率的至少其中之一来计算该第二记忆体时脉频率;
当该第二记忆体时脉频率不符合该开机条件时,该基本输入输出系统停止执行该超频模块,并且使该记忆体模块操作在一标准记忆体时脉频率,其中该标准记忆体时脉频率预设在该记忆体模块的该串行式存在检测当中,并且该标准记忆体时脉频率低于该至少一第一记忆体时脉频率。
5.根据权利要求4所述的电脑装置,其特征在于,该开机条件为判断该电脑装置的一作业系统正常地运作。
6.根据权利要求4所述的电脑装置,其特征在于,该开机条件为该基本输入输出系统分析该记忆体模块的一眼图,并且判断该记忆体模块是否适于操作在该第二记忆体时脉频率。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611256956.3A CN108268392B (zh) | 2016-12-30 | 2016-12-30 | 记忆体超频方法及电脑装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611256956.3A CN108268392B (zh) | 2016-12-30 | 2016-12-30 | 记忆体超频方法及电脑装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108268392A CN108268392A (zh) | 2018-07-10 |
CN108268392B true CN108268392B (zh) | 2021-09-24 |
Family
ID=62754476
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201611256956.3A Active CN108268392B (zh) | 2016-12-30 | 2016-12-30 | 记忆体超频方法及电脑装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108268392B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1368684A (zh) * | 2001-01-31 | 2002-09-11 | 伟格科技股份有限公司 | Cpu超频方法以及系统 |
CN101482762A (zh) * | 2009-02-11 | 2009-07-15 | 华为技术有限公司 | 一种调节cpu时钟频率的方法及系统 |
CN101676879A (zh) * | 2008-09-17 | 2010-03-24 | 鸿富锦精密工业(深圳)有限公司 | 超频能力测试系统及方法 |
CN103902400A (zh) * | 2012-12-26 | 2014-07-02 | 技嘉科技股份有限公司 | 超频设定系统及其超频设定方法 |
CN103915119A (zh) * | 2013-07-11 | 2014-07-09 | 威盛电子股份有限公司 | 数据储存装置以及快闪存储器控制方法 |
-
2016
- 2016-12-30 CN CN201611256956.3A patent/CN108268392B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1368684A (zh) * | 2001-01-31 | 2002-09-11 | 伟格科技股份有限公司 | Cpu超频方法以及系统 |
CN101676879A (zh) * | 2008-09-17 | 2010-03-24 | 鸿富锦精密工业(深圳)有限公司 | 超频能力测试系统及方法 |
CN101482762A (zh) * | 2009-02-11 | 2009-07-15 | 华为技术有限公司 | 一种调节cpu时钟频率的方法及系统 |
CN103902400A (zh) * | 2012-12-26 | 2014-07-02 | 技嘉科技股份有限公司 | 超频设定系统及其超频设定方法 |
CN103915119A (zh) * | 2013-07-11 | 2014-07-09 | 威盛电子股份有限公司 | 数据储存装置以及快闪存储器控制方法 |
Also Published As
Publication number | Publication date |
---|---|
CN108268392A (zh) | 2018-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI635382B (zh) | 記憶體超頻方法及電腦裝置 | |
TWI450078B (zh) | 重置或關機後用於終止處理器核心之偵錯暫存器 | |
TWI443495B (zh) | 電腦裝置及中央處理器的頻率調整方法 | |
US9395919B1 (en) | Memory configuration operations for a computing device | |
US9658863B2 (en) | Information processing apparatus and control method therefor | |
TWI635383B (zh) | 記憶體時脈頻率調整方法、主機板及計算機操作系統 | |
WO2023056744A1 (zh) | 一种带宽降速修复方法、装置、电子设备及存储介质 | |
CN108268392B (zh) | 记忆体超频方法及电脑装置 | |
US9021193B2 (en) | Utilization of stored timing data to configure a memory controller | |
US9043586B2 (en) | Memory training results corresponding to a plurality of memory modules | |
TWI441026B (zh) | 電子裝置及usb設備的移除策略設定方法 | |
JP2005149503A (ja) | Dmaを使用してメモリをテストするためのシステムおよび方法 | |
US11875872B2 (en) | Computer device, setting method for memory module and mainboard | |
JPWO2021038636A1 (ja) | 検証装置、検証方法、及び、検証プログラム | |
US11977756B2 (en) | Computer device, setting method for memory module, and mainboard | |
US11867760B2 (en) | Parameter setting method and apparatus, system, and storage medium | |
US9158638B2 (en) | Memory controlling method | |
US20240143445A1 (en) | Stability Testing for Memory Overclocking | |
CN106970809A (zh) | 一种安全升级文件系统的方法和装置 | |
JP2009230293A (ja) | 情報処理装置,記憶制御装置及び制御方法 | |
US10303588B2 (en) | Systems and methods for test booting a device | |
JP2005141749A (ja) | 周波数マージンを使用してコンピュータシステム内のコンポーネントをテストするシステムおよび方法 | |
CN116417045A (zh) | 电脑装置、存储器模块的设定方法以及主机板 | |
CN116414187A (zh) | 电脑装置、存储器模块的设定方法以及主机板 | |
CN108279929A (zh) | 记忆体时脉频率调整方法、主机板及计算机操作系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information | ||
CB02 | Change of applicant information |
Address after: Taiwan Xindian District, New Taipei City Chinese Po Road No. 6 Applicant after: GIGA-BYTE TECHNOLOGY Co.,Ltd. Address before: Chinese Taiwan Taipei City store Bao Jiang Road No. 6 Applicant before: GIGA-BYTE TECHNOLOGY Co.,Ltd. |
|
GR01 | Patent grant | ||
GR01 | Patent grant |