TW201312314A - 電腦裝置及中央處理器的頻率調整方法 - Google Patents
電腦裝置及中央處理器的頻率調整方法 Download PDFInfo
- Publication number
- TW201312314A TW201312314A TW100132449A TW100132449A TW201312314A TW 201312314 A TW201312314 A TW 201312314A TW 100132449 A TW100132449 A TW 100132449A TW 100132449 A TW100132449 A TW 100132449A TW 201312314 A TW201312314 A TW 201312314A
- Authority
- TW
- Taiwan
- Prior art keywords
- clock
- voltage
- central processing
- processing unit
- computer device
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
Abstract
一種電腦裝置及中央處理器的頻率調整方法。電腦裝置包括一中央處理器、一電壓調變模組、一時脈產生單元、一啟動模組、一晶片組以及一嵌入式控制器。啟動模組分別啟動電源調變模組、時脈產生單元以及中央處理器。電壓調變模組提供中央處理器之工作電壓。時脈產生單元提供中央處理器之工作時脈。當中央處理器並未啟動就緒前,嵌入式控制器調整時脈產生單元及電源調變模組提供至中央處理器之工作時脈及工作電壓,當中央處理器完成啟動後,中央處理器直接利用調整後的工作時脈及工作電壓,進行超/降頻。
Description
本發明是有關於一種電腦系統,且特別是有關於一種中央處理器的頻率調整方法。
因為電腦製造技術的純熟,目前對電腦主機的超頻技術可以分為下述兩種:在基本輸入輸出系統(BIOS)的設定模式中進行超頻設定,或是在作業系統下進行動態超頻。然而,無論何種超頻技術,在剛開始過電啟動時,中央處理器還是會以前次已預先設定好的工作頻率進行啟動及就緒的檢驗,然後在進行BIOS超頻程序、或是位在作業系統下的時侯,才會開始調整中央處理器的工作頻率。由於這些工作參數並不會立即且穩定地提供給中央處理器,因此在實際操作上便會導致中央處理器的不穩定,因而在超頻過程中,會頻繁地發生電腦當機的情況。
此外,提供中央處理器所需之工作時脈的時脈產生器在電腦裝置開機之後將會難以進行大幅度的頻率變化。因此,如果使用者想要利用超頻來大幅度地調整中央處理器的工作參數,將無法避免地一直進行重複開關機的動作。
本發明提供一種電腦裝置,此電腦裝置在中央處理器啟動就緒前便先行設定好中央處理器的工作參數,讓電腦裝置能夠穩定地進行系統開機。
此外,本發明提供一種中央處理器的頻率調整方法,此頻率調整方法在電源啟動時序(power-on sequence)中便對中央處理器的工作參數進行設定,讓中央處理器在完成啟動後,直接利用調整後的工作時脈及工作電壓進行超/降頻。
本發明提出一種電腦裝置,此電腦裝置包括一中央處理器、一電壓調變模組、一時脈產生單元、一啟動模組、一晶片組以及一嵌入式控制器。中央處理器用以接收一工作電壓以及一工作時脈。電壓調變模組耦接至中央處理器,且電壓調變模組用以提供中央處理器之工作電壓。時脈產生單元耦接至中央處理器,且時脈產生單元用以提供中央處理器之工作時脈。啟動模組用以分別啟動電源調變模組、時脈產生單元以及中央處理器。晶片組耦接至中央處理器以及啟動模組。嵌入式控制器耦接至電壓調變模組、時脈產生單元以及晶片組。嵌入式控制器用以調整電壓調變模組以及時脈產生單元,並且當電源調變模組與時脈產生單元已經啟動並調整就緒,而中央處理器尚未啟動的時候,嵌入式控制器設定中央處理器之工作電壓以及工作時脈。
在本發明之一實施例中,上述之嵌入式控制器接收電壓調變模組的一電壓就緒信號以及時脈產生單元的一時脈就緒信號,並當時脈就緒信號以及電壓就緒信號皆致能時,嵌入式控制器保留時脈就緒信號或是電壓就緒信號其中之一,並對時脈產生單元及電源調變模組設定新的工作電壓以及新的工作時脈。並且,在設定完工作電壓以及工作時脈之後,嵌入式控制器釋放保留的時脈就緒信號或是電壓就緒信號至晶片組,並由晶片組送出啟動訊號至中央處理器,重置中央處理器,中央處理器可直接利用調整後的工作時脈及工作電壓,進行超/降頻。
在本發明之一實施例中,上述之電腦裝置更包括一記憶單元。此記憶單元耦接至嵌入式控制器,且嵌入式控制器依據此記憶單元中的預設工作電壓及預設工作頻率來設定中央處理器之工作電壓以及工作時脈。
在本發明之一實施例中,上述之啟動模組包括一電源供應單元以及一電源時序模組。電源供應單元用以供應電腦裝置的多個主要電壓。電源時序模組耦接至電源供應單元,並且電源時序模組用以依據一電源信號以及一電源啟動時序來控制電源供應單元供應所述主要電壓。
另一方面,本發明提供一種中央處理器的頻率調整方法,此頻率調整方法適用於具有所述中央處理器的一電腦裝置。頻率調整方法包括下列步驟:啟動電腦裝置中的一電壓調變模組以及一時脈產生單元。接收並保留電壓調變模組及時脈產生單元所回傳的電壓就緒信號及時脈就緒訊號。當中央處理器尚未啟動的時候,調整電壓調變模組以及時脈產生單元的工作電壓以及工作時脈。
在本發明之一實施例中,上述之頻率調整方法更包括下列步驟:在設定完工作電壓以及工作時脈之後,啟動所述中央處理器,對中央處理器進行超/降頻控制。
在本發明之一實施例中,上述之頻率調整方法更包括下列步驟:接收電壓調變模組的電壓就緒信號以及時脈產生單元的時脈就緒信號。保留時脈就緒信號或是電壓就緒信號其中之一,並設定所述工作電壓以及所述工作時脈。在設定完工作電壓以及工作時脈之後,提供保留的時脈就緒信號或是電壓就緒信號。
基於上述,本發明實施例的電腦裝置在中央處理器重置之前,嵌入式控制器會先行對中央處理器的工作參數(例如,工作電壓及工作頻率)進行設定,並在設定完後,電腦置才會繼續對中央處理器進行重置(reset),以中央處理器開機。藉此,當電源啟動時序在重置(reset)中央處理器的時侯,中央處理器便能獲得穩定且已經超頻完畢的工作電壓及工作時脈,讓電腦裝置能夠在開機程序中維持穩定。並且,由於並未在系統開機的相關程序中間進行超頻,因此可增加中央處理器中工作參數的調整幅度。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
現將詳細參考本發明之示範性實施例,在附圖中說明所述示範性實施例之實例。另外,凡可能之處,在圖式及實施方式中使用相同標號的元件/構件/符號代表相同或類似部分。
請參照圖1,圖1是根據本發明第一實施例說明電腦裝置100的方塊圖。如圖1所示,電腦裝置100包括中央處理器(Central Processing Unit;CPU) 110、電壓調變模組(Voltage Regulator Module;VRM) 120、時脈產生單元(Clock Generator) 130、啟動模組140、晶片組146以及嵌入式控制器(Embedded controller;EC) 150。於本實施例中,電腦裝置100更包括一記憶單元155以及一基本輸入輸出系統(Basic Input/Output System;簡稱BIOS)輸入介面160。
本實施例所指的電腦裝置100可以是桌上型電腦、筆記型電腦或是平板電腦等具備有中央處理器的計算機設備。電壓調變模組120與時脈產生單元130則可裝設於電腦裝置100的主機板上。電壓調變模組120用於提供工作電壓(Vcore)給中央處理器110,而調整工作電壓(Vcore)則可讓中央處理器110能夠較為輕易地進行超/降頻,並採用較高的工作時脈來進行運算。
時脈產生單元130的功用則是提供工作時脈給中央處理器110、記憶體、及匯流排等各種不同功能的元件使用。於本實施例中,時脈產生單元130則提供中央處理器110在運作時所需的工作時脈(CS)。中央處理器110則是在重置(reset)時接收工作電壓(Vcore)以及工作時脈(CS),以便於在電腦裝置100啟動時能夠順利動作。
晶片組146便是電腦裝置100上所使用的晶片組,部分實施例中的晶片組146則是南橋晶片與北橋晶片的總稱。本實施例的晶片組146可耦接於中央處理器110以及啟動模組140之間。
於本實施例中,使用者可以利用BIOS輸入介面160來設定中央處理器110的預設工作電壓及預設工作頻率,BIOS輸入介面160並將上述的預設工作電壓及預設工作頻率儲存於記憶單元155。嵌入式控制器150可利用記憶單元155所存的預設參數來對電壓調變模組120所輸出的工作電壓(Vcore)以及時脈產生單元130所輸出的工作頻率(CS)進行調整及設定。於其他實施例中,記憶單元155中的預設工作電壓及預設工作頻率可以透過電腦裝置120的作業系統來進行設定,也可透過BIOS直接進行設定,例如透過BIOS輸入介面160,在此不再贅述其設定過程。
應用本實施例者可藉由隨機存取記憶體(RAM)、唯讀記憶體(ROM)或是其他儲存元件來實現記憶單元155。於本實施例中,記憶單元155中也可以儲存有多組的預設工作電壓及預設工作頻率。此外,嵌入式控制器150可以藉由複雜可編程邏輯器件(CPLD)或現場可編程邏輯門陣列(FPGA)進行實現。
由於每個電腦裝置100中設定的電源啟動時序(power-on sequence)並不相同,但通常皆會將中央處理器110的啟動順序放置在電源啟動時序的最後。原因是,當中央處理器110啟動就緒後,便會接手進行接下來的開機程序,例如開始執行BIOS中的加電自檢(POST)程序。因此便可知曉,在電源啟動時序中,電壓調變模組120以及時脈產生單元130便會在中央處理器110進行重置(reset)之前,便會被啟動並送出工作電壓(Vcore)以及工作時脈(CS)至中央處理器130。
有鑒於此,本發明實施例中,在電源啟動時序中(power-on sequence)的過程中,利用嵌入式控制器150對電壓調變模組120的工作電壓(Vcore)以及時脈產生單元130的工作時脈(CS)進行調整以後,以及中央處理器110尚未啟動前的時間,此時先行調整電壓調變模組120以及時脈產生單元130以進行工作電壓(Vcore)以及工作時脈(CS)的設定,讓中央處理器110在重置(reset)後利用調整後的工作時脈及工作電壓,進行超/降頻。於本實施例中,啟動中央處理器110的方式可以藉由重置(reset)方式來啟動中央處理器110。因此,上述所謂的『中央處理器110尚未啟動前的時間』亦可以稱作是『中央處理器110在還沒有進行重置之前的時間』。
此外,由於是在中央處理器110並未啟動前,先行設定工作電壓(Vcore)及工作頻率(CS),因此可以大幅度地調整這些工作參數(工作電壓(Vcore)及工作頻率(CS)),而不會受限於電腦裝置100本身在運作過程中無法大幅度調整這些參數的缺點。
圖2是根據本發明第一實施例說明中央處理器110的頻率調整方法流程圖,並請配合參照圖1及圖2來說明本實施例。首先,當使用者透過電源事件(例如,按下電腦裝置100上的電源按鈕)產生電源信號,以讓電腦裝置100進行開機程序或是重開機程序時,啟動模組140以及晶片組146便在步驟S210中依據此電源信號執行一電源啟動時序,以逐步啟動/重新啟動電腦裝置100中的各個元件,例如,分別啟動電壓調變模組120、時脈產生單元130以及中央處理器110。
於步驟S220,在電源啟動時序中,啟動模組140及晶片組146依序啟動電壓調變模組120以及時脈產生單元130。並且,於步驟S230中,嵌入式控制器150監控電壓調變模組120以及時脈產生單元130的啟動狀態。於步驟S240中,當電源調變模組120與時脈產生單元130已經啟動,並透過嵌入式控制器150利用記憶單元155所存的預設參數來對電壓調變模組120所輸出的工作電壓(Vcore)以及時脈產生單元130所輸出的工作頻率(CS)進行調整及設定,且當中央處理器110尚未啟動的時候,嵌入式控制器150便可依據記憶單元155中的預設參數來設定工作電壓(Vcore)的電位以及工作時脈(CS)的頻率。
在此說明步驟S240中的細節步驟。於步驟S250中,當電壓調變模組120以及時脈產生單元130啟動並調整就緒後,嵌入式控制器150便暫停(hold on)電源啟動時序,並於此時透過記憶單元155中所儲存的預設工作電壓及預設工作頻率來調整電壓調變模組120以及時脈產生單元130,藉以設定工作電壓(Vcore)以及工作時脈(CS)。在設定完工作電壓(Vcore)以及工作時脈(CS)之後,嵌入式控制器150便會釋放電源啟動時序,讓啟動模組140繼續執行電源啟動時序。
為了實現上述本發明第一實施例,以下提供實現方式以佐證本發明,圖3是根據本發明第二實施例說明電腦裝置300的方塊圖。於圖3中,電腦裝置300包括中央處理器310、電壓調變模組320、時脈產生單元330、啟動模組340、晶片組346、嵌入式控制器350、記憶單元355以及BIOS輸入介面360。其中,中央處理器310、電壓調變模組320、時脈產生單元330、記憶單元355以及BIOS輸入介面360的相關描述已揭露於上述第一實施例中,在此不再贅述。電腦裝置300亦可實現圖2所述之中央處理器及頻率調整方法,因此部份步驟請參照第一實施例。
本實施例中的啟動模組340包括電源供應單元342、電源時序模組344以及電源按鈕348。電源供應單元342用以供應電腦裝置300中各種不同的記憶體、晶片、輸入輸出單元等元件所需的多個主要電壓,例如是12V、5V以及3.3V等不同電位的主要電壓。於其他實施例中,由於部分的電源供應單元342也可支援中央處理器310的工作電壓(Vcore)調整操作,因此符合電腦裝置300中的電壓調變模組320也可以位於電源供應單元342當中。
電源時序模組344耦接至電源供應單元342,並且電源時序模組344用以依據一電源信號(PS)以執行電源啟動時序。於本實施例中,電源信號(PS)可以由使用者經由觸碰電腦裝置300的電源按鈕348而產生,也可以透過其他電源程序來產生此電源信號(PS)。
當啟動模組340的電源時序模組344接收到電源信號PS後,便會執行主要電源的啟動程序,並控制電源供應單元342產生不同電位的主要電源。等到這些主要電源準備就緒後,電源時序模組344便會輸出元件啟動信號。晶片組346接收元件啟動信號,並逐步啟動位於晶片組346底下所管控的多種元件,例如電壓調變模組320以及時脈產生單元330。
晶片組346在逐步啟動這些元件時,會依序輸出各個元件對應的啟動信號,並在接收到前一個元件的啟動並調整就緒信號之後,才會繼續啟動下一個元件。例如,晶片組346會先輸出第一元件的啟動信號,以啟動第一元件。並且,晶片組346在接收到第一元件所對應的就緒信號(ready signal)後,才會繼續輸出第二元件的啟動信號,以繼續啟動下一個元件。
嵌入式控制器350則會接收電壓調變模組320所產生的電壓就緒信號(VRM_RDY)以及時脈產生單元330所產生的時脈就緒信號(CLK_RDY),來判斷電壓調變模組120及時脈產生單元130的啟動狀態。
由於各家廠商所設定的電源啟動時序並沒有明確規定電壓調變模組320以及時脈產生單元330的啟動先後順序。因此,在此假設,在本實施例的電源啟動時序中,晶片組346會先行輸出時脈啟動信號(CLK_EN)以啟動時脈產生單元330。等到時脈產生單元330啟動完成,便會輸出致能的時脈就緒信號(CLK_RDY)。嵌入式控制器350便會確認到脈產生單元330已啟動完畢,但是此時的電壓調變模組320則是尚未啟動,因此嵌入式控制器350便將時脈就緒信號(CLK_RDY)直接傳送給晶片組346。
待晶片組346接收到致能的時脈就緒信號(CLK_RDY),就表示時脈產生單元330已啟動完畢。然後,晶片組346便會繼續輸出電壓啟動信號(VRM_EN),並等待接收電壓調變模組320所致能的電壓就緒信號(VRM_RDY)。因此,電壓調變模組320在接收電壓啟動信號(VRM_EN)之後便開始啟動,並在啟動完畢後輸出致能的電壓就緒信號(VRM_RDY)。
於此時,嵌入式控制器350便會接收到電壓就緒信號(VRM_RDY)以及時脈就緒信號(CLK_RDY),表示電壓調變模組120以及時脈產生單元130皆已經啟動。因此,嵌入式控制器350便會保留(hold)電壓就緒信號(VRM_RDY)或是時脈就緒信號(CLK_RDY)其中之一,例如本實施例是保留較晚致能的電壓就緒信號(VRM_RDY),使其不傳送到晶片組346,電腦裝置300中正在執行的電源啟動時序便會因而暫停。於本實施例中,由於電壓調變模組320較晚啟動,因此嵌入式控制器350在接收到電壓就緒信號(VRM_RDY)以及時脈就緒信號(CLK_RDY)時,會保留電壓就緒信號(VRM_RDY)使其不傳送到晶片組346,以暫停電源啟動時序。
並且,嵌入式控制器350透過記憶單元355所儲存的預設參數來設定工作電壓(Vcore)以及工作時脈(CS)。當設定完工作電壓(Vcore)以及工作時脈(CS)之後,嵌入式控制器350便將保留的時脈就緒信號(CLK_RDY)或是電壓就緒信號(VRM_RDY)提供至晶片組346,以使晶片組346以及電源時序模組344能夠持續執行電源啟動時序。
藉此,晶片組346在接收到電壓調變模組320的電壓就緒信號(VRM_RDY)以及時脈產生單元330的時脈就緒信號(CLK_RDY)之後,晶片組346以及電源時序模組344便繼續執行此電源啟動時序,直到晶片組346輸出中央處理器重置信號以重置中央處理器310為止。
因此,在第一次重置(reset)中央處理器310時,中央處理器310便可接收到已經受到調整後的工作電壓(Vcore)以及工作時脈(CS)。中央處理器310在啟動並調整就緒後,便不會因為其工作參數的不穩定,而造成電腦裝置300當機的情況。
換句話說,上述的步驟流程也可以歸納為圖4的流程圖,圖4是根據本發明第二實施例說明中央處理器的頻率調整方法的流程圖。請同時參照圖3及圖4,此頻率調整方法適用於具有中央處理器310的電腦裝置300。於步驟S410中,啟動模組340與晶片組346依序啟動電腦裝置300中的電壓調變模組320以及時脈產生單元330,而電壓調變模組320以及時脈產生單元330在啟動就續後分別輸出電壓就緒信號(VRM_RDY)及時脈就緒訊號(CLK_RDY)。
於步驟S420中,嵌入式控制器350則接收並保留電壓調變模組320及時脈產生單元330所回傳的電壓就緒信號(VRM_RDY)及時脈就緒訊號(CLK_RDY),例如,嵌入式控制器350保留電壓就緒信號(VRM_RDY)及時脈就緒訊號(CLK_RDY)其中之一。並且,進入步驟S430,嵌入式控制器350當中央處理器310尚未啟動的時候,便會調整電壓調變模組320以及時脈產生單元330,以設定工作電壓(Vcore)以及工作時脈(CS)。
然後,於步驟S440中,在嵌入式控制器350設定完工作電壓(Vcore)以及工作時脈(CS)之後,會將所保留的電壓就緒信號(VRM_RDY)或時脈就緒訊號(CLK_RDY)釋放,並且晶片組346在接收到嵌入式控制器350所釋放出的電壓就緒信號(VRM_RDY)及時脈就緒訊號(CLK_RDY)其中之一後,晶片組346將會發出信號以啟動中央處理器310。於本實施例中,啟動中央處理器110的方式便是將中央處理器110進行重置(reset)。於本實施例中,部分實施方式可參考上述實施例的相關描述,在此不再贅述。
綜上所述,本發明實施例的電腦裝置在中央處理器的電源啟動時序之前,嵌入式控制器會先行對中央處理器的工作參數(例如,工作電壓及工作頻率)進行設定,並在設定完後,電腦裝置才會繼續進行中央處理器的電源啟動時序。藉此,當電源啟動時序在完成重置中央處理器的時侯,中央處理器便能獲得穩定且已經調整後的工作電壓及工作時脈來進行超/降頻,讓電腦裝置能夠在開機程序中維持穩定。並且,由於並未在系統開機程序中間進行超/降頻,而是在中央處理器的電源啟動前便已設定完成,因此可增加中央處理器的工作參數的調整幅度。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、300...電腦裝置
110、310...中央處理器
120、320...電壓調變模組
130、330...時脈產生單元
140、340...啟動模組
150、350...嵌入式控制器
155、355...記憶單元
160、360...基本輸入輸出系統(BIOS)輸入介面
342...電源供應單元
344...電源時序模組
146、346...晶片組
348...電源按鈕
VRM_RDY、CLK_RDY...就緒信號
VRM_EN、CLK_EN...啟動信號
Vcore...工作電壓
CS...工作時脈
PS...電源信號
S210~S440...步驟
圖1是根據本發明第一實施例說明電腦裝置的方塊圖。
圖2是根據本發明第一實施例說明中央處理器的頻率調整方法流程圖。
圖3是根據本發明第二實施例說明電腦裝置的方塊圖。
圖4是根據本發明第二實施例說明中央處理器的頻率調整方法的流程圖。
100...電腦裝置
110...中央處理器
120...電壓調變模組
130...時脈產生單元
140...啟動模組
146...晶片組
150...嵌入式控制器
155...記憶單元
160...基本輸入輸出系統(BIOS)輸入介面
Vcore...工作電壓
CS...工作時脈
Claims (9)
- 一種電腦裝置,包括:一中央處理器,接收一工作電壓以及一工作時脈;一電壓調變模組,耦接至該中央處理器,提供該工作電壓;一時脈產生單元,耦接至該中央處理器,提供該工作時脈;一啟動模組,分別啟動該電源調變模組、該時脈產生單元以及該中央處理器;一晶片組,耦接至該中央處理器以及該啟動模組;以及一嵌入式控制器,耦接至該電壓調變模組、該時脈產生單元以及該晶片組,用以調整該電壓調變模組以及該時脈產生單元,並且當該電源調變模組與該時脈產生單元已經啟動,而該中央處理器尚未啟動的時候,該嵌入式控制器設定該中央處理器之工作電壓以及該工作時脈。
- 如申請專利範圍第1項所述之電腦裝置,其中當該嵌入式控制器接收該電壓調變模組的一電壓就緒信號及該時脈產生單元的一時脈就緒信號,該嵌入式控制器保留該時脈就緒信號或是該電壓就緒信號其中之一,並設定該中央處理器之工作電壓以及該中央處理器之工作時脈。
- 如申請專利範圍第2項所述之電腦裝置,並且該晶片組在接收到該嵌入式控制器所釋放出的該電壓就緒信號或該時脈就緒信號其中之一後,重置該中央處理器。
- 如申請專利範圍第1項所述之電腦裝置,其中該晶片組依序啟動該電壓調變模組以及該時脈產生單元。
- 如申請專利範圍第1項所述之電腦裝置,其中該啟動模組包括:一電源供應單元,用以供應該電腦裝置的多個主要電壓;以及一電源時序模組,耦接至該電源供應單元,用以依據一電源信號以及一電源啟動時序來控制該電源供應單元供應該些主要電壓。
- 如申請專利範圍第1項所述之電腦裝置,更包括:一記憶單元,耦接至該嵌入式控制器,該嵌入式控制器依據該記憶單元中的一預設工作電壓及一預設工作頻率來設定該中央處理器之該工作電壓以及該工作時脈。
- 一種中央處理器的頻率調整方法,適用於具有該中央處理器的一電腦裝置,該頻率調整方法包括:啟動該電腦裝置中的一電壓調變模組以及一時脈產生單元;接收並保留該電壓調變模組及該時脈產生單元所回傳之一電壓就緒信號及一時脈就緒訊號;以及當該中央處理器尚未啟動的時候,調整該電壓調變模組以及該時脈產生單元之一工作電壓以及一工作時脈。
- 如申請專利範圍第7項所述之頻率調整方法,更包括下列步驟:在設定完該工作電壓以及該工作時脈之後,啟動該中央處理器。
- 如申請專利範圍第8項所述之頻率調整方法,更包括下列步驟:接收該電壓調變模組的一電壓就緒信號以及該時脈產生單元的一時脈就緒信號;保留該時脈就緒信號或是該電壓就緒信號其中之一,並設定該工作電壓以及該工作時脈;以及在設定完該工作電壓以及該工作時脈之後,提供保留的該時脈就緒信號或是該電壓就緒信號。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100132449A TWI443495B (zh) | 2011-09-08 | 2011-09-08 | 電腦裝置及中央處理器的頻率調整方法 |
US13/594,891 US8972754B2 (en) | 2011-09-08 | 2012-08-27 | Computer device and frequency adjusting method for central processing unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100132449A TWI443495B (zh) | 2011-09-08 | 2011-09-08 | 電腦裝置及中央處理器的頻率調整方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201312314A true TW201312314A (zh) | 2013-03-16 |
TWI443495B TWI443495B (zh) | 2014-07-01 |
Family
ID=47830933
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW100132449A TWI443495B (zh) | 2011-09-08 | 2011-09-08 | 電腦裝置及中央處理器的頻率調整方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8972754B2 (zh) |
TW (1) | TWI443495B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI635383B (zh) * | 2016-12-30 | 2018-09-11 | 技嘉科技股份有限公司 | 記憶體時脈頻率調整方法、主機板及計算機操作系統 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9213397B2 (en) | 2012-09-21 | 2015-12-15 | Atmel Corporation | Changing power modes of a microcontroller system |
US9323312B2 (en) * | 2012-09-21 | 2016-04-26 | Atmel Corporation | System and methods for delaying interrupts in a microcontroller system |
US9507406B2 (en) | 2012-09-21 | 2016-11-29 | Atmel Corporation | Configuring power domains of a microcontroller system |
US9213388B2 (en) | 2012-09-21 | 2015-12-15 | Atmel Corporation | Delaying reset signals in a microcontroller system |
CN104049704A (zh) * | 2013-03-12 | 2014-09-17 | 鸿富锦精密工业(深圳)有限公司 | 芯片供电调节系统及方法 |
TWM467930U (zh) * | 2013-07-19 | 2013-12-11 | Ite Tech Inc | 電子裝置 |
US9383807B2 (en) | 2013-10-01 | 2016-07-05 | Atmel Corporation | Configuring power domains of a microcontroller system |
US9684367B2 (en) | 2014-06-26 | 2017-06-20 | Atmel Corporation | Power trace port for tracing states of power domains |
US9626195B2 (en) * | 2015-05-11 | 2017-04-18 | Hong Fu Jin Precision Industry (Shenzhen) Co., Ltd. | Booting system |
US10095302B2 (en) * | 2016-08-29 | 2018-10-09 | Intel Corporation | Method and apparatus for automatic adaptive voltage control |
US11023024B1 (en) * | 2020-02-04 | 2021-06-01 | Dell Products L.P. | Voltage regulator configuration system |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5727208A (en) * | 1995-07-03 | 1998-03-10 | Dell U.S.A. L.P. | Method and apparatus for configuration of processor operating parameters |
US5862351A (en) * | 1996-11-07 | 1999-01-19 | He; Zhi Qiang | Motherboard with automatic configuration |
US5951681A (en) * | 1997-12-01 | 1999-09-14 | Micro-Star International Co., Ltd. | Method and device of plugging and immediately playing a CPU |
US6327663B2 (en) * | 1998-10-21 | 2001-12-04 | Advanced Micro Devices, Inc. | System and method for processor dual voltage detection and over stress protection |
US6457137B1 (en) | 1999-05-28 | 2002-09-24 | 3Com Corporation | Method for configuring clock ratios in a microprocessor |
US6574739B1 (en) | 2000-04-14 | 2003-06-03 | Compal Electronics, Inc. | Dynamic power saving by monitoring CPU utilization |
US6874083B2 (en) * | 2000-12-22 | 2005-03-29 | Intel Corporation | Method and apparatus to ensure proper voltage and frequency configuration signals are defined before applying power to processor |
US6792489B2 (en) * | 2001-03-30 | 2004-09-14 | Intel Corporation | Multistage configuration and power setting |
US7020788B2 (en) | 2001-06-01 | 2006-03-28 | Microchip Technology Incorporated | Reduced power option |
US6889332B2 (en) | 2001-12-11 | 2005-05-03 | Advanced Micro Devices, Inc. | Variable maximum die temperature based on performance state |
US7228242B2 (en) | 2002-12-31 | 2007-06-05 | Transmeta Corporation | Adaptive power control based on pre package characterization of integrated circuits |
US7149905B2 (en) * | 2003-05-22 | 2006-12-12 | International Business Machines Corporation | Firmware controlled dynamic voltage adjustment |
FR2904129B1 (fr) * | 2006-07-21 | 2008-09-26 | Thales Sa | Coeur processeur a frequence pilotee et procede de demarrage dudit coeur processeur dans un mode programme |
JP4945224B2 (ja) * | 2006-11-30 | 2012-06-06 | 株式会社東芝 | コントローラ、情報処理装置、および供給電圧制御方法 |
US8179111B2 (en) * | 2008-04-10 | 2012-05-15 | Silicon Labs Spectra, Inc. | Methods, systems, and devices for power-on sequence for a circuit |
CN101251763B (zh) | 2008-04-14 | 2011-12-07 | 华硕电脑股份有限公司 | 具有超压与超频的主机板 |
-
2011
- 2011-09-08 TW TW100132449A patent/TWI443495B/zh active
-
2012
- 2012-08-27 US US13/594,891 patent/US8972754B2/en active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI635383B (zh) * | 2016-12-30 | 2018-09-11 | 技嘉科技股份有限公司 | 記憶體時脈頻率調整方法、主機板及計算機操作系統 |
US10922261B2 (en) | 2016-12-30 | 2021-02-16 | Giga-Byte Technology Co., Ltd. | Memory clock frequency adjusting method, mainboard, and computer operating system |
Also Published As
Publication number | Publication date |
---|---|
TWI443495B (zh) | 2014-07-01 |
US20130067250A1 (en) | 2013-03-14 |
US8972754B2 (en) | 2015-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI443495B (zh) | 電腦裝置及中央處理器的頻率調整方法 | |
KR101518323B1 (ko) | 하이브리드-셧다운 및 고속 시동 프로세스를 제공하기 위한 방법 및 시스템 | |
US8909957B2 (en) | Dynamic voltage adjustment to computer system memory | |
TWI527051B (zh) | 記憶體控制器之調校、電力閘控與動態頻率改變 | |
TW201802694A (zh) | 具有非揮發性雙列記憶體模組之非同步式dram再新之正常關機 | |
US8656150B2 (en) | Computer system with overclocking function involves setting time parameter of memory controller | |
US8935558B2 (en) | Overclocking module, a computer system and a method for overclocking | |
US10067834B1 (en) | Systems and methods for resetting one or more system components in response to a watchdog timer (WDT) event | |
TWI635382B (zh) | 記憶體超頻方法及電腦裝置 | |
TW201040701A (en) | Power reduction in microcontrollers | |
JP2001222346A (ja) | コンピュータ、コンピュータシステム、および省電力制御方法 | |
US8271770B2 (en) | Computer motherboard with automatically adjusted hardware parameter value | |
US7548481B1 (en) | Method and apparatus for dynamic power adjustment in a memory subsystem | |
CN113590511B (zh) | 一种带宽降速修复方法、装置及电子设备 | |
TWI635383B (zh) | 記憶體時脈頻率調整方法、主機板及計算機操作系統 | |
CN111221402A (zh) | 多层低功率状态 | |
TWI352281B (en) | Method for judging a rebooting action of a compute | |
JP2003076952A (ja) | Sdメモリカードホストコントローラ及びクロック制御方法 | |
US10496298B2 (en) | Configurable flush of data from volatile memory to non-volatile memory | |
CN108268119B (zh) | 操作片上系统的方法、片上系统和电子系统 | |
US8868956B1 (en) | System-on-chip with feedback loop for processor frequency control | |
TWI645282B (zh) | 單晶片系統與具有其之積體電路裝置 | |
WO2017049594A1 (en) | Efficient memory activation at runtime | |
TW201044136A (en) | External frequency adjustment methods and systems, and computer program products thereof | |
TW522298B (en) | Apparatus and method for automatically detecting stable operating frequency |