CN104049704A - 芯片供电调节系统及方法 - Google Patents
芯片供电调节系统及方法 Download PDFInfo
- Publication number
- CN104049704A CN104049704A CN201310077941.0A CN201310077941A CN104049704A CN 104049704 A CN104049704 A CN 104049704A CN 201310077941 A CN201310077941 A CN 201310077941A CN 104049704 A CN104049704 A CN 104049704A
- Authority
- CN
- China
- Prior art keywords
- chip
- frequency
- microprocessor
- power supply
- communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
Abstract
一种芯片供电调节系统包括一频率跟踪电路，用于输出包含一芯片进入超频模式时该芯片的工作频率所对应的通信频率的信息的触发信号；一微处理器，用于接收该频率跟踪电路输出的触发信号，当该微处理器接收到该触发信号时，该微处理器根据该触发信号所包含的通信频率的信息对应调节自身的时钟频率，该微处理器还对该芯片传输的通信数据进行解析，以获取对应的控制指令，该微处理器还用于输出该控制指令；一电压调节模块，包括一PWM控制器，该PWM控制器用于接收该微处理器输出的控制指令，并根据该控制指令输出对应的电压给该芯片。本发明芯片供电调节系统可保证芯片在超频模式工作时通信的畅通。本发明还提供了一种芯片供电调节方法。
Description
技术领域
本发明涉及一种芯片供电调节系统及方法。
背景技术
现有的CPU（Central Processing Unit，中央处理器）均通过一VRM（Voltage Regulator Module，电压调节模块）提供工作电压。如图1所示，CPU 10通过PMBus (Power Manager Bus，电源管理总线)与VRM 20进行通信，其中PMBus由一时钟信号线SCL、一数据信号线SDA及一提示信号线ALTER组成。VRM 20与CPU 10的通信频率需一致，如当CPU 10的工作频率为100 MHz（额定频率）时，CPU 10的通信频率为25MHz，即此时VRM 20通信频率亦须为25MHz。然而，当某些情况下（如CPU 10超频工作）有可能因VRM 20通信频率与CPU 10通信频率不一致而导致CPU 10无法与VRM 20进行通信。如当CPU 10的工作频率超频到167 MHz时，CPU 10的通信频率应为25*（1+167/100）=41.67 MHz。此时，若VRM 20通信频率还是25 MHz，进而可能导致CPU 10与VRM 20之间的通信中断或出错。
发明内容
鉴于以上内容，有必要提供一种可保证芯片在超频情况仍可与电压调节模块正常通信的芯片供电调节系统及方法。
一种芯片供电调节系统，包括：
一频率跟踪电路，用于输出包含一芯片进入超频模式时该芯片的工作频率所对应的通信频率的信息的触发信号；
一微处理器，用于接收该频率跟踪电路输出的触发信号，当该微处理器接收到该触发信号时，该微处理器根据该触发信号所包含的通信频率的信息对应调节自身的时钟频率，该微处理器还对该芯片传输的通信数据进行解析，以获取对应的控制指令，该微处理器还用于输出该控制指令；以及
一电压调节模块，包括一PWM控制器，该PWM控制器用于接收该微处理器输出的控制指令，并根据该控制指令输出对应的电压给该芯片。
一种芯片供电调节方法，包括如下步骤：
判断一芯片是否进入超频模式；
当该芯片进入超频模式时，传输包含与该芯片此时的工作频率对应的通信频率的信息的触发信号；
根据该触发信号包含的频率信息对应调节一MCU的时钟频率；
接收该芯片传输的通信数据，并对该通信数据进行解析，以获得对应的控制指令；
传输获取得到的控制指令至一VRM的PWM控制器；以及
根据该指令输出对应的PWM信号，以为该芯片提供工作电压。
上述芯片供电调节系统及方法有利于避免了当该芯片进入超频模式时，可能出现的由于该芯片与该VRM的通信频率不一致而导致该芯片与该VRM通信中断的不足。
附图说明
图1是现有CPU供电系统的方框图。
图2是本发明芯片供电调节系统的第一较佳实施方式的方框图。
图3是图2中MCU的具体功能的方框图。
图4是本发明芯片供电调节系统的第二较佳实施方式的方框图。
图5是本发明芯片供电调节方法的较佳实施方式的流程图。
主要元件符号说明
| VRM | 30 |
| CPU | 40 |
| 锁相环电路 | 50 |
| MCU | 60 |
| 触发接收单元 | 600 |
| 协议解析单元 | 602 |
| 控制输出单元 | 604 |
| 频率调整单元 | 606 |
| PWM控制器 | 300 |
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
请参考图2，本发明供芯片供电调节系统的第一较佳实施方式包括一CPU 40、一根据该CPU 40输出的控制指令为该CPU 40提供工作电压的VRM 30、一与该CPU 40相连的锁相环电路50及一与该VRM 30及该锁相环电路50均相连的MCU（Micro Processor Unit，微处理器）60。在其他实施方式中，该MCU 60可由其他具有数据处理能力的元件、设备或功能模块来替换。
本实施方式中，该CPU 40通过一PMBus总线与该VRM 30进行通信，其中该PMBus总线包括一时钟信号线SCL、一数据信号线SDA及一提示信号线ALTER。该MCU 60通过GPIO（General Purpose Input output，通用输入输出）信号线与该VRM 30进行数据传输。在其他实施方式中，该MCU 60亦可通过其他总线与该VRM 30进行通信，如I2C总线。
该VRM 30包括一PWM控制器300。该VRM 30用于接收该CPU 40传输的控制指令，并控制该PWM控制器300输出对应的PWM信号，以为该CPU 40提供对应的工作电压。
该锁相环电路50用于对该CPU 40的工作频率进行跟踪，以在该CPU 40超频工作时，该锁相环电路50输出一触发信号至该MCU 60，其中该触发信号包括该CPU 40此时的工作频率所对应的通信频率的信息。在其他实施方式中，该锁相环电路50亦可由其他具有相同功能的频率跟踪元件或模块代替。
请参考图3，当该CPU 40超频工作时，该MCU 60获取该CPU 40与该VRM 30之间的通信数据，并对数据进行解析。具体而言，该MCU 60包括一触发接收单元600、一协议解析单元602、一控制输出单元604及一频率调整单元606。
该触发接收单元600用于接收该锁相环电路50输出的触发信号。当该触发接收单元600接收到该锁相环电路50输出的触发信号时，则表示该CPU 40进入超频工作模式。此时，为避免可能出现该CPU 40的通信频率与该VRM 40的通信频率不一致的情况，在该触发接收单元600接收到该触发信号时，该频率调整单元606根据包含频率信息的触发信号来得到该CPU 40的通信频率，并对应调整自身的时钟频率，以与该CPU 40超频后的通信频率保持一致，进而使得在该CPU 40进入超频工作模式后该MCU 60仍可与该CPU 40进行通信。如当该CPU 40的通信频率由25MHz变为41.67MHz时，该频率调整单元606亦调整该MCU 60的时钟频率为41.67MHz。之后，该协议解析单元602按照调整后的时钟频率接收该CPU 40与该VRM 30之间的通信数据，并对获取得到的数据信息进行解析，以获得该CPU 30与该VRM 40通信的指令、数据等信息。
该控制输出单元604则将由该协议解析单元602解析得到的指令、数据等信息编码为对应的控制信号，并通过GPIO信号线将该控制信号传输给该VRM 30的PWM控制器300。
该PWM控制器300用于接收该MCU 60传输的控制信号，并对该控制信号进行解析，以获取对应的指令、数据等信息，进而输出对应的电压，如此使得该PWM控制器300可通过该MCU 60与该CPU 40进行通信。
在其他实施方式中，该频率调整单元606还可通过GPIO信号线将CPU 40的工作频率对应的通信频率的信息输出至该VRM 30的PWM控制器300，以使得该VRM 30根据接收的通信频率的信息自动调整自身的通信频率，进而使得该VRM 30可直接与该CPU 40保持通信。
请参考图4，其为本发明芯片供电调节系统的第二较佳实施方式的方框图。该第二较佳实施方式与第一较佳实施方式相比，该MCU 60则被集成至该VRM 30内。各元件的功能与第一实施方式中对应的元件的功能相同。
当该触发接收单元600接收到该锁相环电路50输出的触发信号时，该频率调整单元606根据包含频率信息的触发信号来获取该CPU 40的通信频率，并对应调整自身的时钟频率，以与该CPU 40超频后的通信频率一致，进而使得在该CPU 40进入超频工作模式后该MCU 60仍可与该CPU 40进行通信。之后，该协议解析单元602根据调整后的时钟频率接收该CPU 40传输的通信数据，并对获取得到的通信数据进行解析，以获得对应指令、数据等信息。
该控制输出单元604则将由该协议解析单元602解析得到的指令、数据等信息编码为对应的控制信号，并将该控制信号传输给该PWM控制器300。该PWM控制器300用于接收该MCU 60传输的控制信号，并对该控制信号进行解析，以获取对应的指令、数据等信息，进而输出对应的电压，如此使得该PWM控制器300可通过该MCU 60与该CPU 40进行通信。
请参考图5，本发明芯片供电调节方法的较佳实施方式包括如下步骤：
步骤S1，该锁相环电路50判断该CPU 40是否进入超频模式，当该CPU 40进入超频模式时，进入步骤S2；当该CPU 40未进入超频模式时，继续判断该CPU 40是否进入超频模式。
步骤S2，该锁相环电路50传输包含与该CPU 40此时的工作频率所对应的通信频率的信息的触发信号。
步骤S3，该MCU 60根据该触发信号所包含的频率信息对应调节该MCU 60自身的时钟频率。
步骤S4，该MCU 60接收该CPU 40传输的数据信息，并对该数据信息进行解析，以获得对应的指令。
步骤S5，该MCU 60传输获取得到的指令至该VRM 30的PWM控制器 300。
步骤S6，该PWM控制器300根据该指令输出对应的PWM信号，以为该CPU 40提供工作电压。
上述芯片供电调节系统及方法通过该锁相环电路50跟踪该CPU 40的工作频率，以在该CPU 40进入超频工作时输出对应的触发信号，该MCU 60接收到该触发信号后根据该触发信号对应调节自身的时钟频率，并将该CPU 40传输的指令、数据等信息输出至该PWM控制器300，以使得该PWM控制器300输出对应的电压，以为该CPU 40供电，如此有效地避免了当该CPU 40进入超频模式时，可能出现由于该CPU 40与该VRM 30的通信频率不一致而导致该CPU 40与该VRM 30通信中断的不足。
Claims (9)
1.一种芯片供电调节系统，包括：
一频率跟踪电路，用于输出包含一芯片进入超频模式时该芯片的工作频率所对应的通信频率的信息的触发信号；
一微处理器，用于接收该频率跟踪电路输出的触发信号，当该微处理器接收到该触发信号时，该微处理器根据该触发信号所包含的通信频率的信息对应调节自身的时钟频率，该微处理器还对该芯片传输的通信数据进行解析，以获取对应的控制指令，该微处理器还用于输出该控制指令；以及
一电压调节模块，包括一PWM控制器，该PWM控制器用于接收该微处理器输出的控制指令，并根据该控制指令输出对应的电压给该芯片。
2.如权利要求1所述的芯片供电调节系统，其特征在于：该微处理器包括：
一触发接收单元，用于接收该触发信号；
一频率调整单元，用于根据该触发信号中所包含的通信频率的信息对应的调节该微处理器的时钟频率；
一协议解析单元，根据调整后的时钟频率接收该芯片传输的通信数据，还对该通信数据进行解析，以获得对应的控制指令；及
一控制输出单元，用于输出该控制指令至该PWM控制器。
3.如权利要求1所述的芯片供电调节系统，其特征在于：该微处理器还用于传输包含该芯片的通信频率的控制信号至该电压调节模块，该电压调节模块根据接收的控制信号对应调节自身的通信频率。
4.如权利要求3所述的芯片供电调节系统，其特征在于：该微处理器通过一GPIO信号线输出该控制信号。
5.如权利要求1所述的芯片供电调节系统，其特征在于：该芯片为CPU。
6.一种芯片供电调节方法，包括如下步骤：
判断一芯片是否进入超频模式；
当该芯片进入超频模式时，传输包含与该芯片此时的工作频率对应的通信频率的信息的触发信号；
根据该触发信号包含的频率信息对应调节一MCU的时钟频率；
接收该芯片传输的通信数据，并对该通信数据进行解析，以获得对应的控制指令；
传输获取得到的控制指令至一VRM的PWM控制器；以及
根据该指令输出对应的PWM信号，以为该芯片提供工作电压。
7.如权利要求6所述的芯片供电调节方法，其特征在于：该触发信号由一锁相环电路输出。
8.如权利要求6所述的芯片供电调节方法，其特征在于：该MCU通过一GPIO信号线输出该控制指令。
9.如权利要求6所述的芯片供电调节方法，其特征在于：该芯片为CPU。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310077941.0A CN104049704A (zh) | 2013-03-12 | 2013-03-12 | 芯片供电调节系统及方法 |
| US14/207,415 US20140281596A1 (en) | 2013-03-12 | 2014-03-12 | Frequency adjustment system and method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310077941.0A CN104049704A (zh) | 2013-03-12 | 2013-03-12 | 芯片供电调节系统及方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104049704A true CN104049704A (zh) | 2014-09-17 |
Family
ID=51502694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310077941.0A Pending CN104049704A (zh) | 2013-03-12 | 2013-03-12 | 芯片供电调节系统及方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20140281596A1 (zh) |
| CN (1) | CN104049704A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111857856A (zh) * | 2019-04-22 | 2020-10-30 | 迈普通信技术股份有限公司 | 一种cpu频率配置方法、芯片及系统 |
| CN114860635A (zh) * | 2022-07-07 | 2022-08-05 | 北京智芯半导体科技有限公司 | 通用输入输出接口控制方法、装置、存储介质、电路板 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI277859B (en) * | 2005-05-13 | 2007-04-01 | Via Tech Inc | Method for adjusting memory frequency |
| JP5173751B2 (ja) * | 2008-11-10 | 2013-04-03 | パナソニック株式会社 | 同期・非同期制御部を有するコンピュータシステム |
| JP5568491B2 (ja) * | 2011-01-31 | 2014-08-06 | ルネサスエレクトロニクス株式会社 | マルチプロセッサ装置 |
| US9043625B2 (en) * | 2012-04-13 | 2015-05-26 | Advanced Micro Devices, Inc. | Processor bridge power management |
| TWI443495B (zh) * | 2011-09-08 | 2014-07-01 | Asustek Comp Inc | 電腦裝置及中央處理器的頻率調整方法 |
| KR20130100557A (ko) * | 2012-03-02 | 2013-09-11 | 삼성전자주식회사 | 무선통신 시스템에서 메모리 클럭 주파수를 제어하는 장치 및 방법 |
-
2013
- 2013-03-12 CN CN201310077941.0A patent/CN104049704A/zh active Pending
-
2014
- 2014-03-12 US US14/207,415 patent/US20140281596A1/en not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111857856A (zh) * | 2019-04-22 | 2020-10-30 | 迈普通信技术股份有限公司 | 一种cpu频率配置方法、芯片及系统 |
| CN114860635A (zh) * | 2022-07-07 | 2022-08-05 | 北京智芯半导体科技有限公司 | 通用输入输出接口控制方法、装置、存储介质、电路板 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20140281596A1 (en) | 2014-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105677420B (zh) | 一种接口管脚配置的方法及装置 | |
| US20150091499A1 (en) | Charger, terminal, charging system, and charging control method | |
| WO2016188159A1 (zh) | 智能电源及其智能供电的方法 | |
| US8725907B2 (en) | Electronic device and electronic device system | |
| CN106383569A (zh) | 一种通用服务器电源保护机制 | |
| CN112671084A (zh) | Usb设备及其操作方法 | |
| EP2894541A1 (en) | Power supply device and micro server having the same | |
| US8201003B2 (en) | Circuit for preventing computer power down sequence failure | |
| CN107665036B (zh) | 供电控制系统 | |
| US20160134332A1 (en) | Using a power over ethernet device to supply multiple dc power to connected devices and application thereof | |
| CN104049704A (zh) | 芯片供电调节系统及方法 | |
| CN104753083B (zh) | 多模块光伏并网逆变器的控制系统 | |
| TWI528161B (zh) | 資料傳輸系統以及資料傳輸方法 | |
| US11139768B2 (en) | Motor drive with independent physical backplane communication | |
| CN103546114A (zh) | 根据从设备的上拉电压调整总线上拉电压的电路及其方法 | |
| CN102692983A (zh) | 中央处理单元操作电压的调整方法及其电脑系统 | |
| US11296640B2 (en) | Motor drive with dynamic interval communication | |
| CN110543224B (zh) | 一种主从mcu内外多重监视定时器协同复位的系统及方法 | |
| CN111966195B (zh) | 一种启动控制电路及方法 | |
| CN102902336A (zh) | 主板的电源连接模块、主板及其电子设备 | |
| CN106020304A (zh) | 一种自适应主从多模式并机均流控制方法 | |
| CN103885799A (zh) | 一种基于电源管理的微处理器延时启动系统及方法 | |
| US20180175772A1 (en) | Motor drive with multi-function high speed communications interface | |
| CN113687706B (zh) | 一种自动调整ncsi是否开启的装置和方法 | |
| KR102003698B1 (ko) | 반도체집적회로, 반도체집적회로 특성에 따른 적응적 전원공급장치와 전원공급방법, 이들을 구비한 전자기기 및 반도체집적회로의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140917 |