JP5173751B2 - 同期・非同期制御部を有するコンピュータシステム - Google Patents

同期・非同期制御部を有するコンピュータシステム Download PDF

Info

Publication number
JP5173751B2
JP5173751B2 JP2008287518A JP2008287518A JP5173751B2 JP 5173751 B2 JP5173751 B2 JP 5173751B2 JP 2008287518 A JP2008287518 A JP 2008287518A JP 2008287518 A JP2008287518 A JP 2008287518A JP 5173751 B2 JP5173751 B2 JP 5173751B2
Authority
JP
Japan
Prior art keywords
processor
clock
computer system
synchronous
asynchronous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008287518A
Other languages
English (en)
Other versions
JP2010113645A (ja
Inventor
豊哉 坊農
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2008287518A priority Critical patent/JP5173751B2/ja
Priority to PCT/JP2009/001782 priority patent/WO2010052807A1/ja
Publication of JP2010113645A publication Critical patent/JP2010113645A/ja
Priority to US13/049,249 priority patent/US8504868B2/en
Application granted granted Critical
Publication of JP5173751B2 publication Critical patent/JP5173751B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12Synchronisation of different clock signals provided by a plurality of clock generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Description

本発明は、プロセッサのクロックをバスやメモリ等のサブモジュールのクロックと同期又は非同期となるように制御する機能を持つコンピュータシステムに関するものである。
現在、多くのプロセッサのクロックはバスやメモリ等のサブモジュールのクロックと同期となるように設計されている。同期設計の場合、プロセッサクロックの周波数がサブモジュールクロックの周波数の逓倍に固定される必要がある。このため、プロセッサは、自身の最大動作周波数で動作できない可能性がある。例えば、プロセッサの最大動作周波数が350MHz、バスの最大動作周波数が100MHzだったとする。この場合、同期設計とすると、プロセッサの動作周波数を300MHzにする必要がある。また、消費電力を削減させるためにプロセッサクロックの周波数を下げる場合を考えると、同期設計かつバスの動作周波数を変更しないものとしたとき、プロセッサクロックの周波数は100MHz、200MHzしか選択できず、250MHz等、よりきめ細かなクロック周波数を選択することができない。
このような課題を解決する手段の1つとして非同期方式の回路設計が知られている。非同期方式の場合、データはプロセッサとサブモジュールとの間を転送されるが、プロセッサクロック及びサブモジュールクロックは独立で非同期のクロックであり、一方のクロック周波数が他方のクロック周波数の逓倍であることを要求しない。したがって、プロセッサ及びサブモジュールの各々は、独自のクロック周期で動作し、これら2つの間のデータ転送を処理する。
プロセッサとサブモジュールとの間の非同期クロックによるデータ転送では、メタステーブル対策のため、同期設計に比べレイテンシが増加する。このレイテンシの増加により、データ転送性能が劣化することがあった。
これに対する従来の解決手段として、同期・非同期制御部を有するコンピュータシステムの技術が知られている。この技術によれば、プロセッサとサブモジュールとの間のデータ転送の間に、プロセッサクロックがサブモジュールクロックに一時的に同期するように構成される。そして、データ転送の完了後、同期が不能にされ、プロセッサクロックがサブモジュールクロックに対して非同期となる(特許文献1参照)。
特開平10−222243号公報
しかしながら、上記従来のコンピュータシステムでは、プロセッサとサブモジュールとの間のデータ転送が行われる度に、プロセッサクロックをサブモジュールクロックと同期となるように遷移させる必要がある。例えばシングル転送のように、プロセッサとサブモジュールとの間でデータ転送が連続で行われない場合は、データ転送開始前にプロセッサのクロックを非同期から同期に切り替え、1つのデータ転送が完了するとすぐにプロセッサのクロックを同期から非同期に切り替える。
このようにプロセッサとサブモジュールとの間のデータ転送数が少ない場合、非同期から同期、同期から非同期へのクロックの切り替えが、非同期間のデータ受け渡しによるレイテンシ増加より長くなってしまう。その結果、プロセッサとサブモジュールとの間を同期にする効果がなくなったり、非同期で動作させていた以上にデータ転送における性能劣化が発生したりするという課題を有していた。
本発明は、上記従来の課題を解決するものであり、同期・非同期制御部を有するコンピュータシステムにおいて、データ転送数にかかわらず、非同期クロックによるデータ転送における性能劣化を軽減することを目的とする。
上記目的を達成するために、本発明に係るコンピュータシステムは、プロセッサと、当該プロセッサに接続されたサブモジュールと、プロセッサとサブモジュールと間のデータ転送を監視する外部アクセス監視部と、当該外部アクセス監視部による監視の結果に応じてプロセッサのクロックをサブモジュールのクロックと同期又は非同期に制御する同期・非同期制御部とを備えたものである。外部アクセス監視部は、プロセッサとサブモジュールとの間の一定期間毎のアクセス回数を計測するアクセス計測部と、当該アクセス計測部による計測の結果と規定カウント値とを比較する比較器とを有する。同期・非同期制御部は、比較器による規定カウント値との比較の結果に応じて、一定期間内のアクセス回数が規定カウント値以上である場合にはプロセッサのクロックがサブモジュールのクロックと同期となるように遷移させる一方、一定期間内のアクセス回数が規定カウント値未満である場合にはプロセッサのクロックがサブモジュールのクロックと非同期となるように遷移させる。
本発明に係るコンピュータシステムによれば、プロセッサとサブモジュールとの間のデータ転送を監視する構成を採用したことにより、データ転送の頻度に応じて、プロセッサクロックをサブモジュールクロックと同期又は非同期となるように遷移させることが可能となるため、非同期クロックによるデータ転送における性能劣化を軽減できるという効果を奏する。
以下、本発明の実施形態における同期・非同期制御部を有するコンピュータシステムについて、図面を参照しながら説明する。
《実施形態1》
図1は、実施形態1のコンピュータシステムの構成図である。図1において、101はプロセッサであり、102はプロセッサ101にクロックを供給するプロセッサクロック供給部である。103はバスやメモリ等のサブモジュールであり、104はサブモジュール103にクロックを供給するサブモジュールクロック供給部である。201はプロセッサクロックのサイクル数をカウントするサイクルカウンタであり、202はプロセッサ101がサブモジュール103にアクセスする回数を計測するアクセス計測部であり、203はアクセス回数の計測値(アクセス計測値)と規定カウント値とを比較する比較器であり、204は外部アクセス監視部である。207は同期・非同期制御部であり、205はプロセッサクロックとサブモジュールクロックとの各々の周波数を監視する周波数監視部であり、206はプロセッサクロックの周波数を遷移させる周波数遷移部である。
図2は、実施形態1におけるコンピュータシステムのフローチャートである。図2において、ステップ301はスタート状態であり、プロセッサ101の起動時である。次にステップ302に移行し、サイクルカウンタ値とアクセス計測値とをクリアし、プロセッサ101をサブモジュール103に対して非同期に動作させる。次にステップ303に移行し、プロセッサ101がサブモジュール103にアクセスすると、アクセス計測部202によって、ステップ304に移行し、アクセス計測値に1を加算する。次にステップ305に移行し、アクセス計測値が規定カウント値以上かどうかを比較器203にて判定し、規定カウント値以上だった場合は、ステップ306に移行し、サイクルカウンタ値とアクセス計測値とをクリアし、かつプロセッサクロックをサブモジュールクロックと同期となるように遷移させる。ステップ303及びステップ305で条件を満たさなかった場合は、ステップ307へ移行し、サイクルカウンタ値が規定サイクル数以上かを判定し、規定サイクル数以上だった場合は、ステップ308に移行し、サイクルカウンタ値とアクセス計測値とをクリアし、ステップ303に移行する。ステップ307で条件を満たさなかった場合は、そのままステップ303に移行する。
ステップ306で同期へ遷移すると、ステップ309へ移行し、ステップ303と同様にプロセッサ101がサブモジュール103にアクセスすると、アクセス計測部202によって、ステップ310に移行し、アクセス計測値に1を加算する。次にステップ311に移行し、アクセス計測値が規定カウント値以上かどうかを比較器203にて判定し、規定カウント値以上だった場合は、ステップ312に移行し、サイクルカウンタ値とアクセス計測値とのクリアを行い、ステップ309に移行する。ステップ309及びステップ311で条件を満たさなかった場合は、ステップ313へ移行し、サイクルカウンタ値が規定サイクル数以上かを判定し、規定サイクル数以上だった場合は、ステップ314に移行し、サイクルカウンタ値とアクセス計測値とをクリアし、かつプロセッサクロックをサブモジュールクロックと非同期となるように遷移させ、ステップ303へ移行する。ステップ313で条件を満たさなかった場合は、そのままステップ309に移行する。
本実施形態によれば、プロセッサ101がサブモジュール103にアクセスする頻度に応じて、アクセス頻度が高い場合にはプロセッサクロックをサブモジュールクロックと同期となるように遷移させ、アクセス頻度が低い場合にはプロセッサクロックをサブモジュールクロックと非同期となるように遷移させることが可能となるため、非同期クロックによるデータ転送における性能劣化を軽減できるという効果を奏する。
なお、実施形態1の規定カウント値や規定サイクル数は、固定である必要はなく、設定レジスタ等を用意して、ユーザがこれを自由に設定できるようにしてもよい。
また、同期・非同期制御機能を、レジスタ等を用意して、有効又は無効に制御できるようにしてもよい。
また、実施形態1中の周波数遷移部206は、プロセッサクロックを非同期から同期へ遷移させる場合、サブモジュールクロックと同期となる周波数の中で最も高い周波数へ遷移させたり、サブモジュールクロックと同期となる周波数の中で、同期へ遷移する直前の周波数に最も近い周波数へ遷移させたりしてもよい。また、プロセッサクロックを同期から非同期へ遷移させる場合には、プロセッサ101の動作可能な周波数の中で最も高い周波数へ遷移させることとしてもよい。設定レジスタ等を用意して、プロセッサクロックを予め設定しておいたクロック周波数へ遷移させてもよい。
《実施形態2》
図3は、実施形態2のコンピュータシステムの構成図であって、実施形態1のコンピュータシステムに、プロセッサクロックの周波数を記録する周波数保持部401が追加されたものである。
図4は、実施形態2におけるコンピュータシステムのフローチャートである。実施形態1のフローチャートとの違いはステップ501とステップ502とが追加され、ステップ306とステップ314とが変更されている点であり、その他の部分については図2と同様である。
ステップ302においてプロセッサ101が非同期動作を開始した後、ステップ501に移行し、周波数保持部401によってプロセッサ101の非同期クロック周波数を記録する。この情報を用いて、次にステップ314において同期から非同期へ遷移する場合は、プロセッサクロックがステップ501で記録した非同期周波数となるように遷移する。同様に、ステップ306で同期へ遷移した後、ステップ502に移行し、周波数保持部401によってプロセッサ101の同期クロック周波数を記録する。この情報を用いて、次にステップ306において非同期から同期へ遷移する場合は、プロセッサクロックがステップ502で記録した同期周波数となるように遷移する。
本実施形態によれば、プロセッサクロックの周波数をユーザが決定しなくても、自動でプロセッサクロックをサブモジュールクロックと同期又は非同期となるように遷移させることが可能になるという効果を奏する。ただし、プロセッサクロックを、ユーザにより任意に設定された周波数へ遷移させることも勿論可能である。
なお、初めて非同期から同期へ遷移する場合は、ステップ306で記録された同期周波数が存在しないため、実施形態1と同様に、サブモジュールクロックと同期であれば周波数は特に定めない。
《実施形態3》
図5は、実施形態3のコンピュータシステムの構成図であって、実施形態1のコンピュータシステムに、遷移アドレス保持部601と、プロセッサ101の実行アドレスと遷移アドレス保持部601が記録しているアドレスとを比較する比較器602とが追加されたものである。
図6は、実施形態3におけるコンピュータシステムのフローチャートである。実施形態1のフローチャートとの違いはステップ701とステップ702とステップ703とステップ704とが追加されている点であり、その他の部分については図2と同様である。
ステップ302においてプロセッサ101が非同期動作を開始した後、ステップ701に移行し、プロセッサクロックが非同期から同期へ遷移したときに遷移アドレス保持部601に記録された同期遷移アドレスと、実行アドレスとが一致するかを比較器602で比較する。1回目は遷移アドレス保持部601にアドレス値が記録されていないため、ステップ303へ移行する。
ステップ306においてプロセッサクロックが非同期から同期へ遷移した後、ステップ702へ移行し、プロセッサクロックが非同期から同期へ遷移したときの実行アドレスを同期遷移アドレスとして遷移アドレス保持部601に記録する。
2回目以降ステップ701へ移行した時、ステップ702で記録したアドレスと実行アドレスとが一致した場合は、ステップ306へ移行する。
ステップ702においてプロセッサクロックが非同期から同期へ遷移したときの実行アドレスを遷移アドレス保持部601に記録した後、ステップ703へ移行し、プロセッサクロックが同期から非同期へ遷移したときに遷移アドレス保持部601に記録された非同期遷移アドレスと、実行アドレスとが一致するか比較器602にて比較する。1回目は遷移アドレス保持部601にアドレス値が記録されていないため、ステップ309へ移行する。
ステップ314においてプロセッサクロックが同期から非同期へ遷移した後、ステップ704へ移行し、プロセッサクロックが同期から非同期へ遷移したときの実行アドレスを非同期遷移アドレスとして遷移アドレス保持部601に記録する。
2回目以降ステップ703へ移行した時、ステップ704で記録したアドレスと実行アドレスとが一致した場合は、ステップ314へ移行する。
本実施形態によれば、プロセッサクロックがサブモジュールクロックと同期又は非同期となるように遷移する箇所が予め分かるので、実際のデータ転送よりも前にプロセッサクロックをサブモジュールクロックと同期又は非同期となるように遷移でき、非同期クロックによるデータ転送における性能劣化をより軽減できるという効果を奏する。
なお、実施形態3の遷移アドレス保持部601は、同期用の遷移アドレスか非同期用の遷移アドレスかが分かればよく、同期用、非同期用に各々持っていてもよい。また、記録できるアドレスが1つ以上あればよい。
《実施形態4》
図7は、実施形態4のコンピュータシステムの構成図であって、実施形態3のコンピュータシステムに、プロセッサ101のクロックの同期・非同期動作期間、すなわちプロセッサクロックがサブモジュールクロックと同期又は非同期となるように遷移してから、次に非同期又は同期となるように遷移するまでの時間を計測する動作期間計測部801と、動作期間計測部801で計測した時間を規定時間と比較する比較器802とが追加されたものである。
図8は、実施形態4におけるコンピュータシステムのフローチャートである。実施形態3のフローチャートとの違いはステップ901とステップ902とステップ903とステップ904とが追加され、ステップ302とステップ306とステップ314とが変更されている点であり、その他の部分については図6と同様である。
ステップ302においてプロセッサ101が非同期動作を開始した時に、動作期間計測部801によって非同期動作時間を計測し始め、ステップ306において、サイクルカウンタ値とアクセス計測値とをクリアし、プロセッサクロックをサブモジュールクロックとの非同期から同期へ遷移させるとともに、非同期動作時間の計測を終える。次にステップ901へ移行し、非同期動作時間が規定時間以上かどうか判定し、規定時間以上であればステップ702へ移行し、遷移アドレス保持部601によりプロセッサクロックが非同期から同期へ遷移した実行アドレスを記録する。次にステップ902へ移行し、動作期間計測部801によって同期動作時間を計測し始める。
ステップ901で条件を満たさなかった場合は、遷移アドレス保持部601によりプロセッサクロックが非同期から同期へ遷移した実行アドレスを記録せずに、ステップ902へ移行し、動作期間計測部801によって同期動作時間を計測し始める。
同期から非同期への遷移時も同様に、ステップ314でサイクルカウンタ値とアクセス計測値とをクリアし、プロセッサクロックをサブモジュールクロックとの同期から非同期へ遷移させるとともに、同期動作時間の計測を終える。次にステップ903へ移行し、同期動作時間が規定時間以上かどうか判定し、規定時間以上であればステップ704へ移行し、遷移アドレス保持部601によりプロセッサクロックが同期から非同期へ遷移した実行アドレスを記録する。次にステップ904へ移行し、動作期間計測部801によって非同期動作時間を計測し始める。
ステップ903で条件を満たさなかった場合は、遷移アドレス保持部601によりプロセッサクロックが同期から非同期へ遷移した実行アドレスを記録せずに、ステップ904へ移行し、動作期間計測部801によって非同期動作時間を計測し始める。
本実施形態によれば、動作期間計測部801の計測結果が規定時間よりも長い場合だけ遷移アドレス保持部601を更新することとしたので、同期動作時間又は非同期動作時間が短い場合に、同期又は非同期への遷移のオーバーヘッドが出やすくなるが、このオーバーヘッドによる性能劣化を軽減できるという効果を奏する。
なお、実施形態4の規定時間は、固定である必要はなく、設定レジスタ等を用意して、ユーザが自由に設定できるようにしてもよい。
《実施形態5》
図9は、実施形態5のコンピュータシステムの構成図である。図9において、1001はプロセッサ101の実行する命令を監視する命令監視部であり、1002は命令監視部1001によって得られた命令と規定命令とを比較する比較器であり、1003は命令解析部である。
図10は、実施形態5におけるコンピュータシステムのフローチャートである。ステップ302においてプロセッサ101が非同期動作を開始した後、ステップ1101に移行し、命令監視部1001によって得られたプロセッサ101の実行命令が規定命令と一致するかどうかを比較器1002にて判定する。実行命令が規定命令と一致しなければ、次の命令を解析するためステップ1101に戻る。実行命令が規定命令と一致すれば、ステップ1102へ移行し、プロセッサクロックをサブモジュールクロックと同期となるように遷移させる。次にステップ1103へ移行し、ステップ1101と同様に実行命令が規定命令と一致するかを判定する。実行命令が規定命令と一致すれば、次の命令を解析するためステップ1103に戻る。実行命令が規定命令と一致しなければ、ステップ1104へ移行し、プロセッサクロックをサブモジュールクロックと非同期となるように遷移させる。次にステップ1101へ移行し、次の命令を解析する。
例えば、命令解析部1003によって解析された命令がロード命令又はストア命令である場合には、プロセッサクロックがサブモジュールクロックと同期となるような遷移を行わせないこととするのがよい。また、プロセッサ101がキャッシュ又はバッファを有する場合には、当該キャッシュ又はバッファ内のデータをサブモジュール103へ書き出す命令が発行されたとき、プロセッサクロックがサブモジュールクロックと同期となるように遷移させるのがよい。
本実施形態によれば、プロセッサ101がサブモジュール103にアクセスする前に、プロセッサクロックをサブモジュールクロックと同期又は非同期へ遷移させることができるため、非同期動作による性能劣化をより軽減できるという効果を奏する。
なお、実施形態5の規定命令は、固定である必要はなく、設定レジスタ等を用意して、ユーザが自由に設定できるようにしてもよい。
また、同期・非同期制御機能を、レジスタ等を用意して、有効又は無効に制御できるようにしてもよい。
《実施形態6》
図11は、実施形態6のコンピュータシステムの構成図である。図11において、1201はプロセッサ101のアクセス先を示すアドレスを監視するアドレス監視部であり、1202はアドレス監視部1201によって得られたアドレスと規定アドレスとを比較する比較器であり、1203はアドレス解析部である。
図12は、実施形態6におけるコンピュータシステムのフローチャートである。ステップ302においてプロセッサ101が非同期動作を開始した後、ステップ1301に移行し、アドレス監視部1201によって得られたアクセスアドレスが規定アドレスと一致するかどうかを比較器1202にて判定する。アクセスアドレスが規定アドレスと一致しなければ、次のアクセスアドレスを解析するためステップ1301に戻る。アクセスアドレスが規定アドレスと一致すれば、ステップ1302へ移行し、プロセッサクロックをサブモジュールクロックと同期となるように遷移させる。次にステップ1303へ移行し、ステップ1301と同様にアクセスアドレスが規定アドレスと一致するかどうかを判定する。アクセスアドレスが規定アドレスと一致すれば、次のアクセスアドレスを解析するためステップ1303に戻る。アクセスアドレスが規定アドレスと一致しなければ、ステップ1304へ移行し、プロセッサクロックをサブモジュールクロックと非同期となるように遷移させる。次にステップ1301へ移行し、次のアクセスアドレスを解析する。
本実施形態によれば、プロセッサ101がサブモジュール103にアクセスするアクセス先に応じて、プロセッサクロックをサブモジュールクロックと同期又は非同期となるように遷移させることができるという効果を奏する。
なお、実施形態6の規定アドレスは、固定である必要はなく、設定レジスタ等を用意して、ユーザが自由に設定できるようにしてもよい。
また、同期・非同期制御機能を、レジスタ等を用意して、有効又は無効に制御できるようにしてもよい。
本発明の同期・非同期制御部を有するコンピュータシステムは、簡単なハードウェアを実装することで、データ転送頻度にかかわらず、非同期クロックによるデータ転送における性能劣化を軽減することが可能であり、非同期設計技術の1つとして有用である。
本発明の実施形態1に係るコンピュータシステムのブロック図である。 実施形態1における同期・非同期遷移動作を示すフローチャートである。 本発明の実施形態2に係るコンピュータシステムのブロック図である。 実施形態2における同期・非同期遷移動作を示すフローチャートである。 本発明の実施形態3に係るコンピュータシステムのブロック図である。 実施形態3における同期・非同期遷移動作を示すフローチャートである。 本発明の実施形態4に係るコンピュータシステムのブロック図である。 実施形態4における同期・非同期遷移動作を示すフローチャートである。 本発明の実施形態5に係るコンピュータシステムのブロック図である。 実施形態5における同期・非同期遷移動作を示すフローチャートである。 本発明の実施形態6に係るコンピュータシステムのブロック図である。 実施形態6における同期・非同期遷移動作を示すフローチャートである。
101 プロセッサ
102 プロセッサクロック供給部
103 サブモジュール
104 サブモジュールクロック供給部
201 サイクルカウンタ
202 アクセス計測部
203,602,802,1002,1202 比較器
204 外部アクセス監視部
205 周波数監視部
206 周波数遷移部
207 同期・非同期制御部
401 周波数保持部
601 遷移アドレス保持部
801 動作期間計測部
1001 命令監視部
1003 命令解析部
1201 アドレス監視部
1203 アドレス解析部

Claims (11)

  1. プロセッサと、
    前記プロセッサに接続されたサブモジュールと、
    前記プロセッサと前記サブモジュールとの間のデータ転送を監視する外部アクセス監視部と、
    前記外部アクセス監視部による監視の結果に応じて前記プロセッサのクロックを前記サブモジュールのクロックと同期又は非同期に制御する同期・非同期制御部とを備えたコンピュータシステムであって、
    前記外部アクセス監視部は、
    前記プロセッサと前記サブモジュールとの間の一定期間毎のアクセス回数を計測するアクセス計測部と、
    前記アクセス計測部による計測の結果と規定カウント値とを比較する比較器とを有し、
    前記同期・非同期制御部は、前記比較器による前記規定カウント値との比較の結果に応じて、前記一定期間内のアクセス回数が前記規定カウント値以上である場合には前記プロセッサのクロックが前記サブモジュールのクロックと同期となるように遷移させる一方、前記一定期間内のアクセス回数が前記規定カウント値未満である場合には前記プロセッサのクロックが前記サブモジュールのクロックと非同期となるように遷移させることを特徴とするコンピュータシステム。
  2. 請求項1記載のコンピュータシステムにおいて、
    前記同期・非同期制御部は、前記プロセッサのクロックを前記サブモジュールのクロックと非同期から同期へ遷移させる場合に、前記プロセッサのクロックを、前記サブモジュールのクロックと同期となる周波数の中で最も高い周波数に設定することを特徴とするコンピュータシステム。
  3. 請求項1記載のコンピュータシステムにおいて、
    前記同期・非同期制御部は、前記プロセッサのクロックを前記サブモジュールのクロックと非同期から同期へ遷移させる場合に、前記プロセッサのクロックを、前記サブモジュールのクロックと同期となる周波数の中で、同期へ遷移する直前の周波数に最も近い周波数へ遷移させることを特徴とするコンピュータシステム。
  4. 請求項1記載のコンピュータシステムにおいて、
    前記同期・非同期制御部は、前記プロセッサのクロックを前記サブモジュールのクロックと同期から非同期へ遷移させる場合に、前記プロセッサのクロックを、前記プロセッサの動作可能な周波数の中で最も高い周波数に設定することを特徴とするコンピュータシステム。
  5. 請求項1記載のコンピュータシステムにおいて、
    前記同期・非同期制御部は、前記プロセッサのクロックの同期・非同期間の遷移後の前記プロセッサのクロックの周波数を記録する周波数保持部を有し、前記プロセッサのクロックを、以前に前記周波数保持部に記録された周波数へ遷移させることを特徴とするコンピュータシステム。
  6. 請求項1記載のコンピュータシステムにおいて、
    前記同期・非同期制御部は、前記プロセッサのクロックを、ユーザにより任意に設定された周波数へ遷移させることを特徴とするコンピュータシステム。
  7. 請求項1記載のコンピュータシステムにおいて、
    前記プロセッサのクロックに対する前記同期・非同期制御部による制御を有効にするか無効にするかを設定するための手段を更に備えたことを特徴とするコンピュータシステム。
  8. 請求項1記載のコンピュータシステムにおいて、
    前記アクセス計測部によるアクセス回数の計測期間がユーザによって任意に変更可能であることを特徴とするコンピュータシステム。
  9. 請求項1記載のコンピュータシステムにおいて、
    前記同期・非同期制御部は、前記プロセッサのクロックの同期・非同期間の遷移後の前記プロセッサの実行アドレスを記録する遷移アドレス保持部を有し、前記遷移アドレス保持部に記録された実行アドレスを前記プロセッサが実行する前に、予め前記プロセッサのクロックを前記サブモジュールのクロックと同期又は非同期に遷移させることを特徴とするコンピュータシステム。
  10. 請求項1記載のコンピュータシステムにおいて、
    前記同期・非同期制御部は、
    前記プロセッサのクロックの同期・非同期間の遷移後の前記プロセッサの実行アドレスを記録する遷移アドレス保持部と、
    前記プロセッサのクロックの同期・非同期動作期間を計測する動作期間計測部と、
    前記動作期間計測部による計測の結果と規定時間とを比較する比較器とを有し、
    前記比較器による前記規定時間との比較の結果に応じて、前記プロセッサのクロックの遷移間隔が前記規定時間以上である場合には前記遷移アドレス保持部へ前記プロセッサの実行アドレスを記録させる一方、前記プロセッサのクロックの遷移間隔が前記規定時間未満である場合には前記遷移アドレス保持部へ前記プロセッサの実行アドレスを記録させないようにしつつ、前記遷移アドレス保持部に記録された実行アドレスを前記プロセッサが実行する前に、予め前記プロセッサのクロックを前記サブモジュールのクロックと同期又は非同期に遷移させることを特徴とするコンピュータシステム。
  11. 請求項10記載のコンピュータシステムにおいて、
    前記動作期間計測部による計測の結果と比較する規定時間がユーザによって任意に変更可能であることを特徴とするコンピュータシステム。
JP2008287518A 2008-11-10 2008-11-10 同期・非同期制御部を有するコンピュータシステム Expired - Fee Related JP5173751B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008287518A JP5173751B2 (ja) 2008-11-10 2008-11-10 同期・非同期制御部を有するコンピュータシステム
PCT/JP2009/001782 WO2010052807A1 (ja) 2008-11-10 2009-04-17 同期・非同期制御部を有するコンピュータシステム
US13/049,249 US8504868B2 (en) 2008-11-10 2011-03-16 Computer system with synchronization/desynchronization controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008287518A JP5173751B2 (ja) 2008-11-10 2008-11-10 同期・非同期制御部を有するコンピュータシステム

Publications (2)

Publication Number Publication Date
JP2010113645A JP2010113645A (ja) 2010-05-20
JP5173751B2 true JP5173751B2 (ja) 2013-04-03

Family

ID=42152621

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008287518A Expired - Fee Related JP5173751B2 (ja) 2008-11-10 2008-11-10 同期・非同期制御部を有するコンピュータシステム

Country Status (3)

Country Link
US (1) US8504868B2 (ja)
JP (1) JP5173751B2 (ja)
WO (1) WO2010052807A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200717246A (en) * 2005-06-24 2007-05-01 Koninkl Philips Electronics Nv Self-synchronizing data streaming between address-based producer and consumer circuits
JP2015522316A (ja) 2012-05-28 2015-08-06 エヌエルティー スパイン エルティーディー. 外科手術用の刺入部材
CN104049704A (zh) * 2013-03-12 2014-09-17 鸿富锦精密工业(深圳)有限公司 芯片供电调节系统及方法
US9146864B2 (en) 2013-03-15 2015-09-29 International Business Machines Corporation Address mapping including generic bits for universal addressing independent of memory type
US9142272B2 (en) * 2013-03-15 2015-09-22 International Business Machines Corporation Dual asynchronous and synchronous memory system
US9092330B2 (en) 2013-03-15 2015-07-28 International Business Machines Corporation Early data delivery prior to error detection completion
US9535778B2 (en) 2013-03-15 2017-01-03 International Business Machines Corporation Reestablishing synchronization in a memory system
US9136987B2 (en) 2013-03-15 2015-09-15 International Business Machines Corporation Replay suspension in a memory system
US9430418B2 (en) 2013-03-15 2016-08-30 International Business Machines Corporation Synchronization and order detection in a memory system
CN105224481A (zh) * 2015-10-22 2016-01-06 福州瑞芯微电子股份有限公司 Pwm在输入模式下传输数据的实现方式
JP6476325B1 (ja) * 2018-02-01 2019-02-27 華邦電子股▲ふん▼有限公司Winbond Electronics Corp. 擬似sram及びその制御方法
US11132307B2 (en) 2018-05-25 2021-09-28 Rambus Inc. Low latency memory access
US11610004B2 (en) 2021-04-14 2023-03-21 Bank Of America Corporation System for implementing enhanced file encryption technique

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5266346A (en) 1975-11-29 1977-06-01 Tokyo Electric Co Ltd Synch. clock control of microcomputer system
JPS53119638A (en) * 1977-03-28 1978-10-19 Sanyo Electric Co Ltd Input-output control system of electronic computer
JPS6159563A (ja) * 1984-08-31 1986-03-27 Fujitsu Ltd バス制御方式
JPH0465746A (ja) * 1990-07-05 1992-03-02 Nec Corp バス
JP3490131B2 (ja) 1994-01-21 2004-01-26 株式会社ルネサステクノロジ データ転送制御方法、データプロセッサ及びデータ処理システム
US5794019A (en) 1997-01-22 1998-08-11 International Business Machines Corp. Processor with free running clock with momentary synchronization to subsystem clock during data transfers
JP3487735B2 (ja) * 1997-07-24 2004-01-19 沖電気工業株式会社 データ転送方法及びデータ転送システム
JP3420114B2 (ja) * 1999-06-07 2003-06-23 日本電気株式会社 データ転送方式

Also Published As

Publication number Publication date
US20110167292A1 (en) 2011-07-07
US8504868B2 (en) 2013-08-06
JP2010113645A (ja) 2010-05-20
WO2010052807A1 (ja) 2010-05-14

Similar Documents

Publication Publication Date Title
JP5173751B2 (ja) 同期・非同期制御部を有するコンピュータシステム
KR101695338B1 (ko) 동적 주파수 메모리 제어
JP2016506576A (ja) 集積回路のアイドルフェーズ予測
EP3332306B1 (en) System and method for cache aware low power mode control in a portable computing device
JPH07152450A (ja) コンピュータシステム、ならびに周辺バスクロック信号を制御するためのシステムおよび方法
JPWO2008129786A1 (ja) マルチプロセッサ制御装置、その制御方法および集積回路
US9740454B2 (en) Crossing pipelined data between circuitry in different clock domains
US9292339B2 (en) Multi-core processor system, computer product, and control method
US20070156936A1 (en) System and method for dynamically adding additional masters onto multi-mastered llC buses with tunable performance
JP5142868B2 (ja) キャッシュメモリ制御回路及びプロセッサ
JP4940033B2 (ja) 計算機システム、計算機システムの制御方法および携帯電話機
JP7299890B2 (ja) ポインタオフセットを用いた非同期バッファ
JPH05204634A (ja) マイクロプロセツサ回路
JP4791714B2 (ja) ダイナミック周波数スケーリングキャッシュメモリの休止時間を利用する方法、回路及びシステム
US20040186939A1 (en) Method and apparatus for communications interfacing capable of effectively reducing disk drive power consumption
AU2017299655A1 (en) Apparatus and method for setting clock speed/voltage of cache memory based on memory request information
JP2007188171A (ja) メモリコントローラ
JP2004094945A (ja) ホストと、ホストよりも大きなレイテンシを有するスレーブデバイス間のインタフェース
JP4633334B2 (ja) 情報処理装置およびメモリアクセス調停方法
KR100635873B1 (ko) 글리치 제거가 가능한 내장 시스템
JP4478592B2 (ja) メモリ回路
JP2005063358A (ja) 命令供給制御装置および半導体装置
WO2011016154A1 (ja) 外部バスインタフェース、lsiおよびシステム
JP2005157929A (ja) 半導体装置
JP3120781B2 (ja) キャッシュ記憶装置の性能評価方法及び装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110331

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121227

R150 Certificate of patent or registration of utility model

Ref document number: 5173751

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees