JP2010113645A - 同期・非同期制御部を有するコンピュータシステム - Google Patents
同期・非同期制御部を有するコンピュータシステム Download PDFInfo
- Publication number
- JP2010113645A JP2010113645A JP2008287518A JP2008287518A JP2010113645A JP 2010113645 A JP2010113645 A JP 2010113645A JP 2008287518 A JP2008287518 A JP 2008287518A JP 2008287518 A JP2008287518 A JP 2008287518A JP 2010113645 A JP2010113645 A JP 2010113645A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- clock
- computer system
- synchronous
- asynchronous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
Abstract
【解決手段】プロセッサ101と、当該プロセッサ101に接続されたサブモジュール103と、プロセッサ101とサブモジュール103との間のデータ転送を監視する外部アクセス監視部204と、当該監視の結果に応じてプロセッサクロックをサブモジュールクロックと同期となるように遷移させるか、非同期となるように遷移させるかを制御する同期・非同期制御部207とを設ける。具体的には、プロセッサ101がサブモジュール103にアクセスする頻度に応じて、アクセス頻度が高い場合にはプロセッサクロックをサブモジュールクロックと同期となるように遷移させ、アクセス頻度が低い場合にはプロセッサクロックをサブモジュールクロックと非同期となるように遷移させる。
【選択図】図1
Description
図1は、実施形態1のコンピュータシステムの構成図である。図1において、101はプロセッサであり、102はプロセッサ101にクロックを供給するプロセッサクロック供給部である。103はバスやメモリ等のサブモジュールであり、104はサブモジュール103にクロックを供給するサブモジュールクロック供給部である。201はプロセッサクロックのサイクル数をカウントするサイクルカウンタであり、202はプロセッサ101がサブモジュール103にアクセスする回数を計測するアクセス計測部であり、203はアクセス回数の計測値(アクセス計測値)と規定カウント値とを比較する比較器であり、204は外部アクセス監視部である。207は同期・非同期制御部であり、205はプロセッサクロックとサブモジュールクロックとの各々の周波数を監視する周波数監視部であり、206はプロセッサクロックの周波数を遷移させる周波数遷移部である。
図3は、実施形態2のコンピュータシステムの構成図であって、実施形態1のコンピュータシステムに、プロセッサクロックの周波数を記録する周波数保持部401が追加されたものである。
図5は、実施形態3のコンピュータシステムの構成図であって、実施形態1のコンピュータシステムに、遷移アドレス保持部601と、プロセッサ101の実行アドレスと遷移アドレス保持部601が記録しているアドレスとを比較する比較器602とが追加されたものである。
図7は、実施形態4のコンピュータシステムの構成図であって、実施形態3のコンピュータシステムに、プロセッサ101のクロックの同期・非同期動作期間、すなわちプロセッサクロックがサブモジュールクロックと同期又は非同期となるように遷移してから、次に非同期又は同期となるように遷移するまでの時間を計測する動作期間計測部801と、動作期間計測部801で計測した時間を規定時間と比較する比較器802とが追加されたものである。
図9は、実施形態5のコンピュータシステムの構成図である。図9において、1001はプロセッサ101の実行する命令を監視する命令監視部であり、1002は命令監視部1001によって得られた命令と規定命令とを比較する比較器であり、1003は命令解析部である。
図11は、実施形態6のコンピュータシステムの構成図である。図11において、1201はプロセッサ101のアクセス先を示すアドレスを監視するアドレス監視部であり、1202はアドレス監視部1201によって得られたアドレスと規定アドレスとを比較する比較器であり、1203はアドレス解析部である。
102 プロセッサクロック供給部
103 サブモジュール
104 サブモジュールクロック供給部
201 サイクルカウンタ
202 アクセス計測部
203,602,802,1002,1202 比較器
204 外部アクセス監視部
205 周波数監視部
206 周波数遷移部
207 同期・非同期制御部
401 周波数保持部
601 遷移アドレス保持部
801 動作期間計測部
1001 命令監視部
1003 命令解析部
1201 アドレス監視部
1203 アドレス解析部
Claims (17)
- プロセッサと、
前記プロセッサに接続されたサブモジュールと、
前記プロセッサと前記サブモジュールとの間のデータ転送を監視する外部アクセス監視部と、
前記外部アクセス監視部による監視の結果に応じて前記プロセッサのクロックを前記サブモジュールのクロックと同期又は非同期に制御する同期・非同期制御部とを備えたコンピュータシステムであって、
前記外部アクセス監視部は、
前記プロセッサと前記サブモジュールとの間の一定期間毎のアクセス回数を計測するアクセス計測部と、
前記アクセス計測部による計測の結果と規定カウント値とを比較する比較器とを有し、
前記同期・非同期制御部は、前記比較器による前記規定カウント値との比較の結果に応じて、前記一定期間内のアクセス回数が前記規定カウント値以上である場合には前記プロセッサのクロックが前記サブモジュールのクロックと同期となるように遷移させる一方、前記一定期間内のアクセス回数が前記規定カウント値未満である場合には前記プロセッサのクロックが前記サブモジュールのクロックと非同期となるように遷移させることを特徴とするコンピュータシステム。 - 請求項1記載のコンピュータシステムにおいて、
前記同期・非同期制御部は、前記プロセッサのクロックを前記サブモジュールのクロックと非同期から同期へ遷移させる場合に、前記プロセッサのクロックを、前記サブモジュールのクロックと同期となる周波数の中で最も高い周波数に設定することを特徴とするコンピュータシステム。 - 請求項1記載のコンピュータシステムにおいて、
前記同期・非同期制御部は、前記プロセッサのクロックを前記サブモジュールのクロックと非同期から同期へ遷移させる場合に、前記プロセッサのクロックを、前記サブモジュールのクロックと同期となる周波数の中で、同期へ遷移する直前の周波数に最も近い周波数へ遷移させることを特徴とするコンピュータシステム。 - 請求項1記載のコンピュータシステムにおいて、
前記同期・非同期制御部は、前記プロセッサのクロックを前記サブモジュールのクロックと同期から非同期へ遷移させる場合に、前記プロセッサのクロックを、前記プロセッサの動作可能な周波数の中で最も高い周波数に設定することを特徴とするコンピュータシステム。 - 請求項1記載のコンピュータシステムにおいて、
前記同期・非同期制御部は、前記プロセッサのクロックの同期・非同期間の遷移後の前記プロセッサのクロックの周波数を記録する周波数保持部を有し、前記プロセッサのクロックを、以前に前記周波数保持部に記録された周波数へ遷移させることを特徴とするコンピュータシステム。 - 請求項1記載のコンピュータシステムにおいて、
前記同期・非同期制御部は、前記プロセッサのクロックを、ユーザにより任意に設定された周波数へ遷移させることを特徴とするコンピュータシステム。 - 請求項1記載のコンピュータシステムにおいて、
前記プロセッサのクロックに対する前記同期・非同期制御部による制御を有効にするか無効にするかを設定するための手段を更に備えたことを特徴とするコンピュータシステム。 - 請求項1記載のコンピュータシステムにおいて、
前記アクセス計測部によるアクセス回数の計測期間がユーザによって任意に変更可能であることを特徴とするコンピュータシステム。 - 請求項1記載のコンピュータシステムにおいて、
前記同期・非同期制御部は、前記プロセッサのクロックの同期・非同期間の遷移後の前記プロセッサの実行アドレスを記録する遷移アドレス保持部を有し、前記遷移アドレス保持部に記録された実行アドレスを前記プロセッサが実行する前に、予め前記プロセッサのクロックを前記サブモジュールのクロックと同期又は非同期に遷移させることを特徴とするコンピュータシステム。 - 請求項1記載のコンピュータシステムにおいて、
前記同期・非同期制御部は、
前記プロセッサのクロックの同期・非同期間の遷移後の前記プロセッサの実行アドレスを記録する遷移アドレス保持部と、
前記プロセッサのクロックの同期・非同期動作期間を計測する動作期間計測部と、
前記動作期間計測部による計測の結果と規定時間とを比較する比較器とを有し、
前記比較器による前記規定時間との比較の結果に応じて、前記プロセッサのクロックの遷移間隔が前記規定時間以上である場合には前記遷移アドレス保持部へ前記プロセッサの実行アドレスを記録させる一方、前記プロセッサのクロックの遷移間隔が前記規定時間未満である場合には前記遷移アドレス保持部へ前記プロセッサの実行アドレスを記録させないようにしつつ、前記遷移アドレス保持部に記録された実行アドレスを前記プロセッサが実行する前に、予め前記プロセッサのクロックを前記サブモジュールのクロックと同期又は非同期に遷移させることを特徴とするコンピュータシステム。 - 請求項10記載のコンピュータシステムにおいて、
前記動作期間計測部による計測の結果と比較する規定時間がユーザによって任意に変更可能であることを特徴とするコンピュータシステム。 - プロセッサと、
前記プロセッサに接続されたサブモジュールと、
前記プロセッサが発行した命令を解析する命令解析部と、
前記命令解析部による解析の結果に応じて前記プロセッサのクロックを前記サブモジュールのクロックと同期又は非同期に制御する同期・非同期制御部とを備えたことを特徴とするコンピュータシステム。 - 請求項12記載のコンピュータシステムにおいて、
前記同期・非同期制御部は、前記命令解析部によって解析された命令がロード命令又はストア命令である場合には、前記プロセッサのクロックが前記サブモジュールのクロックと同期となるような遷移を行わせないことを特徴とするコンピュータシステム。 - 請求項12記載のコンピュータシステムにおいて、
前記同期・非同期制御部は、前記プロセッサが有するキャッシュ又はバッファのデータを前記サブモジュールへ書き出す命令が発行された場合には、前記プロセッサのクロックが前記サブモジュールのクロックと同期となるように遷移させることを特徴とするコンピュータシステム。 - 請求項12記載のコンピュータシステムにおいて、
前記プロセッサのクロックに対する前記同期・非同期制御部による制御を有効にするか無効にするかを設定するための手段を更に備えたことを特徴とするコンピュータシステム。 - プロセッサと、
前記プロセッサに接続されたサブモジュールと、
前記プロセッサのアクセス先を示すアドレスを解析するアドレス解析部と、
前記アドレス解析部による解析の結果に応じて前記プロセッサのクロックを前記サブモジュールのクロックと同期又は非同期に制御する同期・非同期制御部とを備えたことを特徴とするコンピュータシステム。 - 請求項16記載のコンピュータシステムにおいて、
前記プロセッサのクロックに対する前記同期・非同期制御部による制御を有効にするか無効にするかを設定するための手段を更に備えたことを特徴とするコンピュータシステム。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008287518A JP5173751B2 (ja) | 2008-11-10 | 2008-11-10 | 同期・非同期制御部を有するコンピュータシステム |
PCT/JP2009/001782 WO2010052807A1 (ja) | 2008-11-10 | 2009-04-17 | 同期・非同期制御部を有するコンピュータシステム |
US13/049,249 US8504868B2 (en) | 2008-11-10 | 2011-03-16 | Computer system with synchronization/desynchronization controller |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008287518A JP5173751B2 (ja) | 2008-11-10 | 2008-11-10 | 同期・非同期制御部を有するコンピュータシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010113645A true JP2010113645A (ja) | 2010-05-20 |
JP5173751B2 JP5173751B2 (ja) | 2013-04-03 |
Family
ID=42152621
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008287518A Expired - Fee Related JP5173751B2 (ja) | 2008-11-10 | 2008-11-10 | 同期・非同期制御部を有するコンピュータシステム |
Country Status (3)
Country | Link |
---|---|
US (1) | US8504868B2 (ja) |
JP (1) | JP5173751B2 (ja) |
WO (1) | WO2010052807A1 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200717246A (en) * | 2005-06-24 | 2007-05-01 | Koninkl Philips Electronics Nv | Self-synchronizing data streaming between address-based producer and consumer circuits |
US9888911B2 (en) | 2012-05-28 | 2018-02-13 | Nlt Spine Ltd. | Surgical impaling member |
CN104049704A (zh) * | 2013-03-12 | 2014-09-17 | 鸿富锦精密工业(深圳)有限公司 | 芯片供电调节系统及方法 |
US9535778B2 (en) | 2013-03-15 | 2017-01-03 | International Business Machines Corporation | Reestablishing synchronization in a memory system |
US9136987B2 (en) | 2013-03-15 | 2015-09-15 | International Business Machines Corporation | Replay suspension in a memory system |
US9430418B2 (en) | 2013-03-15 | 2016-08-30 | International Business Machines Corporation | Synchronization and order detection in a memory system |
US9146864B2 (en) | 2013-03-15 | 2015-09-29 | International Business Machines Corporation | Address mapping including generic bits for universal addressing independent of memory type |
US9142272B2 (en) * | 2013-03-15 | 2015-09-22 | International Business Machines Corporation | Dual asynchronous and synchronous memory system |
US9092330B2 (en) | 2013-03-15 | 2015-07-28 | International Business Machines Corporation | Early data delivery prior to error detection completion |
CN105224481A (zh) * | 2015-10-22 | 2016-01-06 | 福州瑞芯微电子股份有限公司 | Pwm在输入模式下传输数据的实现方式 |
JP6476325B1 (ja) * | 2018-02-01 | 2019-02-27 | 華邦電子股▲ふん▼有限公司Winbond Electronics Corp. | 擬似sram及びその制御方法 |
US11132307B2 (en) | 2018-05-25 | 2021-09-28 | Rambus Inc. | Low latency memory access |
US11610004B2 (en) | 2021-04-14 | 2023-03-21 | Bank Of America Corporation | System for implementing enhanced file encryption technique |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5266346A (en) * | 1975-11-29 | 1977-06-01 | Tokyo Electric Co Ltd | Synch. clock control of microcomputer system |
JPS53119638A (en) * | 1977-03-28 | 1978-10-19 | Sanyo Electric Co Ltd | Input-output control system of electronic computer |
JPS6159563A (ja) * | 1984-08-31 | 1986-03-27 | Fujitsu Ltd | バス制御方式 |
JPH0465746A (ja) * | 1990-07-05 | 1992-03-02 | Nec Corp | バス |
JPH10222243A (ja) * | 1997-01-22 | 1998-08-21 | Internatl Business Mach Corp <Ibm> | データ転送の間にサブシステム・クロックに一時的に同期される自由走行クロックを有するプロセッサを含むシステム |
JPH1139257A (ja) * | 1997-07-24 | 1999-02-12 | Oki Electric Ind Co Ltd | データ転送方法及びバスインタフェース回路 |
JP2000347989A (ja) * | 1999-06-07 | 2000-12-15 | Nec Corp | データ転送方式 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3490131B2 (ja) * | 1994-01-21 | 2004-01-26 | 株式会社ルネサステクノロジ | データ転送制御方法、データプロセッサ及びデータ処理システム |
-
2008
- 2008-11-10 JP JP2008287518A patent/JP5173751B2/ja not_active Expired - Fee Related
-
2009
- 2009-04-17 WO PCT/JP2009/001782 patent/WO2010052807A1/ja active Application Filing
-
2011
- 2011-03-16 US US13/049,249 patent/US8504868B2/en not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5266346A (en) * | 1975-11-29 | 1977-06-01 | Tokyo Electric Co Ltd | Synch. clock control of microcomputer system |
JPS53119638A (en) * | 1977-03-28 | 1978-10-19 | Sanyo Electric Co Ltd | Input-output control system of electronic computer |
JPS6159563A (ja) * | 1984-08-31 | 1986-03-27 | Fujitsu Ltd | バス制御方式 |
JPH0465746A (ja) * | 1990-07-05 | 1992-03-02 | Nec Corp | バス |
JPH10222243A (ja) * | 1997-01-22 | 1998-08-21 | Internatl Business Mach Corp <Ibm> | データ転送の間にサブシステム・クロックに一時的に同期される自由走行クロックを有するプロセッサを含むシステム |
JPH1139257A (ja) * | 1997-07-24 | 1999-02-12 | Oki Electric Ind Co Ltd | データ転送方法及びバスインタフェース回路 |
JP2000347989A (ja) * | 1999-06-07 | 2000-12-15 | Nec Corp | データ転送方式 |
Also Published As
Publication number | Publication date |
---|---|
US20110167292A1 (en) | 2011-07-07 |
WO2010052807A1 (ja) | 2010-05-14 |
US8504868B2 (en) | 2013-08-06 |
JP5173751B2 (ja) | 2013-04-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5173751B2 (ja) | 同期・非同期制御部を有するコンピュータシステム | |
JP5159931B2 (ja) | 周波数および電圧のスケーリング・アーキテクチャ | |
KR101695338B1 (ko) | 동적 주파수 메모리 제어 | |
TWI243979B (en) | Method, apparatus, circuit, and system for reducing clock frequency during low workload periods | |
JP5235870B2 (ja) | マルチプロセッサ制御装置、その制御方法および集積回路 | |
JP5431003B2 (ja) | リコンフィギュラブル回路及びリコンフィギュラブル回路システム | |
JP5287858B2 (ja) | データ転送装置、データ送信装置、データ受信装置およびデータ転送方法 | |
JP5142868B2 (ja) | キャッシュメモリ制御回路及びプロセッサ | |
JP4940033B2 (ja) | 計算機システム、計算機システムの制御方法および携帯電話機 | |
JP7299890B2 (ja) | ポインタオフセットを用いた非同期バッファ | |
JP4791714B2 (ja) | ダイナミック周波数スケーリングキャッシュメモリの休止時間を利用する方法、回路及びシステム | |
AU2017299655A1 (en) | Apparatus and method for setting clock speed/voltage of cache memory based on memory request information | |
US20040186939A1 (en) | Method and apparatus for communications interfacing capable of effectively reducing disk drive power consumption | |
JP4633334B2 (ja) | 情報処理装置およびメモリアクセス調停方法 | |
JPWO2008105494A1 (ja) | Dma転送装置及び方法 | |
JP2005063358A (ja) | 命令供給制御装置および半導体装置 | |
JP4478592B2 (ja) | メモリ回路 | |
JP4158569B2 (ja) | 情報処理装置及び情報処理方法 | |
JP2005301739A (ja) | メモリコントローラ及び半導体装置 | |
WO2011016154A1 (ja) | 外部バスインタフェース、lsiおよびシステム | |
JP2003283311A (ja) | エッジ検出回路 | |
JP2005157929A (ja) | 半導体装置 | |
JP2003122626A (ja) | 高性能グラフィックスコントローラ | |
JP2003228970A (ja) | 光ディスク装置 | |
JP2006164119A (ja) | データ処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110331 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120911 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121031 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121227 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5173751 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |