TWI685792B - 電腦裝置、伺服器裝置及其混合記憶體單元的控制方法 - Google Patents

電腦裝置、伺服器裝置及其混合記憶體單元的控制方法 Download PDF

Info

Publication number
TWI685792B
TWI685792B TW107108723A TW107108723A TWI685792B TW I685792 B TWI685792 B TW I685792B TW 107108723 A TW107108723 A TW 107108723A TW 107108723 A TW107108723 A TW 107108723A TW I685792 B TWI685792 B TW I685792B
Authority
TW
Taiwan
Prior art keywords
unit
processing unit
volatile memory
basic input
control
Prior art date
Application number
TW107108723A
Other languages
English (en)
Other versions
TW201939277A (zh
Inventor
沈威龍
蕭振男
王志誠
劉中煌
Original Assignee
神雲科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 神雲科技股份有限公司 filed Critical 神雲科技股份有限公司
Priority to TW107108723A priority Critical patent/TWI685792B/zh
Priority to US16/244,639 priority patent/US10802918B2/en
Publication of TW201939277A publication Critical patent/TW201939277A/zh
Application granted granted Critical
Publication of TWI685792B publication Critical patent/TWI685792B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4406—Loading of operating system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/068—Hybrid storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1441—Resetting or repowering

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Stored Programmes (AREA)

Abstract

本發明提出一種電腦裝置、伺服器裝置及其混合記憶體單元的控制方法。所述控制方法包含經由處理單元於電腦裝置之工作模式中執行作業系統、處理單元於執行作業系統時受軟關機控制訊號或軟重置控制訊號觸發而進入中斷處理模式、處理單元於中斷處理模式中執行基本輸入輸出系統程式碼、以及處理單元藉由基本輸入輸出系統程式碼控制一資料自揮發性記憶體儲存至相應揮發性記憶體之非揮發性記憶體。

Description

電腦裝置、伺服器裝置及其混合記憶體單元的控制方法
本案是關於一種電腦裝置及伺服器裝置，且特別是具有混合記憶體單元之電腦裝置及伺服器裝置。
現行應用在電腦中之記憶體主要分為兩大類，分別是動態隨機存取記憶體(DRAM)以及儲存記憶體。DRAM具有讀寫速度較快之優點，但當電腦斷電之後，儲存在DRAM中之資料會消失。至於儲存記憶體，其讀寫速度較慢，約為DRAM的讀寫速度的1000倍，但當資料儲存於此類記憶體之後，並不會因電腦斷電而消失，DRAM及儲存記憶體具有不同之優缺點。
目前發展出一種混合記憶體，分別具有DRAM與儲存記憶體之優點，也就是混合記憶體具有讀寫速度較快且儲存在混合記憶體中之資料不會因電腦斷電而消失之優點。因此，如何搭配電腦來有效地利用混合記憶體係為當前重要的課題之一。
有鑑於此，本發明提出一種電腦裝置、伺服器裝置及其混合記憶體的控制方法。
在一實施例中，一種電腦裝置包含混合記憶體單元、基本輸 入輸出系統記憶體單元以及處理單元。混合記憶體單元包含一揮發性記憶體及一非揮發性記憶體。基本輸入輸出系統記憶體單元儲存有一基本輸入輸出系統程式碼，基本輸入輸出系統程式碼包含控制前述混合記憶體單元之程式碼。處理單元耦接混合記憶體單元及基本輸入輸出系統記憶體單元，處理單元用以在電腦裝置之一工作模式中執行一作業系統，並於執行作業系統時根據一軟關機控制訊號或一軟重置控制訊號進入一中斷處理模式，處理單元於中斷處理模式中執行基本輸入輸出系統程式碼以控制混合記憶體單元將揮發性記憶體所儲存之資料儲存至非揮發性記憶體。
在一實施例中，一種伺服器裝置包含混合記憶體單元、基本輸入輸出系統記憶體單元、處理單元以及基板管理控制單元。混合記憶體單元包含一揮發性記憶體及一非揮發性記憶體。基本輸入輸出系統記憶體單元儲存有一基本輸入輸出系統程式碼，基本輸入輸出系統程式碼包含控制前述混合記憶體單元之程式碼。處理單元耦接混合記憶體單元及基本輸入輸出系統記憶體單元，處理單元用以在中斷處理模式中執行基本輸入輸出系統程式碼以控制混合記憶體單元將揮發性記憶體所儲存之資料儲存至非揮發性記憶體。基板管理控制單元耦接處理單元，基板管理控制單元用以根據硬重置訊號觸發處理單元進入中斷處理模式。
在一實施例中，一種適於電腦裝置之混合記憶體單元的控制方法包含：經由一處理單元於電腦裝置之一工作模式中執行一作業系統、處理單元於執行作業系統時受一軟關機控制訊號或一軟重置控制訊號觸發而進入一中斷處理模式、處理單元於中斷處理模式中執行一基本輸入輸出系統程式碼、以及處理單元藉由基本輸入輸出系統程式碼控制一資料自一 揮發性記憶體儲存至相應揮發性記憶體之一非揮發性記憶體。
在一實施例中，一種適於伺服器裝置之混合記憶體單元的控制方法包含：經由一基板管理控制單元判斷是否接收到一硬重置訊號、若判斷為是，基板管理控制單元根據硬重置訊號觸發處理單元進入中斷處理模式、處理單元於中斷處理模式中執行基本輸入輸出系統程式碼、以及處理單元藉由基本輸入輸出系統程式碼控制一資料自揮發性記憶體儲存至相應揮發性記憶體之非揮發性記憶體。
1‧‧‧電腦裝置
11‧‧‧混合記憶體單元
111‧‧‧揮發性記憶體
112‧‧‧非揮發性記憶體
12‧‧‧BIOS記憶體單元
13‧‧‧處理單元
131‧‧‧中央處理器
131A‧‧‧系統管理中斷控制腳位
132‧‧‧平台路徑控制器
132A‧‧‧重置控制腳位
132B‧‧‧中斷觸發腳位
14‧‧‧基板管理控制單元
15‧‧‧重置控制單元
S1‧‧‧系統管理中斷訊號
S2‧‧‧硬重置訊號
S3‧‧‧中斷訊號
S01-S07‧‧‧步驟
[圖1]為根據本發明之電腦裝置之第一實施例之方塊示意圖。
[圖2]為根據本發明之混合記憶體單元的控制方法之第一實施例之流程圖。
[圖3]為根據本發明之電腦裝置之第二實施例之方塊示意圖。
[圖4]為根據本發明之混合記憶體單元的控制方法之第二實施例之流程圖。
圖1為根據本發明之電腦裝置之第一實施例之方塊示意圖。圖2為根據本發明之混合記憶體單元的控制方法之第一實施例之流程圖。請先參照圖1，電腦裝置1包含混合記憶體單元11、基本輸入輸出系統記憶體單元12及處理單元13。處理單元13耦接混合記憶體單元11及基本輸入輸出系統(Basic Input/Output System；BIOS)記憶體單元12。處理單元13能存取混合記憶體單元11及BIOS記憶體單元12。
混合記憶體單元11包含一揮發性記憶體111及非揮發性記憶體112。混合記憶體單元11能將資料暫時地儲存在揮發性記憶體111或是將資料永久地儲存在非揮發性記憶體112。並且，混合記憶體單元11具有一資料回存功能，混合記憶體單元11能將揮發性記憶體111中之資料儲存至非揮發性記憶體112中，使儲存在非揮發性記憶體112中的資料不會隨著電腦裝置1的電源遭移除而消失。
BIOS記憶體單元12中則儲存有BIOS程式碼，BIOS程式碼包含控制混合記憶體單元11之程式碼，BIOS程式碼能控制混合記憶體單元11執行其資料回存功能。
在運作上，請合併參照圖1及圖2，處理單元13先在電腦裝置1之工作模式中執行作業系統(operating system；OS)，此時作業系統具有電腦裝置1之控制權。接著，在處理單元13執行作業系統時，處理單元13判斷作業系統是否執行一軟關機(soft off)作業或一軟重置(soft reset)作業(步驟S02)，若判斷為是，處理單元13根據相應於軟關機作業之軟關機控制訊號或是相應於軟重置作業之軟重置控制訊號進入中斷處理模式(步驟S03)，即處理單元13受軟關機控制訊號或軟重置控制訊號觸發而進入中斷處理模式，處理單元13在中斷處理模式中執行BIOS程式碼(步驟S04)，此時電腦裝置1之控制權自作業系統轉移至BIOS程式碼。處理單元13藉由BIOS程式碼所包含之控制混合記憶體單元11之程式碼來控制混合記憶體單元11執行其資料回存功能(步驟S05)，使混合記憶體單元11將揮發性記憶體111中之資料儲存至非揮發性記憶體112中。基此，原先儲存在揮發性記憶體111中之資料不會因電腦裝置1根據軟關機控制訊號自工作 模式切換至軟關機模式而遺失，亦不會因電腦裝置1根據軟重置控制訊號進行重置作業而遺失。
在一實施例中，前述之電腦裝置1之工作模式及軟關機模式可分別為進階組態與電源介面(Advanced Configuration and Power Interface；ACPI)規範中所定義之工作(G0 Working)模式及軟關機(G2/S5 Soft-Off)模式。
在一實施例中，混合記憶體單元11可為非揮發性雙直插記憶體模組(Non-Volatile Dual In-line Memory Module，NVDIMM)，且揮發性記憶體111及非揮發性記憶體112可分別為動態隨機存取記憶體(dynamic random access memory；DRAM)及NAND快閃記憶體(flash)。再者，儲存在揮發性記憶體111中之資料可為作業系統正在運作的程式所暫存的資料，例如多媒體之影音資料。進一步，電腦裝置1可包含用以獨立供電給混合記憶體單元11之一電容單元(圖未示)，電容單元可在電腦系統1的電源供應單元停止供電之後供電給混合記憶體單元11，使混合記憶體單元11能在前述之電源供應單元停止供電後繼續執行其資料回存功能。
在一實施例中，如圖1所示，處理單元13包含中央處理器131及平台路徑控制器(Platform Controller Hub；PCH)132。在步驟S03中，中央處理器131在執行作業系統時會根據軟關機控制訊號或軟重置控制訊號將一預設值填入平台路徑控制器132相對應的暫存器(為方便描述，以下將對應於軟關機控制訊號及軟重置控制訊號之暫存器分別稱為第一暫存器及第二暫存器)。平台路徑控制器132在運作時會判斷其每一暫存器中之數值是否改變為前述之預設值，當平台路徑控制器132判斷出第一暫存器與第 二暫存器中之任一者中之數值改變為前述之預設值時，在步驟S03中，平台路徑控制器132會發出一系統管理中斷(System Management Interrupt；SMI)訊號S1，中央處理器131具有一系統管理中斷控制腳位131A，中央處理器131之系統管理中斷控制腳位131A接收系統管理中斷訊號S1，中央處理器131受系統管理中斷訊號S1觸發而進入系統管理模式(System Management Mode；SMM)，進而在系統管理模式中執行BIOS程式碼來控制混合記憶體單元11執行其資料回存功能。
圖3為根據本發明之電腦裝置之第二實施例之方塊示意圖。請參照圖3，圖3所示例之電腦裝置1係為伺服器，電腦裝置1更包含基板管理控制單元14。在運作上，請合併參照圖3及圖4，圖4係為根據本發明之混合記憶體單元的控制方法之第二實施例之流程圖。基板管理控制單元14在運作時會判斷是否接收到硬重置訊號(hard reset)訊號S2(步驟S06)，若判斷為是，基板管理控制單元14根據硬重置訊號S2觸發處理單元13進入中斷處理模式(步驟S07)。處理單元13在中斷處理模式中執行BIOS程式碼(步驟S04)而控制混合記憶體單元11執行其回存功能(步驟S05)。於是，原先儲存在混合記憶體單元11之揮發性記憶體111中之資料亦不會因電腦裝置1根據硬重置訊號S2進行重置而遺失。
在一實施例中，如圖3所示，電腦裝置1更包含重置控制單元15，基板管理控制單元14耦接在平台路徑控制器132與重置控制單元15之間。重置控制單元15可為一實體按鍵(button)，重置控制單元15能受電腦裝置1之使用者按壓而驅使電腦裝置1進行重置作業。於是，在步驟S06中，基板管理控制單元14在運作時會判斷重置控制單元15是否受使用者按 壓而產生硬重置訊號(hard reset)訊號S2，若判斷為是，基板管理控制單元14在步驟S07中會根據來自於重置控制單元15之硬重置訊號S2觸發處理單元13進入中斷處理模式。在其他的實施例中，在步驟S06中，基板管理控制單元14亦可判斷是否經由網路接收到來自於遠端裝置之重置指令，或是判斷是否接收到處理單元13在執行作業系統時根據一軟體程式所產生之重置指令，若判斷為是，在步驟S07中，基板管理控制單元14會根據所接收之重置指令觸發處理單元13進入中斷處理模式。詳細而言，基板管理控制單元14根據所接收之重置指令產生硬重置訊號S2，之後再藉由平台路徑控制器132之重置控制腳位132A將硬重置訊號S2發送給平台路徑控制器132，使平台路徑控制器132根據硬重置訊號S2控制電腦裝置1進行重置。
在一實施例中，平台路徑控制器132具有一重置控制腳位132A及一中斷觸發腳位132B，基板管理控制單元14耦接平台路徑控制器132之重置控制腳位132A及中斷觸發腳位132B。當重置控制單元15產生硬重置訊號S2時，基板管理控制單元14在步驟S07中先藉由平台路徑控制器132之中斷觸發腳位132B將一中斷訊號S3發送給平台路徑控制器132，以驅使平台路徑控制器132根據中斷訊號S3發送系統管理中斷訊號S1而觸發中央處理器131進入中斷處理模式。基板管理控制單元14在發送中斷訊號S3之後再藉由平台路徑控制器132之重置控制腳位132A將硬重置訊號S2發送給平台路徑控制器132，使平台路徑控制器132根據硬重置訊號S2控制電腦裝置1進行重置。
綜上所述，根據本發明之電腦裝置、伺服器裝置及其混合記憶體單元之控制方法之一實施例，混合記憶體單元能在電腦裝置切換至軟 關機模式或在電腦裝置進行重置作業之前執行資料回存功能，使儲存在混合記憶體單元之揮發性記憶體中之資料不因電腦裝置切換至軟關機模式或進行重置而遺失。
雖然本案已以實施例揭露如上然其並非用以限定本案，任何所屬技術領域中具有通常知識者，在不脫離本案之精神和範圍內，當可作些許之更動與潤飾，故本案之保護範圍當視後附之專利申請範圍所界定者為準。
1‧‧‧電腦裝置
11‧‧‧混合記憶體單元
111‧‧‧揮發性記憶體
112‧‧‧非揮發性記憶體
12‧‧‧BIOS記憶體單元
13‧‧‧處理單元
131‧‧‧中央處理器
131A‧‧‧系統管理中斷控制腳位
132‧‧‧平台路徑控制器
S1‧‧‧系統管理中斷訊號

Claims (10)

  1. 一種電腦裝置，包含：一混合記憶體單元，包含一揮發性記憶體及一非揮發性記憶體；一基本輸入輸出系統記憶體單元，儲存有一基本輸入輸出系統程式碼，該基本輸入輸出系統程式碼包含控制該混合記憶體單元之程式碼；及一處理單元，耦接該混合記憶體單元及該基本輸入輸出系統記憶體單元，該處理單元用以在該電腦裝置之一工作模式中執行一作業系統，該作業系統具有該電腦裝置之一控制權，該處理單元並於執行該作業系統時根據一軟重置控制訊號進入一中斷處理模式，該控制權在該處理單元進入該中斷處理模式後由該作業系統轉移至該基本輸入輸出系統程式碼，該處理單元於該中斷處理模式中執行該基本輸入輸出系統程式碼，以控制該混合記憶體單元將該揮發性記憶體所儲存之資料儲存至該非揮發性記憶體；其中，該處理單元包含一中央處理器及一平台路徑控制器，該中央處理器執行該作業系統而根據該軟重置控制訊號將一預設值填入該平台路徑控制器相應於該軟重置控制訊號之一暫存器，該平台路徑控制器於該暫存器之數值改變為該預設值時產生一系統管理中斷訊號，使該中央處理器根據該系統管理中斷訊號進入該中斷處理模式而控制該混合記憶體單元將該揮發性記憶體所儲存之資料儲存至該非揮發性記憶體中。
  2. 如請求項1所述之電腦裝置，更包含一基板管理控制單元，該基板管理控制單元根據一硬重置訊號觸發該處理單元進入該中斷處理模式，使該處理單元執行該基本輸入輸出系統程式碼而控制該混合記憶體單元將該揮發性記憶體中之資料儲存至該非揮發性記憶體。
  3. 如請求項2所述之電腦裝置，其中該硬重置訊號係來自於一重置控制單元，該重置控制單元係根據一按壓產生該硬重置訊號。
  4. 一種伺服器裝置，包含：一混合記憶體單元，包含一揮發性記憶體及一非揮發性記憶體；一基本輸入輸出系統記憶體單元，儲存有一基本輸入輸出系統程式碼，該基本輸入輸出系統程式碼包含控制該混合記憶體單元之程式碼；一處理單元，耦接該混合記憶體單元及該基本輸入輸出系統記憶體單元，該處理單元用以在一中斷處理模式中執行該基本輸入輸出系統程式碼以控制該混合記憶體單元將該揮發性記憶體所儲存之資料儲存至該非揮發性記憶體；及一基板管理控制單元，耦接該處理單元，該基板管理控制單元用以判斷是否經由網路接收到來自一遠端裝置之一重置指令，若接收到該重置指令，該基板管理控制單元產生一硬重置訊號觸發該處理單元進入該中斷處理模式；其中，該處理單元包含一中央處理器及一平台路徑控制器，該基板管理控制單元產生該硬重置訊號控制該平台路徑控制器產生一系統管理中斷訊號，該平台路徑控制器發送該系統管理中斷訊號給該中央處理器，以觸發該中央處理器進入該中斷處理模式執行該基本輸入輸出系統程式碼，以控制該混合記憶體單元將該揮發性記憶體所儲存之資料儲存至該非揮發性記憶體。
  5. 如請求項4所述之伺服器裝置，更包含一重置控制單元，用以根據一按壓產生另一硬重置訊號，其中該基板管理控制單元耦接在該重 置控制單元與該處理單元之間，該基板管理控制單元更接收來自於該重置控制單元之該另一硬重置訊號以觸發該處理單元進入該中斷處理模式。
  6. 一種混合記憶體單元的控制方法，適於一電腦裝置，該控制方法包含：經由一處理單元於該電腦裝置之一工作模式中執行一作業系統，該作業系統具有該電腦裝置之一控制權；經由該處理單元之一中央處理器執行該作業系統而根據一軟重置控制訊號將一預設值填入該處理單元之一平台路徑控制器之相應於該軟重置控制訊號之一暫存器；該平台路徑控制器根據具有該預設值之該暫存器產生一系統管理中斷訊號；該平台路徑控制器發送該系統管理中斷訊號至該中央處理器，使該中央處理器進入一中斷處理模式；該控制權在該中央處理器進入該中斷處理模式後由該作業系統轉移至一基本輸入輸出系統程式碼；該中央處理器於該中斷處理模式中執行該基本輸入輸出系統程式碼；及該中央處理器藉由該基本輸入輸出系統程式碼控制一資料自一揮發性記憶體儲存至相應該揮發性記憶體之一非揮發性記憶體。
  7. 如請求項6所述之混合記憶體單元的控制方法，更包含：經由一基板管理控制單元根據一硬重置訊號觸發該處理單元進入該中斷處理模式，使該處理單元執行該基本輸入輸出系統程式碼。
  8. 如請求項7所述之混合記憶體單元的控制方法，其中該基板管理控制單元根據該硬重置訊號觸發該處理單元進入該中斷處理模式之步驟中，該基板管理控制單元係根據來自於一重置控制單元根據一按壓所產生之該硬重置訊號處發該處理單元進入該中斷處理模式。
  9. 一種混合記憶體單元的控制方法，適於一伺服器裝置，該控制方法包含：經由一基板管理控制單元判斷是否經由網路自一遠端裝置接收到一重置指令；若判斷為是，該基板管理控制單元根據該重置指令產生一硬重置訊號；一處理單元之一平台路徑控制器根據該硬重置訊號產生一系統管理中斷訊號；該平台路徑控制器發送該系統管理中斷訊號至該處理單元之一中央處理器，使該中央處理器進入一中斷處理模式；該中央處理器於該中斷處理模式中執行一基本輸入輸出系統程式碼；及該中央處理器藉由該基本輸入輸出系統程式碼控制一資料自一揮發性記憶體儲存至相應該揮發性記憶體之一非揮發性記憶體。
  10. 如請求項9所述之混合記憶體單元的控制方法，更包含：一重置控制單元根據一按壓產生另一硬重置訊號；及該基板管理控制單元根據該另一硬重置訊號觸發該處理單元進入該中斷處理模式而控制該資料自該揮發性記憶體儲存至相應該非揮發性記憶體。
TW107108723A 2018-03-14 2018-03-14 電腦裝置、伺服器裝置及其混合記憶體單元的控制方法 TWI685792B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107108723A TWI685792B (zh) 2018-03-14 2018-03-14 電腦裝置、伺服器裝置及其混合記憶體單元的控制方法
US16/244,639 US10802918B2 (en) 2018-03-14 2019-01-10 Computer device, server device, and method for controlling hybrid memory unit thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107108723A TWI685792B (zh) 2018-03-14 2018-03-14 電腦裝置、伺服器裝置及其混合記憶體單元的控制方法

Publications (2)

Publication Number Publication Date
TW201939277A TW201939277A (zh) 2019-10-01
TWI685792B true TWI685792B (zh) 2020-02-21

Family

ID=67904021

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107108723A TWI685792B (zh) 2018-03-14 2018-03-14 電腦裝置、伺服器裝置及其混合記憶體單元的控制方法

Country Status (2)

Country Link
US (1) US10802918B2 (zh)
TW (1) TWI685792B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200511120A (en) * 2003-09-04 2005-03-16 High Tech Comp Corp Booting method for warm booting or cold booting during CPU crash and computer system thereof
TW201430853A (zh) * 2010-10-08 2014-08-01 Phison Electronics Corp 非揮發性記憶體儲存裝置、記憶體控制器與資料儲存方法
US20140317612A1 (en) * 2013-04-17 2014-10-23 American Megatrends, Inc. Method of fail safe flashing management device and application of the same
CN105739656A (zh) * 2014-12-08 2016-07-06 营邦企业股份有限公司 具有自动重置功能的机柜及其自动重置方法
CN106852175A (zh) * 2014-10-24 2017-06-13 微软技术许可有限责任公司 可配置易失性存储器数据保存触发器
TW201732612A (zh) * 2016-03-03 2017-09-16 三星電子股份有限公司 使用同步化和非同步化記憶體裝置之適應性機制的混合記憶體、其方法及其儲存節點
US20170286285A1 (en) * 2016-03-31 2017-10-05 Dell Products L.P. Storage class memory (scm) memory mode cache system

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7428633B2 (en) * 2002-02-05 2008-09-23 Samsung Electronics Co., Ltd. Embedded device and method of initializing the same
US9298524B2 (en) * 2013-03-22 2016-03-29 Insyde Software Corp. Virtual baseboard management controller
WO2016076858A1 (en) * 2014-11-12 2016-05-19 Hewlett Packard Enterprise Development Lp Data backup
US20180107596A1 (en) * 2016-10-13 2018-04-19 Microsoft Technology Licensing, Llc Battery-based data persistence management in computing systems
US11243782B2 (en) * 2016-12-14 2022-02-08 Microsoft Technology Licensing, Llc Kernel soft reset using non-volatile RAM

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200511120A (en) * 2003-09-04 2005-03-16 High Tech Comp Corp Booting method for warm booting or cold booting during CPU crash and computer system thereof
TW201430853A (zh) * 2010-10-08 2014-08-01 Phison Electronics Corp 非揮發性記憶體儲存裝置、記憶體控制器與資料儲存方法
US20140317612A1 (en) * 2013-04-17 2014-10-23 American Megatrends, Inc. Method of fail safe flashing management device and application of the same
CN106852175A (zh) * 2014-10-24 2017-06-13 微软技术许可有限责任公司 可配置易失性存储器数据保存触发器
CN105739656A (zh) * 2014-12-08 2016-07-06 营邦企业股份有限公司 具有自动重置功能的机柜及其自动重置方法
TW201732612A (zh) * 2016-03-03 2017-09-16 三星電子股份有限公司 使用同步化和非同步化記憶體裝置之適應性機制的混合記憶體、其方法及其儲存節點
US20170286285A1 (en) * 2016-03-31 2017-10-05 Dell Products L.P. Storage class memory (scm) memory mode cache system

Also Published As

Publication number Publication date
US10802918B2 (en) 2020-10-13
TW201939277A (zh) 2019-10-01
US20190286527A1 (en) 2019-09-19

Similar Documents

Publication Publication Date Title
KR101343714B1 (ko) 공유된 비휘발성 메모리 아키텍쳐
TWI593285B (zh) 智慧電視系統及其關機和開機方法
US9547574B2 (en) Power shutdown prediction for non-volatile storage devices
US10235259B2 (en) Memory overclocking method and computer device
WO2016003559A1 (en) Techniques to communicate with a controller for a non-volatile dual in-line memory module
TW201011524A (en) Method and controller for power management
TWI660306B (zh) 資料儲存裝置的操作方法
KR20200002603A (ko) 지속적 메모리가 인에이블된 플랫폼들에 대한 전원 버튼 오버라이드
US6459624B1 (en) Memory structure capable of preventing data loss therein and method for protecting the same
US20190004818A1 (en) Method of UEFI Shell for Supporting Power Saving Mode and Computer System thereof
US11748001B2 (en) Techniques to predict or determine time-to-ready for a storage device
US10635553B2 (en) Error recovery in non-volatile storage partitions
WO2018004928A1 (en) Techniques for write commands to a storage device
TW201546612A (zh) 使用狀態資訊回復系統之技術
US11385906B2 (en) Computer program product and method and apparatus for controlling access to flash storage
JP2000010666A (ja) コンピュータシステムおよびフラッシュｒｏｍ書き換え方法
TWI685792B (zh) 電腦裝置、伺服器裝置及其混合記憶體單元的控制方法
KR20080057688A (ko) 비휘발성 메모리를 이용한 운영체계 부팅 방법
JP2018022425A (ja) 遊技機用プロセッサ、遊技機用チップ及び遊技機
CN110389705B (zh) 计算机装置、服务器装置及其混合存储器单元的控制方法
TWI760760B (zh) 控制閃存裝置存取的電腦程式產品及方法及裝置
US10838818B2 (en) Memory persistence from a volatile memory to a non-volatile memory
TWI522924B (zh) 電子裝置及其切換作業系統的方法
KR101249831B1 (ko) 컴퓨터 시스템 및 그 부팅 방법
KR20200048499A (ko) 메모리 시스템 및 메모리 시스템의 동작방법