KR20200048499A - 메모리 시스템 및 메모리 시스템의 동작방법 - Google Patents

메모리 시스템 및 메모리 시스템의 동작방법 Download PDF

Info

Publication number
KR20200048499A
KR20200048499A KR1020180130651A KR20180130651A KR20200048499A KR 20200048499 A KR20200048499 A KR 20200048499A KR 1020180130651 A KR1020180130651 A KR 1020180130651A KR 20180130651 A KR20180130651 A KR 20180130651A KR 20200048499 A KR20200048499 A KR 20200048499A
Authority
KR
South Korea
Prior art keywords
rtc
page
memory
spo
memory system
Prior art date
Application number
KR1020180130651A
Other languages
English (en)
Other versions
KR102590886B1 (ko
Inventor
변유준
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180130651A priority Critical patent/KR102590886B1/ko
Priority to US16/435,686 priority patent/US10908843B2/en
Priority to CN201910909881.1A priority patent/CN111124035B/zh
Priority to DE102019127142.8A priority patent/DE102019127142A1/de
Publication of KR20200048499A publication Critical patent/KR20200048499A/ko
Application granted granted Critical
Publication of KR102590886B1 publication Critical patent/KR102590886B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14—Time supervision arrangements, e.g. real time clock
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0626—Reducing size or complexity of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1056—Simplification
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7204—Capacity control, e.g. partitioning, end-of-life degradation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Power Engineering (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Power Sources (AREA)

Abstract

본 기술은 복수의 메모리 블록을 포함하는 메모리장치; 및 상기 메모리장치를 제어하는 컨트롤러에 있어서, 상기 컨트롤러는, 제1서든파워오프가 발생하면, 제1리얼타임클럭값(Real Time Clock:RTC) 및 제2리얼타임클럭값을 이용하여 서든파워오프(SPO) 발생주기를 생성한 후, 상기 SPO발생주기와 임계값(threshold value: TH)을 비교하여 더미 페이지 생성 지연 여부를 판단하는 RTC관리부; 및 상기 RTC관리부에서 상기 RTC관리부의 더미 페이지 생성 지연 여부에 따라, 메모리 블록에서 유효 페이지를 제외한 적어도 하나의 프리페이지 또는 불완전한 프로그램 페이지-프로그램되는 도중에 SPO에 의해 중단된 페이지-를 더미 페이지로 생성하는 더미페이지발생부를 포함할 수 있다.

Description

메모리 시스템 및 메모리 시스템의 동작방법{MEMORY SYSTEM AND OPERATING METHOD THEREOF}
본 발명은 컨트롤러 및 메모리 장치를 포함하는 메모리 시스템에 관한 것으로서, 구체적으로, 리얼타임클럭(Real Time Clcok:RTC) 관리부를 구비한 메모리 시스템 및 메모리 시스템의 동작 방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명의 실시예는, 프리(Free) 페이지 소모를 최소화하기 위한 메모리 시스템 및 메모리 시스템의 동작 방법을 제공한다.
본 발명의 실시예에 따른 메모리 시스템은, 복수의 메모리 블록을 포함하는 메모리장치; 및 상기 메모리장치를 제어하는 컨트롤러에 있어서, 상기 컨트롤러는, 제1서든파워오프가 발생하면, 제1리얼타임클럭값(Real Time Clock:RTC) 및 제2리얼타임클럭값을 이용하여 서든파워오프(SPO) 발생주기를 생성한 후, 상기 SPO발생주기와 임계값(threshold value: TH)을 비교하여 더미 페이지 생성 지연 여부를 판단하는 RTC관리부; 및 상기 RTC관리부에서 상기 RTC관리부의 더미 페이지 생성 지연 여부에 따라, 메모리 블록에서 유효 페이지를 제외한 적어도 하나의 프리페이지 또는 불완전한 프로그램 페이지-프로그램되는 도중에 SPO에 의해 중단된 페이지-를 더미 페이지로 생성하는 더미페이지발생부를 포함할 수 있다.
또한, 본 발명의 실시예에 따른 메모리 시스템의 동작 방법은, 복수의 메모리 블록을 포함하는 메모리장치 및 상기 메모리장치를 제어하는 컨트롤러를 포함하는 메모리 시스템 동작 방법에 있어서, 제1서든파워오프가 발생하면, 제1리얼타임클럭값(Real Time Clock:RTC) 및 제2리얼타임클럭값을 이용하여 서든파워오프(SPO) 발생주기를 생성한 후, 상기 SPO발생주기와 임계값(threshold value: TH)을 비교하여 더미 페이지 생성 지연 여부를 판단하는 단계; 및 상기 더미 페이지 생성 지연 여부 판단에 따라, 메모리 블록에서 유효 페이지를 제외한 적어도 하나의 프리페이지 또는 불완전한 프로그램 페이지-프로그램되는 도중에 SPO에 의해 중단된 페이지-를 더미 페이지로 생성하는 단계를 포함할 수 있다.
또한, 본 발명의 실시예에 따른 메모리 시스템은, 적어도 하나의 프로세서 및 프로그램 명령을 포함하는 적어도 하나의 저장 장치를 포함하는 메모리 시스템에 있어서, 상기 적어도 하나의 저장 장치 및 상기 프로그램 명령은 상기 적어도 하나의 프로세서와 함께 상기 메모리 시스템이 제1서든파워오프가 발생하면, 제1리얼타임클럭값(Real Time Clock:RTC) 및 제2리얼타임클럭값을 이용하여 서든파워오프(SPO) 발생주기를 생성한 후, 상기 SPO발생주기와 임계값(threshold value: TH)을 비교하고, 상기 SPO발생 주기 및 임계값을 비교한 결과, 제1SPO발생주기가 임계값(TH)보다 작은 경우이면, 제2서든파워오프 발생 가능성이 높다고 판단하여 제1지연시간만큼 더미페이지 생성 시간을 지연시키며, 제1지연시간이 경과된 후에, 메모리 블록에서 유효 페이지를 제외한 적어도 하나의 프리페이지 또는 불완전한 프로그램 페이지-프로그램되는 도중에 SPO에 의해 중단된 페이지-를 더미 페이지로 생성할 수 있다.
본 기술은 서든파워오프 발생 시, 리얼타임클럭(Real Time Clock:RTC) 이용하여 더미 페이지 생성 여부를 판단하므로써, 프리 페이지 소모를 최소화할 수 있는 효과가 있다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 도시한 도면.
도 2A 및 도 2B는 일반적인 더미페이지 생성 동작의 일 예를 도시한 도면.
도 3은 본 발명의 실시예에 따른 메모리 시스템에서 메모리장치의 데이터 처리 동작의 일 예를 개략적으로 설명하기 위한 도면.
도 4A 및 도 4B는 본 발명의 실시예에 따른 메모리 시스템에서 제1모드 동작의 일 예를 개략적으로 설명하기 위한 도면.
도 5A 내지 도 5C는 본 발명의 실시예에 따른 메모리 시스템에서 제2모드 동작의 일 예를 개략적으로 설명하기 위한 도면.
도 6 내지 도 8은 본 발명의 일실시예에 따른 메모리 시스템의 동작 방법에 대한 일례를 도시한 순서도.
도 9 내지 도 17은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예들을 개략적으로 도시한 도면.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구성될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 도시한 도면이다. 도 2A 및 도 2B는 일반적인 더미페이지 생성 동작의 일 예를 도시한 도면이다.
도 1을 참조하면, 데이터 처리 시스템(100)은, 호스트(Host)(102) 및 메모리 시스템(110)을 포함한다. 그리고, 호스트(10)는, 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함, 즉 유무선 전자 장치들을 포함한다.
또한, 호스트(10)는, 적어도 하나의 운영 시스템(OS: operating system)를 포함하며, 운영 시스템은, 호스트(10)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(10) 간에 상호 동작을 제공한다. 여기서, 운영 시스템은, 사용자의 사용 목적 및 용도에 상응한 기능 및 동작을 지원하며, 예컨대, 호스트(10)의 이동성(mobility)에 따라 일반 운영 시스템과 모바일 운용 시스템으로 구분할 수 있다. 또한, 운영 시스템에서의 일반 운영 시스템 시스템은, 사용자의 사용 환경에 따라 개인용 운영 시스템과 기업용 운영 시스템으로 구분할 수 있으며, 일 예로, 개인용 운영 시스템은, 일반 사용자를 위한 서비스 제공 기능을 지원하도록 특성화된 시스템으로, 윈도우(windows) 및 크롬(chrome) 등을 포함하고, 기업용 운영 시스템은, 고성능을 확보 및 지원하도록 특성화된 시스템으로, 윈도 서버(windows server), 리눅스(linux) 및 유닉스(unix) 등을 포함할 수 있다. 아울러, 운영 시스템에서의 모바일 운영 시스템은, 사용자들에게 이동성 서비스 제공 기능 및 시스템의 절전 기능을 지원하도록 특성화된 시스템으로, 안드로이드(android), iOS, 윈도 모바일(windows mobile) 등을 포함할 수 있다. 이때, 호스트(10)는, 복수의 운영 시스템들을 포함할 수 있으며, 또한 사용자 요청(user request)에 상응한 메모리 시스템(110)과의 동작 수행을 위해 운영 시스템을 실행한다, 여기서, 호스트(10)는, 사용자 요청에 해당하는 복수의 커맨드들을 메모리 시스템(110)으로 전송하며, 그에 따라 메모리 시스템(110)에서는 커맨드들에 해당하는 동작들, 즉 사용자 요청에 상응하는 동작들을 수행한다.
또한, 메모리 시스템(110)은, 호스트(10)의 요청에 응답하여 동작하며, 특히 호스트(10)에 의해서 액세스되는 데이터를 저장한다. 다시 말해, 메모리 시스템(110)은, 호스트(10)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 여기서, 메모리 시스템(110)은 호스트(10)와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다. 예를 들면, 메모리 시스템(110)은, 솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC), RS-MMC(Reduced Size MMC), micro-MMC 형태의 멀티 미디어 카드(MMC: Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(SD: Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다.
아울러, 메모리 시스템(110)을 구현하는 저장 장치들은, DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리장치로 구현될 수 있다.
그리고, 메모리 시스템(110)은, 호스트(10)에 의해서 액세스되는 데이터를 저장하는 메모리장치(30), 및 메모리장치(30)로의 데이터 저장을 제어하는 메모리컨트롤러(20)를 포함한다.
여기서, 메모리컨트롤러(20) 및 메모리장치(30)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 메모리컨트롤러(20) 및 메모리장치(30)는 하나의 반도체 장치로 집적되어 SSD를 구성할 수 있다. 메모리 시스템(110)이 SSD로 이용되는 경우, 메모리 시스템(110)에 연결되는 호스트(10)의 동작 속도는 보다 개선될 수 있다. 아울러, 메모리컨트롤러(20) 및 메모리장치(30)는, 하나의 반도체 장치로 집적되어 메모리 카드를 구성할 수도 있으며, 일 예로 PC 카드(PCMCIA: Personal Computer Memory Card International Association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
또한, 다른 일 예로, 메모리 시스템(110)은, 컴퓨터, UMPC(Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA(Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 태블릿 컴퓨터(tablet computer), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB(Digital Multimedia Broadcasting) 재생기, 3차원 텔레비전(3-dimensional television), 스마트 텔레비전(smart television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 데이터 센터를 구성하는 스토리지, 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID(radio frequency identification) 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등을 구성할 수 있다.
한편, 메모리 시스템(110)에서의 메모리장치(30)는, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 라이트(write) 동작을 통해 호스트(10)로부터 제공된 데이터를 저장하고, 리드(read) 동작을 통해 저장된 데이터를 호스트(10)로 제공한다. 상기 메모리장치(30)는 복수의 다이들(301~30n)을 포함할 수 있다. 상기 복수의 다이들(301~30n) 각각은 복수의 메모리 블록들(BLK1~BLKz)을 포함할 수 있다. 각각의 메모리 블록들(BLK1~BLKz)은, 복수의 페이지들(pages)을 포함하며, 또한 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다. 또한, 복수의 메모리 블록들(BLK1~BLKz)이 각각 포함된 복수의 플래인들(plane)에 포함되며, 특히 복수의 플래인들이 각각 포함된 복수의 메모리 다이(memory die)들에 포함될 수 있다. 아울러, 메모리장치(30)는, 비휘발성 메모리장치, 일례로 플래시 메모리가 될 수 있으며, 이때 플래시 메모리는 3차원(dimension) 입체 스택(stack) 구조가 될 수 있다.
그리고, 메모리 시스템(110)에서의 메모리컨트롤러(20)는, 호스트(10)로부터의 요청에 응답하여 메모리장치(30)를 제어한다. 예컨대, 메모리컨트롤러(20)는, 메모리장치(30)로부터 리드된 데이터를 호스트(10)에 제공하고, 호스트(10)로부터 제공받은 데이터를 메모리장치(30)에 저장하며, 이를 위해 메모리컨트롤러(20)는, 메모리장치(30)의 리드, 라이트, 프로그램(program), 이레이즈(erase) 등의 동작을 제어한다.
보다 구체적으로 설명하면, 메모리컨트롤러(20)는, 호스트 인터페이스(Host I/F)유닛(21), 프로세서(Processor)(22), 메모리 인터페이스(Memory I/F)유닛(23) 메모리(Memory)(24), RTC관리부(25) 및 더미페이지발생부(26)를 포함할 수 있다.
호스트 인터페이스 유닛(21)은, 호스트(10)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), MMC(Multi-Media Card), PCI-E(Peripheral Component Interconnect-Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics), MIPI(Mobile Industry Processor Interface) 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(10)와 통신하도록 구성될 수 있다. 여기서, 호스트 인터페이스 유닛(21)은, 호스트(10)와 데이터를 주고받는 영역으로 호스트 인터페이스 계층(HIL: Host Interface Layer, 이하 'HIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
메모리 인터페이스 유닛(23)은, 메모리컨트롤러(20)가 호스트(10)로부터의 요청에 응답하여 메모리장치(30)를 제어하기 위해, 메모리컨트롤러(20)와 메모리장치(30) 간의 인터페이싱을 수행하는 메모리/스토리지(storage) 인터페이스가 된다. 여기서, 메모리 인터페이스 유닛(23)은, 메모리장치(30)가 플래시 메모리, 특히 일 예로 메모리장치(30)가 NAND 플래시 메모리일 경우에 NAND 플래시 컨트롤러(NFC: NAND Flash Controller)로서, 프로세서(134)의 제어에 따라, 메모리장치(30)의 제어 신호를 생성하고 데이터를 처리한다. 그리고, 메모리 인터페이스 유닛(23)은, 메모리컨트롤러(20)와 메모리장치(30) 간의 커맨드 및 데이터를 처리하는 인터페이스, 일 예로 NAND 플래시 인터페이스의 동작, 특히 메모리컨트롤러(20)와 메모리장치(30) 간 데이터 입출력을 지원하며, 메모리장치(30)와 데이터를 주고받는 영역으로 플래시 인터페이스 계층(FIL: Flash `Interface Layer, 이하 'FIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
아울러, 메모리(144)는, 메모리 시스템(110) 및 메모리컨트롤러(20)의 동작 메모리로서, 메모리 시스템(110) 및 메모리컨트롤러(20)의 구동을 위한 데이터를 저장한다. 보다 구체적으로 설명하면, 메모리(144)는, 메모리컨트롤러(20)가 호스트(10)로부터의 요청에 응답하여 메모리장치(30)를 제어, 예컨대 메모리컨트롤러(20)가, 메모리장치(30)로부터 리드된 데이터를 호스트(10)로 제공하고, 호스트(10)로부터 제공된 데이터를 메모리장치(30)에 저장하며, 이를 위해 메모리컨트롤러(20)가, 메모리장치(30)의 리드, 라이트, 프로그램, 이레이즈(erase) 등의 동작을 제어할 경우, 이러한 동작을 메모리 시스템(110), 즉 메모리컨트롤러(20)와 메모리장치(30) 간이 수행하기 위해 필요한 데이터를 저장한다.
여기서, 메모리(144)는, 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 아울러, 메모리(144)는, 도 1에서 도시한 바와 같이, 메모리컨트롤러(20)의 내부에 존재하거나, 또는 메모리컨트롤러(20)의 외부에 존재할 수 있으며, 이때 메모리 인터페이스를 통해 메모리컨트롤러(20)로부터 데이터가 입출력되는 외부 휘발성 메모리로 구현될 수도 있다.
또한, 메모리(144)는, 전술한 바와 같이, 호스트(10)와 메모리장치(30) 간 데이터 라이트 및 리드 등의 동작을 수행하기 위해 필요한 데이터, 및 데이터 라이트 및 리드 등의 동작 수행 시의 데이터를 저장하며, 이러한 데이터 저장을 위해, 프로그램 메모리, 데이터 메모리, 라이트 버퍼(buffer)/캐시(cache), 리드 버퍼/캐시, 데이터 버퍼/캐시, 맵(map) 버퍼/캐시 등을 포함한다.
그리고, 프로세서(134)는, 메모리 시스템(110)의 전체적인 동작을 제어하며, 특히 호스트(10)로부터의 라이트 요청 또는 리드 요청에 응답하여, 메모리장치(30)에 대한 프로그램 동작 또는 리드 동작을 제어한다. 여기서, 프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동한다. 또한, 프로세서(134)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
일례로, 메모리컨트롤러(20)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 호스트(10)로부터 요청된 동작을 메모리장치(30)에서 수행, 다시 말해 호스트(10)로부터 수신된 커맨드에 해당하는 커맨드 동작을, 메모리장치(30)와 수행한다. 여기서, 메모리컨트롤러(20)는, 호스트(10)로부터 수신된 커맨드에 해당하는 커맨드 동작으로 포그라운드(foreground) 동작을 수행, 예컨대 라이트 커맨드에 해당하는 프로그램 동작, 리드 커맨드에 해당하는 리드 동작, 이레이즈 커맨드(erase command)에 해당하는 이레이즈 동작, 셋 커맨드(set command)로 셋 파라미터 커맨드(set parameter command) 또는 셋 픽쳐 커맨드(set feature command)에 해당하는 파라미터 셋 동작 등을 수행할 수 있다.
여기서, 상기 프로세서(134)는 서든파워오프(SPO)(Sudden Power Off: SPO) 발생시, RTC관리부(25) 및 더미페이지발생부(26)를 구동할 수 있다.
상기 RTC관리부(25) 및 더미페이지발생부(26)를 설명하기 이전에, 도 2를 참조하면, 일반적으로, 상기 메모리컨트롤러(20)는 상기 호스트(10)로부터 전달받은 라이트 커맨드에 대응하여 메모리 블록(BLK1)의 제1 페이지(P1)부터 제m페이지(Pm)까지 순차적으로 프로그램 동작을 수행하는 동안 예상하지 못한 파워 공급 중단, 즉, 서든파워오프(SPO)(Sudden Power Off, SPO)가 발생하여 강제적으로 프로그램 동작이 중단되는 경우가 발생할 수 있다. 여기서, 상기 서든파워오프(SPO)는 갑작스러운 전력 손실을 의미하는 것으로, 예컨대, 예상치 못하는 전원 오류로 인해 외부 전력의 공급이 중단(external power off)되어 발생할 수 있다. 이때, 메모리 장치(30)에서, 서든파워오프에 의해 프로그램이 중단된 블록을 파셜 블록(Partial Block)이라 한다. 상기 파셜 블록은 모든 페이지들이 프로그램되지 않고, 일부 페이지만이 프로그램된 상태로 방치된 블록을 의미할 수 있다. 일례로, 도 2A를 참조하면, 메모리 장치(30)에 포함된 제1메모리 블록에서, 제4페이지(P4)에 프로그램 동작이 수행되는 과정 중에 서든파워오프에 의해 상기 제4페이지가 정상적으로 프로그램되지 않은 제1불완전한 프로그램 페이지(Incomplete Program Page)가 생성될 수 있음을 알 수 있다. 즉, 상기 제1메모리 블록이 제1파셜블록임을 알 수 있다. 여기서 도 2B를 참조하면, 메모리 시스템(110)이 파워-온 상태가 되면, 상기 메모리컨트롤러(20)는 제1파셜 블록의 프로그램 여부를 결정하고, 파셜 블록의 적어도 하나의 프리페이지 또는 상기 제1불완전한 프로그램 페이지에 더미 프로그램 동작을 수행하여 더미 페이지를 생성할 수 있다. 이와 같이, 상기 서든파워오프(SPO)가 발생할 때마다 더미 페이지를 생성하게 되면, 프리 페이지들이 더미 페이지로 소모될 수 있다. 이를 해결하기 위해, 상기 메모리 컨트롤러(20)는 상기 RTC관리부(25) 및 더미페이지발생부(26)를 통해 상기 더미 페이지 생성을 최소화할 수 있다.
상기 RTC관리부(25)는 리얼타임클럭(Real Time Clock:RTC)을 이용하여 생성된 서든파워오프(SPO) 발생 주기를 확인한 후 임계값(threshold value: TH)과 비교하여 더미 페이지 생성 여부를 판단한다. 여기서 상기 서든파워오프 발생 주기는, 현재 발생한 제1서든파워오프(SPO_1) 이전에 발생된 제2서든파워오프(SPO_2) 발생 시 상기 리얼타임클럭(RTC)을 통해 생성된 제1RTC값(RTC_1) 및 제1서든파워오프(SP0_1) 발생 시 상기 리얼타임클럭(RTC)을 통해 생성된 제2RTC값(RTC_2)의 차이를 나타낸다. 또한, 상기 임계값(TH)은 사용자 환경 변화에 따른 워크로드가 변화함에 따라 변경될 수 있는 설정값이다. 상기 설정값은 사용 환경과 성능을 고려하여 적용할 수 있다.
상기 RTC관리부(25)의 더미 페이지 생성 여부 판단에 따라, 상기 더미페이지발생부(26)는 적어도 하나의 페이지를 더미데이터로 프로그램하는 더미 프로그램 동작을 수행하여 더미페이지를 생성한다.
이와 관련하여 후술에 의해 상기 RTC관리부(25) 및 더미페이지발생부(26) 를 상세히 설명하기로 한다.
도 3은 본 발명의 실시예에 따른 메모리 시스템에서 메모리장치의 데이터 처리 동작의 일 예를 개략적으로 설명하기 위한 도면이다.
도 3을 참조하면, 상기 컨트롤러는 서든파워오프가 발생하는 경우 프로세서를 통해 RTC관리부(25) 및 더미페이지발생부(26)를 구동할 수 있다.
상기 RTC관리부(25)는 제1RTC로드모듈(251), 제2RTC생성모듈(252), 비교모듈(253) 및 시간지연 모듈(254)를 포함할 수 있다.
서든파워오프가 발생한 이후, 메모리 시스템(110)이 파워-온 상태가 되면, 상기 제1RTC로드모듈(251)은 상기 메모리 장치(30) 포함된 RTC리스트(301)로부터 상기 제1RTC값(RTC_1)을 로드한다. 상기 RTC리스트(301)는 복수의 메모리 블록들 중 어느 하나의 메모리블록에 저장된 리스트이며, RTC인덱스(INDEX) 및 RTC값이 순차적으로 저장된 리스트이다. 상기 제1RTC값은 상기 RTC리스트(301)에 저장된 하나 이상의 RTC값 중 가장 마지막에 저장된 RTC값을 나타낸다. 여기서, 상기 제1RTC로드모듈(251)을 통해 제1RTC값을 로드여부에 따라 제1모드(Mode_1) 또는 제2모드(Mode_2)로 나뉘어 수행될 수 있다.
상기 제1모드(Mode_1)로 수행되는 경우, 제2RTC 생성모듈(252)이 구동된다. 즉, 상기 메모리 장치에 포함된 RTC리스트(301)로부터 상기 제1RTC값을 로드할 수 없는 경우로써, 서든파워오프가 처음 발생하여 상기 RTC리스트(301)에 RTC값이 저장되어 있지 않은 경우에 상기 제2RTC생성모듈(252)이 구동될 수 있다. 이에 대해, 도 4A 및 도 4B를 통해 상세히 설명하기로 한다.
반면에, 제2모드(Mode_2)로 수행되는 경우, 제2RTC생성모듈(252), 비교모듈(253) 및 시간지연 모듈(254)이 구동된다. 즉, 서든파워오프가 두 번 이상 발생하여 상기 메모리 장치(30)에 포함된 RTC리스트(301)로부터 제1RTC값을 로드할 수 있는 경우를 나타낸다. 이에 대해, 도 5A 내지 도 5C를 통해 상세히 설명하기로 한다.
도 4A 및 도 4B는 본 발명의 실시예에 따른 메모리 시스템에서 제1모드 동작의 일 예를 개략적으로 설명하기 위한 도면이다.
도 4A 및 도 4B를 참조하면, 상기 제1모드(Mode_1)는 제2RTC 생성 모듈(252)을 포함할 수 있다. 상기 제2RTC 생성 모듈(252)은 제1서든파워오프 발생 시각에 대응하는 제2리얼타임클럭값(이하, RTC)(RTC_2)을 생성 및 상기 메모리 장치에 포함된 RTC 리스트(301)에 저장할 수 있다. 여기서, 상기 제2RTC값(RTC_2)은 현재 서든파워오프가 발생한 경우 생성되는 RTC값을 나타낸다.
상세히 설명하면, 상기 제2RTC 생성 모듈(252)은 상기 메모리 시스템(110)이 파워-온 상태, 즉 부팅이 시작되면, 상기 호스트(10)로부터 부팅 시각을 나타내는 제1부팅 시각 정보(Booting Time Value, BTV)를 전달받는다. 그리고, 제2RTC 생성 모듈(252)은 상기 전달받은 제1부팅 시각 정보(BTV)에 응답하여 제1서든파워오프 발생 시각을 나타내는 제2RTC값(RTC_2)을 생성한다. 그리고, 상기 제2RTC 생성 모듈(252)은 상기 생성된 제2RTC값(RTC_2)을 상기 메모리 장치(30)에 포함된 RTC리스트(301)에 저장할 수 있다.
다음으로, 상기 제2RTC 생성 모듈을 통해 제2RTC값(RTC_2)을 생성 후 더미페이지발생부(26)를 수행한다. 상기 더미페이지발생부(26)는 적어도 하나의 페이지를 더미데이터로 프로그램하는 더미 프로그램 동작을 수행하여 더미페이지를 생성할 수 있다. 도 4B를 살펴보면, 상기 제1파셜블록에 포함된 복수의 페이지 중 제4페이지에 더미 프로그램 동작을 수행하여 제1더미페이지를 생성할 수 있다.
도 5A 내지 도 5C는 본 발명의 실시예에 따른 메모리 시스템에서 제2모드 동작의 일 예를 개략적으로 설명하기 위한 도면이다.
도 5A 내지 도 5C를 참조하면, 상기 제2모드(Mode_2)는 제1RTC로드모듈(251)을 통해 상기 메모리 장치(30)에 포함된 RTC리스트(301)에 하나 이상의 RTC 정보가 저장되어 제1RTC정보를 로드할 수 있는 경우일 때 구동될 수 있다.
상기 제2모드(Mode_2)는 제2RTC 생성 모듈(252), 비교모듈(253) 및 시간지연모듈(254)을 통해 구동될 수 있다. 상기 제2RTC 생성 모듈(252)은 제2서든파워오프 발생 시각에 대응하는 제2리얼타임클럭값(이하, RTC)(RTC_2)을 생성 및 상기 메모리 장치에 포함된 RTC 테이블에 저장할 수 있다. 여기서, 상기 제2RTC값(RTC_2)은 현재 서든파워오프가 발생한 경우 생성되는 RTC값을 나타낸다. 상세히 설명하면, 상기 제2RTC 생성 모듈(252)은 상기 상기 메모리 시스템(110)이 파워-온 상태, 즉 부팅이 시작되면, 상기 호스트(10)로부터 부팅 시각을 나타내는 제2부팅 시각 정보(Booting Time Value, BTV)를 전달받는다. 그리고, 제2RTC 생성 모듈(252)은 상기 전달받은 제2부팅 시각 정보(BTV)에 응답하여 제2서든파워오프(SPO_2) 발생 시각을 나타내는 제2RTC값(RTC_2)을 생성한다. 그리고, 상기 제2RTC 생성 모듈(252)은 상기 생성된 제2RTC값(RTC_2)을 상기 메모리 장치(30)에 포함된 RTC리스트(301)에 저장하며, 상기 비교모듈(253)에 전달한다.
상기 비교모듈(253)은 상기 제1RTC로드모듈(251)로부터 전달받은 제1RTC값 및 상기 제2RTC생성모듈(252)로부터 전달받은 제2RTC값의 차이를 통해 제1서든파워오프발생주기(이하, SPO 발생주기)를 산출한다. 상기 제1SPO발생주기와 임의로 설정된 임계값(TH)을 비교하여 서든파워오프의 발생 가능성을 판단한다.
상기 임계값(TH)과 상기 제1SPO발생주기를 비교한 결과, 제1SPO발생주기가 임계값(TH)보다 큰 경우이면, 서든파워오프의 발생 가능성이 낮다고 판단하여 시간지연모듈(254)을 통해 더미페이지 생성 시간을 지연시키지 않고 상기 더미 페이지 발생부(26)를 통해 제2더미페이지를 생성할 수 있다. 즉, 도 5B와 같이, 상기 더미페이지발생부(26)를 통해 제2더미페이지를 생성할 수 있다.
반면에, 상기 임계값(TH)과 상기 제1SPO발생주기를 비교한 결과, 제1SPO발생주기가 임계값(TH)보다 작은 경우이면, 서든파워오프 발생 가능성이 높다고 판단하여, 즉, 가까운 시점에 서든파워오프가 발생할것이라고 판단할 수 있다. 판단 결과에 따라, 더미페이지 생성 시간을 지연시키기 위해 시간지연모듈(254)을 구동시킨다.
상기 시간 지연 모듈(254)은 임의로 설정된 제1지연시간(Delay Time. DT)(DT1)만큼 더미페이지 생성 시간을 지연시킨다. 즉, 상기 제1지연시간만큼 더미페이지 생성 시간을 지연시키는 이유는, 상기 제1지연시간 사이에 제3서든파워오프가 발생할 수 있기 때문이다. 일례로, 상기 제1지연 시간 사이에 제3서든파워오프가 발생하게 되면, 더미페이지를 생성하지 않아도 된다. 이와 같이 상기 제1지연시간 사이에 여러 번 서든파워오프가 발생하여도 더미페이지를 생성을 수행하지 않아도 되기 때문에 프리페이지 소모를 최소화할 수 있는 효과가 있다.
상기 더미페이지발생부(26)는 적어도 하나의 페이지를 더미데이터로 프로그램하는 더미 프로그램 동작을 수행하여 더미페이지를 생성할 수 있다. 도 5C를 살펴보면, 제2서든파워오프 발생 후 상기 제1지연 시간 사이에 제3서든파워오프가 발생한 경우, 상기 제1파셜블록에 포함된 복수의 페이지 중 제5페이지에만 더미 프로그램 동작을 수행하여 제2더미페이지가 생성되었음을 알 수 있다. 즉, 세번의 서든파워오프가 발생하였음에도 더미페이지는 2개만 생성됨을 알 수 있다.
한편, 상기 시간 지연 모듈(254)에서 임의로 설정된 제1지연시간(Delay Time. DT)(DT1)만큼 더미페이지 생성 시간을 지연시키는 동안 제3서든파워오프가 발생하지 않을 수 있다. 이러한 경우, 상기 더미페이지발생부(26)를 통해 제2더미페이지를 생성할 수 있다. 즉, 상기에서 설명한 도 5B와 같이, 상기 더미페이지발생부(26)를 통해 제2더미페이지를 생성할 수 있다.
도 6 내지 도 8은 본 발명의 일실시예에 따른 메모리 시스템의 동작 방법에 대한 일례를 도시한 순서도이다.
도 6을 참조하면, S601 단계 및 S603 단계에서, 메모리 시스템(110)은 서든파워오프(SPO)를 감지할 수 있다. 일례로, 메모리 시스템(110)은 프로세서(22) 또는 외부로부터 제공되는 전원의 차단을 직접 감지하거나 또는, 프로세서(22)로부터 저장 신호(SAVE_n, 미도시)를 수신하고, 수신된 저장 신호를 기반으로 서든파워오프(SPO) 상황을 감지할 수 있다. 이후, 서든파워오프(SPO) 이 후, 메모리 시스템(110)은 파워-온(Power-On) 상태로 된다.
S605단계에서, 상기 RTC관리부(25)는 상기 메모리 장치(30) 포함된 RTC리스트(301)로부터 상기 제1RTC값(RTC_1)을 로드 할 수 있다. 상기 RTC리스트(301)는 복수의 메모리 블록들 중 어느 하나의 메모리블록에 저장된 리스트이며, RTC인덱스(INDEX) 및 RTC값이 순차적으로 저장된 리스트이다. 상기 제1RTC값은 상기 RTC리스트(301)에 저장된 하나 이상의 RTC값 중 가장 마지막에 저장된 RTC값을 나타낸다. 여기서, 상기 RTC관리부(25)는 제1RTC값 로드여부에 따라 제1모드(Mode_1) 또는 제2모드(Mode_2)로 나뉘어 수행될 수 있다.
상기 제1모드(Mode_1)로 수행되는 경우, 제2RTC 생성모듈(252)이 구동된다. 즉, 상기 메모리 장치에 포함된 RTC리스트(301)로부터 상기 제1RTC값을 로드할 수 없는 경우로써, 서든파워오프가 처음 발생하여 상기 RTC리스트(301)에 RTC값이 저장되어 있지 않은 경우에 상기 제2RTC생성모듈(252)이 구동될 수 있다. 이에 대해, 도 7를 통해 상세히 설명하기로 한다.
반면에, 제2모드(Mode_2)로 수행되는 경우, 서든파워오프가 두 번 이상 발생하여 상기 메모리 장치(30)에 포함된 RTC리스트(301)로부터 제1RTC값을 로드할 수 있는 경우를 나타낸다. 이에 대해, 도 8을 통해 상세히 설명하기로 한다.
S609단계에서, 상기 RTC관리부(25)는 상기 제1모드 또는 제2모드로 동작을 수행한 이 후 더미 페이지를 생성할 수 있다.
도 7은 본 발명의 일실시예에 따른 메모리 시스템의 제1모드 동작 방법에 관한 순서도이다.
도 7을 참조하면, S701 단계에서, 상기 RTC관리부(25)는 상기 메모리 시스템(110)이 파워-온 상태, 즉 부팅이 시작되면, 상기 호스트(10)로부터 부팅 시각을 나타내는 제1부팅 시각 정보(Booting Time Value, BTV)를 전달받는다.
S703 단계에서, 상기 RTC관리부(25)는 상기 전달받은 제1부팅 시각 정보(BTV)에 응답하여 제1서든파워오프 발생 시각을 나타내는 제2RTC값(RTC_2)을 생성한다.
S705 단계에서, 상기 RTC관리부(25)는 상기 생성된 제2RTC값(RTC_2)을 상기 메모리 장치(30)에 포함된 RTC리스트(301)에 저장할 수 있다.
S707 단계에서, 상기 제2RTC 생성 모듈을 통해 제2RTC값(RTC_2)을 생성 후 더미페이지발생부(26)를 통해 적어도 하나의 페이지를 더미데이터로 프로그램하는 더미 프로그램 동작을 수행하여 더미페이지를 생성할 수 있다.
도 8은 본 발명의 일실시예에 따른 메모리 시스템의 제2모드 동작 방법에 관한 순서도이다.
도 8을 참조하면, S800 단계에서, 상기 RTC관리부(25)는 상기 메모리 장치(30)에 포함된 RTC 리스트(301)로부터 가장 마지막에 저장된 제1RTC값을 로드한다.
S801 단계에서, 상기 RTC관리부(25)는 상기 호스트(10)로부터 부팅 시각을 나타내는 제2부팅 시각 정보(Booting Time Value, BTV)를 전달받는다.
S803 단계에서, 상기 RTC관리부(25)는 상기 전달받은 제2부팅 시각 정보(BTV)에 응답하여 제2서든파워오프(SPO_2) 발생 시각을 나타내는 제2RTC값(RTC_2)을 생성한 후 상기 메모리 장치(30)에 포함된 RTC리스트(301)에 저장할 수 있다.
S805 단계에서, 상기 RTC관리부(25)는 상기 제1RTC값 및 상기 제2RTC값의 차이를 통해 제1서든파워오프발생주기(이하, SPO 발생주기)를 산출한 후, 상기 제1SPO발생주기와 임의로 설정된 임계값(TH)을 비교하여 서든파워오프의 발생 가능성을 판단한다.
S807 단계에서, 상기 임계값(TH)과 상기 제1SPO발생주기를 비교한 결과, 제1SPO발생주기가 임계값(TH)보다 큰 경우이면(YES), S809 단계에서, 상기 RTC관리부(25)는 서든파워오프의 발생 가능성이 낮다고 판단하여 더미페이지 생성 시간을 지연시키지 않는다.
S815 단계에서, 상기 더미페이지발생부(26)는 적어도 하나의 페이지를 더미데이터로 프로그램하는 더미 프로그램 동작을 수행하여 제2더미페이지를 생성할 수 있다.
반면에, S807 단계에서, 상기 임계값(TH)과 상기 제1SPO발생주기를 비교한 결과, 제1SPO발생주기가 임계값(TH)보다 작은 경우이면(NO), S811 단계에서, 상기 RTC관리부(25)는 서든파워오프 발생 가능성이 높다고 판단한다. 즉, 상기 RTC관리부(25)는 가까운 시점에 서든파워오프가 발생할 것이라고 판단할 수 있다.
S813 단계에서, 상기 RTC관리부(25)는 임의로 설정된 제1지연시간(Delay Time. DT)(DT1)만큼 더미페이지 생성 시간을 지연시킨다. 즉, 상기 제1지연시간만큼 더미페이지 생성 시간을 지연시키는 이유는, 상기 제1지연시간 사이에 제3서든파워오프가 발생할 수 있기 때문이다. 일례로, 상기 제1지연 시간 사이에 제3서든파워오프가 발생하게 되면, 더미페이지를 생성하지 않아도 된다. 이와 같이 상기 제1지연시간 사이에 여러 번 서든파워오프가 발생하여도 더미페이지를 생성을 수행하지 않아도 되기 때문에 프리페이지 소모를 최소화할 수 있는 효과가 있다.
S815 단계에서, 상기 더미페이지발생부(26)는 적어도 하나의 페이지를 더미데이터로 프로그램하는 더미 프로그램 동작을 수행하여 더미페이지를 생성할 수 있다. 일례로, 제2서든파워오프 발생 후 상기 제1지연 시간 사이에 제3서든파워오프가 발생한 경우, 상기 제1파셜블록에 포함된 복수의 페이지 중 제5페이지에만 더미 프로그램 동작을 수행하여 제2더미페이지가 생성할 수 있다. 즉, 세번의 서든파워오프가 발생하였음에도 2개의 더미페이지만 생성될 수 있다
그러면 이하에서는, 도 9 내지 도 17을 참조하여, 본 발명의 실시 예에 따라 도 1 내지 도 8에서 설명한 메모리장치(30) 및 메모리컨트롤러(20)를 포함하는 메모리 시스템(110)이 적용된 데이터 처리 시스템 및 전자 기기들에 대해서 보다 구체적으로 설명하기로 한다.
도 9는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 9는 본 발명의 실시 예에 따른 메모리 시스템이 적용된 메모리 카드 시스템을 개략적으로 도시한 도면이다.
도 9를 참조하면, 메모리 카드 시스템(6100)은, 메모리 컨트롤러(6120), 메모리장치(6130), 및 커넥터(6110)를 포함한다.
보다 구체적으로 설명하면, 메모리 컨트롤러(6120)는, 비휘발성 메모리로 구현된 메모리장치(6130)와 연결되며, 메모리장치(6130)를 액세스하도록 구현된다. 예컨대, 메모리 컨트롤러(6120)는, 메모리장치(6130)의 리드, 라이트, 이레이즈, 및 백그라운드(background) 동작 등을 제어하도록 구현된다. 그리고, 메모리 컨트롤러(6120)는, 메모리장치(6130) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구현되며, 메모리장치(6130)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구현된다. 즉, 메모리 컨트롤러(6120)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리컨트롤러(20)에 대응되며, 메모리장치(6130)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리장치(30)에 대응될 수 있다.
그에 따라, 메모리 컨트롤러(6120)는, 램(RAM: Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부와 같은 구성 요소들을 포함할 수 있다.
아울러, 메모리 컨트롤러(6120)는, 커넥터(6110)를 통해 외부 장치, 예컨대 도 1에서 설명한 호스트(10)와 통신할 수 있다. 예컨대, 메모리 컨트롤러(6120)는, 도 1에서 설명한 바와 같이, USB(Universal Serial Bus), MMC(multimedia card), eMMC(embeded MMC), PCI(peripheral component interconnection), PCIe(PCI express), ATA(Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI(small computer small interface), ESDI(enhanced small disk interface), IDE(Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성될 수 있으며, 그에 따라 유선/무선 전자 기기들, 특히 모바일 전자 기기 등에 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 적용될 수 있다.
그리고, 메모리장치(6130)는, 비휘발성 메모리로 구현, 예컨대 EPROM(Electrically Erasable and Programmable ROM), 낸드 플래시 메모리, 노어 플래시 메모리, PRAM(Phase-change RAM), ReRAM(Resistive RAM), FRAM(Ferroelectric RAM), STT-MRAM(Spin-Torque Magnetic RAM) 등과 같은 다양한 비휘발성 메모리들로 구현될 수 있다.
아울러, 메모리 컨트롤러(6120) 및 메모리장치(6130)는, 하나의 반도체 장치로 집적될 수 있으며, 일 예로 하나의 반도체 장치로 집적되어 솔리드 스테이트 드라이브(SSD: Solid State Drive)를 구성할 수 있으며, PC 카드(PCMCIA), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro, eMMC), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
도 10은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다.
도 10을 참조하면, 데이터 처리 시스템(6200)은, 적어도 하나의 비휘발성 메모리로 구현된 메모리장치(6230), 및 메모리장치(6230)를 제어하는 메모리 컨트롤러(6220)를 포함한다. 여기서, 도 15에 도시한 데이터 처리 시스템(6200)은, 도 1에서 설명한 바와 같이, 메모리 카드(CF, SD, microSD, 등), USB 저장 장치 등과 같은 저장 매체가 될 수 있으며, 메모리장치(6230)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리장치(30)에 대응되고, 메모리 컨트롤러(6220)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리컨트롤러(20)에 대응될 수 있다.
그리고, 메모리 컨트롤러(6220)는, 호스트(6210)의 요청에 응답하여 메모리장치(6230)에 대한 리드, 라이트, 이레이즈 동작 등을 제어하며, 메모리 컨트롤러(6220)는 적어도 하나의 CPU(6221), 버퍼 메모리, 예컨대 RAM(6222), ECC 회로(6223), 호스트 인터페이스(6224), 및 메모리 인터페이스, 예컨대 NVM 인터페이스(6225)를 포함한다.
여기서, CPU(6221)는, 메모리장치(6230)에 대한 전반적인 동작, 예컨대 읽기, 쓰기, 파일 시스템 관리, 배드 페이지 관리 등)을 제어할 수 있다. 그리고, RAM(6222)는, CPU(6221)의 제어에 따라 동작하며, 워크 메모리(work memory), 버퍼 메모리(buffer memory), 캐시 메모리(cache memory) 등으로 사용될 수 있다. 여기서, RAM(6222)이 워크 메모리로 사용되는 경우에, CPU(6221)에서 처리된 데이터가 임시 저장되며, RAM(6222)이 버퍼 메모리로 사용되는 경우에는, 호스트(6210)에서 메모리장치(6230)로 또는 메모리장치(6230)에서 호스트(6210)로 전송되는 데이터의 버퍼링을 위해 사용되며, RAM(6222)이 캐시 메모리로 사용되는 경우에는 저속의 메모리장치(6230)가 고속으로 동작하도록 사용될 수 있다.
아울러, ECC 회로(6223)는, 메모리장치(6230)로부터 수신된 데이터의 페일 비트(fail bit) 또는 에러 비트(error bit)를 정정하기 위한 에러 정정 코드(ECC: Error Correction Code)를 생성한다. 또한, ECC 회로(6223)는, 메모리장치(6230)로 제공되는 데이터의 에러 정정 인코딩을 수행하여, 패리티(parity) 비트가 부가된 데이터를 형성한다. 여기서, 패리티 비트는, 메모리장치(6230)에 저장될 수 있다. 또한, ECC 회로(6223)는, 메모리장치(6230)로부터 출력된 데이터에 대하여 에러 정정 디코딩을 수행할 수 있으며, 이때 ECC 회로(6223)는 패리티(parity)를 사용하여 에러를 정정할 수 있다. 예컨대, ECC 회로(6223)는 LDPC code, BCH code, turbo code, 리드-솔로몬 코드, convolution code, RSC, TCM, BCM 등의 다양한 코디드 모듈레이션(coded modulation)을 사용하여 에러를 정정할 수 있다.
그리고, 메모리 컨트롤러(6220)는, 호스트 인터페이스(6224)를 통해 호스트(6210)와 데이터 등을 송수신하며, NVM 인터페이스(6225)를 통해 메모리장치(6230)와 데이터 등을 송수신한다. 여기서, 호스트 인터페이스(6224)는, PATA 버스, SATA 버스, SCSI, USB, PCIe, 낸드 인터페이스 등을 통해 호스트(6210)와 연결될 수 있다. 또한, 메모리 컨트롤러(6220)는, 무선 통신 기능, 모바일 통신 규격으로 WiFi 또는 LTE(Long Term Evolution) 등이 구현되어, 외부 장치, 예컨대 호스트(6210) 또는 호스트(6210) 이외의 다른 외부 장치와 연결된 후, 데이터 등을 송수신할 수 있으며, 특히 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성됨에 따라, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등에 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 적용될 수 있다.
도 11은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 11은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 솔리드 스테이트 드라이브(SSD: Solid State Drive)를 개략적으로 도시한 도면이다.
도 11을 참조하면, SSD(6300)는, 복수의 비휘발성 메모리들을 포함하는 메모리장치(6340) 및 컨트롤러(6320)를 포함한다. 여기서, 컨트롤러(6320)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리컨트롤러(20)에 대응되며, 메모리장치(6340)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리장치(30)에 대응될 수 있다.
보다 구체적으로 설명하면, 컨트롤러(6320)는, 복수의 채널들(CH1, CH2, CH3, …, CHi)을 통해 메모리장치(6340)와 연결된다. 그리고, 컨트롤러(6320)는, 적어도 하나의 프로세서(6321), 버퍼 메모리(6325), ECC 회로(6322), 호스트 인터페이스(6324), 및 메모리 인터페이스, 예컨대 비휘발성 메모리 인터페이스(6326)를 포함한다.
여기서, 버퍼 메모리(6325)는, 호스트(6310)로부터 수신된 데이터 또는 메모리장치(6340)에 포함된 복수의 플래시 메모리들(NVMs)로부터 수신된 데이터를 임시 저장하거나, 복수의 플래시 메모리들(NVMs)의 메타 데이터, 예컨대 매핑 테이블을 포함하는 맵 데이터를 임시 저장한다. 또한, 버퍼 메모리(6325)는, DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, GRAM 등과 같은 휘발성 메모리 또는 FRAM, ReRAM, STT-MRAM, PRAM 등과 같은 비휘발성 메모리들로 구현될 수 있으며, 도 11에서는 설명의 편의를 위해 컨트롤러(6320) 내부에 존재하지만, 컨트롤러(6320) 외부에도 존재할 수 있다.
그리고, ECC 회로(6322)는, 프로그램 동작에서 메모리장치(6340)로 프로그램될 데이터의 에러 정정 코드 값을 계산하고, 리드 동작에서 메모리장치(6340)로부터 리드된 데이터를 에러 정정 코드 값에 근거로 하여 에러 정정 동작을 수행하며, 페일된 데이터의 복구 동작에서 메모리장치(6340)로부터 복구된 데이터의 에러 정정 동작을 수행한다.
또한, 호스트 인터페이스(6324)는, 외부의 장치, 예컨대 호스트(6310)와 인터페이스 기능을 제공하며, 비휘발성 메모리 인터페이스(6326)는, 복수의 채널들을 통해 연결된 메모리장치(6340)와 인터페이스 기능을 제공한다.
아울러, 도 1에서 설명한 메모리 시스템(110)이 적용된 SSD(6300)는, 복수개가 적용되어 데이터 처리 시스템, 예컨대 RAID(Redundant Array of Independent Disks) 시스템을 구현할 수 있으며, 이때 RAID 시스템에는, 복수의 SSD(6300)들과, 복수의 SSD(6300)들을 제어하는 RAID 컨트롤러가 포함될 수 있다. 여기서, RAID 컨트롤러는, 호스트(6310)로부터 라이트 커맨드를 수신하여, 프로그램 동작을 수행할 경우, 라이트 커맨드에 해당하는 데이터를, 복수의 RAID 레벨들, 즉 복수의 SSD(6300)들에서 호스트(6310)로부터 수신된 라이트 커맨드의 RAID 레벨 정보에 상응하여, 적어도 하나의 메모리 시스템, 다시 말해 SSD(6300)을 선택한 후, 선택한 SSD(6300)로 출력할 수 있다. 또한, RAID 컨트롤러는, 호스트(6310)로부터 리드 커맨드를 수신하여 리드 동작을 수행할 경우, 복수의 RAID 레벨들, 즉 복수의 SSD(6300)들에서 호스트(6310)로부터 수신된 리드 커맨드의 RAID 레벨 정보에 상응하여, 적어도 하나의 메모리 시스템, 다시 말해 SSD(6300)을 선택한 후, 선택한 SSD(6300)로부터 데이터를 호스트(6310)로 제공할 수 있다.
도 12는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 12는 본 발명의 실시 예에 따른 메모리 시스템이 적용된 eMMC(embedded multimedia card)를 개략적으로 도시한 도면이다.
도 12를 참조하면, eMMC(6400)는, 적어도 하나의 낸드 플래시 메모리로 구현된 메모리장치(6440), 및 컨트롤러(6430)를 포함한다. 여기서, 컨트롤러(6430)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리컨트롤러(20)에 대응되며, 메모리장치(6440)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리장치(30)에 대응될 수 있다.
보다 구체적으로 설명하면, 컨트롤러(6430)는, 복수의 채널들을 통해, 메모리장치(2100)와 연결된다. 그리고, 컨트롤러(6430)는, 적어도 하나의 코어(6432), 호스트 인터페이스(6431), 및 메모리 인터페이스, 예컨대 낸드 인터페이스(6433)를 포함한다.
여기서, 코어(6432)는, eMMC(6400)의 전반적인 동작을 제어하며, 호스트 인터페이스(6431)는, 컨트롤러(6430)와 호스트(6410) 간의 인터페이스 기능을 제공하며, 낸드 인터페이스(6433)는, 메모리장치(6440)와 컨트롤러(6430) 간의 인터페이스 기능을 제공한다. 예컨대, 호스트 인터페이스(6431)는, 도 1에서 설명한 바와 같이, 병렬 인터페이스, 일 예로 MMC 인터페이스가 될 수 있으며, 아울러 직렬 인터페이스, 일 예로 UHS((Ultra High Speed)-Ⅰ/UHS-Ⅱ, UFS 인터페이스가 될 수 있다.
도 13 내지 도 16은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 13 내지 도 16은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 UFS(Universal Flash Storage)를 개략적으로 도시한 도면이다.
도 13 내지 도 16을 참조하면, 각각의 UFS 시스템들(6500,6600,6700,6800)은, 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830)을 각각 포함할 수 있다. 여기서, 각각의 호스트(6510,6610,6710,6810)은, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등의 어플리케이션 프로세서가 될 수 있으며, 또한 각각의 UFS 장치들(6520,6620,6720,6820)은, 임베디드 UFS(Embedded UFS) 장치들이 되고, 아울러 각각의 UFS 카드들(6530,6630,6730,6830)은, 외부 임베디드 UFS(External Embedded UFS) 장치 또는 리무벌 UFS 카드(Removable UFS Card)가 될 수 있다.
또한, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, 각각 UFS 프로토콜을 통해 외부의 장치들, 예컨대 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신할 수 있으며, UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830)은, 도 1에서 설명한 메모리 시스템(110)으로 구현될 수 있다. 예컨대, 각 UFS 시스템들(6500,6600,6700,6800)에서, UFS 장치들(6520,6620,6720,6820)은, 도 10 내지 도 12에서 설명한 데이터 처리 시스템(6200), SSD(6300), 또는 eMMC(6400) 형태로 구현될 수 있으며, UFS 카드들(6530,6630,6730,6830)은, 도 9에서 설명한 메모리 카드 시스템(6100) 형태로 구현될 수 있다.
아울러, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, UFS(Universal Flash Storage) 인터페이스, 예컨대 MIPI(Mobile Industry Processor Interface)에서의 MIPI M-PHY 및 MIPI UniPro(Unified Protocol)을 통해 통신을 수행할 수 있으며, 아울러 UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830) 간은, UFS 프로토콜이 아닌 다른 프로토콜을 통해 통신할 수 있으며, 예컨대 다양한 카드 프로토콜, 일 예로 UFDs, MMC, SD(secure digital), mini SD, Micro SD 등을 통해 통신할 수 있다.
그리고, 도 13에 도시한 UFS 시스템(6500)에서, 호스트(6510), UFS 장치(6520), 및 UFS 카드(6530)에는, UniPro이 각각 존재하며, 호스트(6510)는, UFS 장치(6520) 및 UFS 카드(6530)와 각각 통신을 수행하기 위해, 스위칭(switching) 동작을 수행하며, 특히 호스트(6510)는, UniPro에서의 링크 레이어(Link Layer) 스위칭, 예컨대 L3 스위칭을 통해, UFS 장치(6520)와 통신을 수행하거나 또는 UFS 카드(6530)와 통신을 수행한다. 이때, UFS 장치(6520)와 UFS 카드(6530) 간은, 호스트(6510)의 UniPro에서 링크 레이어 스위칭을 통해, 통신을 수행할 수도 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 호스트(6510)에 각각 하나의 UFS 장치(6520) 및 UFS 카드(6530)가 연결되는 것을 일 예로 하여 설명하였지만, 복수의 UFS 장치들과 UFS 카드들이, 호스트(6410)에 병렬 형태 또는 스타 형태로 연결될 수도 있으며, 또한 복수의 UFS 카드들이, UFS 장치(6520)에, 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있다.
또한, 도 14에 도시한 UFS 시스템(6600)에서, 호스트(6610), UFS 장치(6620), 및 UFS 카드(6630)에는, UniPro이 각각 존재하며, 스위칭 동작을 수행하는 스위칭 모듈(6640), 특히 UniPro에서의 링크 레이어 스위칭, 예컨대 L3 스위칭 동작을 수행하는 스위칭 모듈(6640)을 통해, 호스트(6610)는, UFS 장치(6620)와 통신을 수행하거나 또는 UFS 카드(6630)와 통신을 수행한다. 이때, UFS 장치(6520)와 UFS 카드(6530) 간은, 스위칭 모듈(6640)의 UniPro에서 링크 레이어 스위칭을 통해, 통신을 수행할 수도 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 스위칭 모듈(6640)에 각각 하나의 UFS 장치(6620) 및 UFS 카드(6630)가 연결되는 것을 일 예로 하여 설명하였지만, 복수의 UFS 장치들과 UFS 카드들이, 스위칭 모듈(6640)에 병렬 형태 또는 스타 형태로 연결될 수도 있으며, 또한 복수의 UFS 카드들이, UFS 장치(6620)에, 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있다.
아울러, 도 15에 도시한 UFS 시스템(6700)에서, 호스트(6710), UFS 장치(6720), 및 UFS 카드(6730)에는, UniPro이 각각 존재하며, 스위칭 동작을 수행하는 스위칭 모듈(6740), 특히 UniPro에서의 링크 레이어 스위칭, 예컨대 L3 스위칭 동작을 수행하는 스위칭 모듈(6740)을 통해, 호스트(6710)는, UFS 장치(6720)와 통신을 수행하거나 또는 UFS 카드(6730)와 통신을 수행한다. 이때, UFS 장치(6720)와 UFS 카드(6730) 간은, 스위칭 모듈(6740)의 UniPro에서 링크 레이어 스위칭을 통해, 통신을 수행할 수도 있으며, 스위칭 모듈(6740)은, UFS 장치(6720)의 내부 또는 외부에서 UFS 장치(6720)와 하나의 모듈로 구현될 수 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 스위칭 모듈(6740)에 각각 하나의 UFS 장치(6620) 및 UFS 카드(6630)가 연결되는 것을 일 예로 하여 설명하였지만, 스위칭 모듈(6740)과 UFS 장치(6720)가 각각 구현된 복수의 모듈들이, 호스트(6710)에 병렬 형태 또는 스타 형태로 연결되거나, 각각의 모듈들 간이 직렬 형태 또는 체인 형태로 연결될 수도 있으며, 또한 복수의 UFS 카드들이 스위칭 모듈(6740)에 병렬 형태 또는 스타 형태로 연결될 수도 있다.
그리고, 도 16에 도시한 UFS 시스템(6800)에서, 호스트(6810), UFS 장치(6820), 및 UFS 카드(6830)에는, M-PHY 및 UniPro이 각각 존재하며, UFS 장치(6820)는, 호스트(6810) 및 UFS 카드(6830)와 각각 통신을 수행하기 위해, 스위칭 동작을 수행하며, 특히 UFS 장치(6820)는, 호스트(6810)와의 통신을 위한 M-PHY 및 UniPro 모듈과, UFS 카드(6830)와의 통신을 위한 M-PHY 및 UniPro 모듈 간, 스위칭, 예컨대 타겟(Target) ID(identifier) 스위칭을 통해, 호스트(6810)와 통신을 수행하거나 또는 UFS 카드(6830)와 통신을 수행한다. 이때, 호스트(6810)와 UFS 카드(6530) 간은, UFS 장치(6820)의 M-PHY 및 UniPro 모듈 간 타겟 ID 스위칭을 통해, 통신을 수행할 수도 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 호스트(6810)에 하나의 UFS 장치(6820)가 연결되고, 또한 하나의 UFS 장치(6820)에 하나의 UFS 카드(6830)가 연결되는 것을 일 예로 하여 설명하였지만, 호스트(6810)에 복수의 UFS 장치들이 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있으며, 하나의 UFS 장치(6820)에 복수의 UFS 카드들이 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있다.
도 17은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 또 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 17은 본 발명에 따른 메모리 시스템이 적용된 사용자 시스템을 개략적으로 도시한 도면이다.
도 17을 참조하면, 사용자 시스템(6900)은, 애플리케이션 프로세서(6930), 메모리 모듈(6920), 네트워크 모듈(6940), 스토리지 모듈(6950), 및 사용자 인터페이스(6910)를 포함한다.
보다 구체적으로 설명하면, 애플리케이션 프로세서(6930)는, 사용자 시스템(6900)에 포함된 구성 요소들, 운영 시스템(OS: Operating System)을 구동시키며, 일 예로 사용자 시스템(6900)에 포함된 구성 요소들을 제어하는 컨트롤러들, 인터페이스들, 그래픽 엔진 등을 포함할 수 있다. 여기서, 애플리케이션 프로세서(6930)는 시스템-온-칩(SoC: System-on-Chip)으로 제공될 수 있다.
그리고, 메모리 모듈(6920)은, 사용자 시스템(6900)의 메인 메모리, 동작 메모리, 버퍼 메모리, 또는 캐시 메모리로 동작할 수 있다. 여기서, 메모리 모듈(6920)은, DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, LPDDR SDARM, LPDDR3 SDRAM, LPDDR3 SDRAM 등과 같은 휘발성 랜덤 액세스 메모리 또는 PRAM, ReRAM, MRAM, FRAM 등과 같은 비휘발성 랜덤 액세스 메모리를 포함할 수 있다. 예컨대, 애플리케이션 프로세서(6930) 및 메모리 모듈(6920)은, POP(Package on Package)를 기반으로 패키지화되어 실장될 수 있다.
또한, 네트워크 모듈(6940)은, 외부 장치들과 통신을 수행할 수 있다. 예를 들어, 네트워크 모듈(6940)은, 유선 통신을 지원할뿐만 아니라, CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, WI-DI 등과 같은 다양한 무선 통신을 지원함으로써, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신을 수행할 수 있으며, 그에 따라 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 유선/무선 전자 기기들에 적용될 수 있다. 여기서, 네트워크 모듈(6940)은, 애플리케이션 프로세서(6930)에 포함될 수 있다.
아울러, 스토리지 모듈(6950)은, 데이터를 저장, 예컨대 애플리케이션 프로세서(6930)로부터 수신한 데이터를 저장한 후, 스토리지 모듈(6950)에 저장된 데이터를 애플리케이션 프로세서(6930)로 전송할 수 있다. 여기서, 스토리지 모듈(6950)은, PRAM(Phasechange RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 비휘발성 메모리 등으로 구현될 수 있으며, 또한 사용자 시스템(6900)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다. 즉, 스토리지 모듈(6950)은, 도 1에서 설명한 메모리 시스템(110)에 대응될 수 있으며, 아울러 도 11 내지 도 16에서 설명한 SSD, eMMC, UFS로 구현될 수도 있다.
그리고, 사용자 인터페이스(6910)는, 애플리케이션 프로세서(6930)에 데이터 또는 명령어를 입력하거나 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예컨대, 사용자 인터페이스(6910)는, 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소자 등과 같은 사용자 입력 인터페이스들을 포함할 수 있으며, 아울러 LCD(Liquid Crystal Display), OLED(Organic Light Emitting Diode) 표시 장치, AMOLED(Active Matrix OLED) 표시 장치, LED, 스피커, 모터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
또한, 본 발명의 실시 예에 따라 도 1에서 설명한 메모리 시스템(110)이, 사용자 시스템(6900)의 모바일 전자 기기에 적용될 경우, 어플리케이션 프로세서(6930)는, 모바일 전자 기기의 전반적인 동작을 제어하며, 네트워크 모듈(6940)은, 통신 모듈로서, 전술한 바와 같이 외부 장치와의 유선/무선 통신을 제어한다. 아울러, 사용자 인터페이스(6910)는, 모바일 전자 기기의 디스플레이/터치 모듈로 어플리케이션 프로세서(6930)에서 처리된 데이터를 디스플레이하거나, 터치 패널로부터 데이터를 입력 받도록 지원한다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (17)

  1. 복수의 메모리 블록을 포함하는 메모리장치; 및
    상기 메모리장치를 제어하는 컨트롤러에 있어서,
    상기 컨트롤러는,
    제1서든파워오프가 발생하면, 제1리얼타임클럭값(Real Time Clock:RTC) 및 제2리얼타임클럭값을 이용하여 서든파워오프(SPO) 발생주기를 생성한 후, 상기 SPO발생주기와 임계값(threshold value: TH)을 비교하여 더미 페이지 생성 지연 여부를 판단하는 RTC관리부; 및
    상기 RTC관리부에서 상기 RTC관리부의 더미 페이지 생성 지연 여부에 따라, 메모리 블록에서 유효 페이지를 제외한 적어도 하나의 프리페이지 또는 불완전한 프로그램 페이지-프로그램되는 도중에 SPO에 의해 중단된 페이지-를 더미 페이지로 생성하는 더미페이지발생부
    를 포함하는 메모리 시스템.
  2. 제1항에 있어서,
    상기 제1RTC값은,
    서든파워오프가 발생할 때마다 서든파워오프 발생 시간을 이용하여 생성한 하나 이상의 리얼타임클럭값이 저장된 리스트 중에서 상기 제1서든파워오프 발생 이전에 생성된 서든파워오프 발생 시간을 나타내는 메모리 시스템.
  3. 제1항에 있어서,
    상기 RTC관리부는,
    상기 리스트로부터 상기 제1RTC값을 로드 여부를 판단에 따라 제1모드 또는 제2모드를 결정하는 제1RTC로드모듈
    을 포함하는 메모리 시스템.
  4. 제3항에 있어서,
    상기 제1RTC로드모듈은,
    상기 리스트에 제1RTC값이 존재하지 않아 로드할 수 없는 경우, 제1모드를 결정하고,
    반면에, 상기 리스트에 제1RTC값이 존재하여 상기 제1RTC값을 로드할 수 있는 경우 제2모드(Mode_2)를 결정하는 메모리 시스템.
  5. 제4항에 있어서,
    상기 제1모드로 결정된 경우,
    상기 메모리 시스템이 파워-온 상태가 되면, 호스트로부터 부팅 시각 정보를 전달받아, 상기 부팅 시각 정보를 이용하여 제1서든파워오프 발생 시각을 나타내는 제2RTC값을 생성하는 제2RTC 생성 모듈
    을 포함하는 메모리 시스템.
  6. 제4항에 있어서,
    상기 제2모드로 결정된 경우,
    상기 메모리 시스템이 파워-온 상태가 되면, 호스트로부터 부팅 시각 정보를 전달받아, 상기 부팅 시각 정보를 이용하여 제1서든파워오프 발생 시각을 나타내는 제2RTC값을 생성하는 제2RTC 생성 모듈;
    상기 제1RTC로드모듈을 통해 전달받은 제1RTC값 및 제2RTC 생성 모듈을 통해 생성된 제2RTC값의 차이를 통해 산출된 SPO발생 주기 및 임계값과 비교하여 제2서든파워오프 발생 가능성을 판별하는 비교모듈; 및
    상기 SPO발생 주기 및 임계값을 비교한 결과, 제1SPO발생주기가 임계값(TH)보다 작은 경우이면, 제2서든파워오프 발생 가능성이 높다고 판단하여 제1지연시간만큼 더미페이지 생성 시간을 지연시키는 시간지연모듈
    를 포함하는 메모리 시스템.
  7. 제6항에 있어서,
    상기 비교모듈에서, 상기 SPO발생 주기 및 임계값을 비교한 결과, 제1SPO발생주기가 임계값(TH)보다 큰 경우이면, 상기 더미 페이지 발생부를 통해 더미페이지를 생성하는 메모리 시스템.
  8. 복수의 메모리 블록을 포함하는 메모리장치 및 상기 메모리장치를 제어하는 컨트롤러를 포함하는 메모리 시스템 동작 방법에 있어서,
    제1서든파워오프가 발생하면, 제1리얼타임클럭값(Real Time Clock:RTC) 및 제2리얼타임클럭값을 이용하여 서든파워오프(SPO) 발생주기를 생성한 후, 상기 SPO발생주기와 임계값(threshold value: TH)을 비교하여 더미 페이지 생성 지연 여부를 판단하는 단계; 및
    상기 더미 페이지 생성 지연 여부 판단에 따라, 메모리 블록에서 유효 페이지를 제외한 적어도 하나의 프리페이지 또는 불완전한 프로그램 페이지-프로그램되는 도중에 SPO에 의해 중단된 페이지-를 더미 페이지로 생성하는 단계
    를 포함하는 메모리 시스템 동작 방법.
  9. 제8항에 있어서,
    상기 제1RTC값은,
    서든파워오프가 발생할 때마다 서든파워오프 발생 시간을 이용하여 생성한 하나 이상의 리얼타임클럭값이 저장된 리스트 중에서 상기 제1서든파워오프 발생 이전에 생성된 서든파워오프 발생 시간을 나타내는 메모리 시스템 동작 방법.
  10. 제8항에 있어서,
    상기 리스트로부터 상기 제1RTC값 로드 여부를 판단에 따라 제1모드 또는 제2모드를 결정하는 메모리 시스템 동작 방법.
  11. 제10항에 있어서,
    상기 제1모드는,
    상기 리스트에 제1RTC값이 존재하지 않아 로드할 수 없는 경우를 나타내는 메모리 시스템 동작 방법
  12. 제11항에 있어서,
    상기 제1모드는,
    상기 메모리 시스템이 파워-온 상태가 되면, 상기 호스트로부터 부팅 시각 정보를 전달받아, 상기 부팅 시각 정보를 이용하여 제1서든파워오프 발생 시각을 나타내는 제2RTC값을 생성하는 메모리 시스템 동작 방법.
  13. 제10항에 있어서,
    상기 제2모드는,
    상기 리스트에 제1RTC값이 존재하여 상기 제1RTC값을 로드할 수 있는 경우를 나타내는 메모리 시스템 동작 방법.
  14. 제13항에 있어서,
    상기 제2모드는,
    상기 메모리 시스템이 파워-온 상태가 되면, 상기 호스트로부터 부팅 시각 정보를 전달받아, 상기 부팅 시각 정보를 이용하여 제1서든파워오프 발생 시각을 나타내는 제2RTC값을 생성하는 단계;
    상기 제1RTC로드모듈을 통해 전달받은 제1RTC값 및 제2RTC 생성 모듈을 통해 생성된 제2RTC값의 차이를 통해 산출된 SPO발생 주기 및 임계값과 비교하여 제2서든파워오프 발생 가능성을 판별하는 단계; 및
    상기 SPO발생 주기 및 임계값을 비교한 결과, 제1SPO발생주기가 임계값(TH)보다 작은 경우이면, 제2서든파워오프 발생 가능성이 높다고 판단하여 제1지연시간만큼 더미페이지 생성 시간을 지연시키는 단계
    를 포함하는 메모리 시스템 동작 방법.
  15. 제14항에 있어서,
    상기 SPO발생 주기 및 임계값을 비교한 결과, 제1SPO발생주기가 임계값(TH)보다 큰 경우이면, 상기 컨트롤러는 적어도 하나의 페이지를 더미데이터로 프로그램하는 더미 프로그램 동작을 수행하여 더미페이지를 생성하는 메모리 시스템 동작 방법.
  16. 적어도 하나의 프로세서 및 프로그램 명령을 포함하는 적어도 하나의 저장 장치를 포함하는 메모리 시스템에 있어서,
    상기 적어도 하나의 저장 장치 및 상기 프로그램 명령은 상기 적어도 하나의 프로세서와 함께 상기 메모리 시스템이
    제1서든파워오프가 발생하면, 제1리얼타임클럭값(Real Time Clock:RTC) 및 제2리얼타임클럭값을 이용하여 서든파워오프(SPO) 발생주기를 생성한 후, 상기 SPO발생주기와 임계값(threshold value: TH)을 비교하고,
    상기 SPO발생 주기 및 임계값을 비교한 결과, 제1SPO발생주기가 임계값(TH)보다 작은 경우이면, 제2서든파워오프 발생 가능성이 높다고 판단하여 제1지연시간만큼 더미페이지 생성 시간을 지연시키며,
    제1지연시간이 경과된 후에, 메모리 블록에서 유효 페이지를 제외한 적어도 하나의 프리페이지 또는 불완전한 프로그램 페이지-프로그램되는 도중에 SPO에 의해 중단된 페이지-를 더미 페이지로 생성하는 것을 특징으로 하는 메모리 시스템.
  17. 제16항에 있어서.
    상기 SPO발생 주기 및 임계값을 비교한 결과, 제1SPO발생주기가 임계값보다 큰 경우이면, 상기 컨트롤러는 더미페이지 생성 시간을 지연시키지 않고, 상기 메모리 블록에서 유효 페이지를 제외한 적어도 하나의 프리페이지 또는 불완전한 프로그램 페이지-프로그램되는 도중에 SPO에 의해 중단된 페이지-를 더미페이지로 생성하는 메모리 시스템.
KR1020180130651A 2018-10-30 2018-10-30 메모리 시스템 및 메모리 시스템의 동작방법 KR102590886B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180130651A KR102590886B1 (ko) 2018-10-30 2018-10-30 메모리 시스템 및 메모리 시스템의 동작방법
US16/435,686 US10908843B2 (en) 2018-10-30 2019-06-10 Memory system for managing free pages based on real time clock and operating method thereof
CN201910909881.1A CN111124035B (zh) 2018-10-30 2019-09-25 基于实时时钟管理空闲页面的存储器系统及其操作方法
DE102019127142.8A DE102019127142A1 (de) 2018-10-30 2019-10-09 Speichersystem zum verwalten freier seiten auf basis einer echtzeituhr und betriebsverfahren dafür

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180130651A KR102590886B1 (ko) 2018-10-30 2018-10-30 메모리 시스템 및 메모리 시스템의 동작방법

Publications (2)

Publication Number Publication Date
KR20200048499A true KR20200048499A (ko) 2020-05-08
KR102590886B1 KR102590886B1 (ko) 2023-10-19

Family

ID=70328326

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180130651A KR102590886B1 (ko) 2018-10-30 2018-10-30 메모리 시스템 및 메모리 시스템의 동작방법

Country Status (4)

Country Link
US (1) US10908843B2 (ko)
KR (1) KR102590886B1 (ko)
CN (1) CN111124035B (ko)
DE (1) DE102019127142A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11586370B2 (en) 2020-10-22 2023-02-21 SK Hynix Inc. Memory controller and method of operating the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130015643A (ko) * 2011-08-04 2013-02-14 삼성전자주식회사 메모리 컨트롤러의 동작 방법, 및 상기 메모리 컨트롤러를 포함하는 메모리 시스템
KR20150039000A (ko) * 2013-10-01 2015-04-09 삼성전자주식회사 저장 장치 및 그것의 프로그램 방법
KR20150130638A (ko) * 2014-05-13 2015-11-24 삼성전자주식회사 불휘발성 메모리 장치, 그것을 포함하는 저장 장치 및 그것의 동작 방법
KR20160007258A (ko) * 2014-07-11 2016-01-20 삼성전자주식회사 전원 제어 방법 및 이를 지원하는 전자장치
KR20170091389A (ko) * 2016-02-01 2017-08-09 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9081665B2 (en) * 2012-02-02 2015-07-14 OCZ Storage Solutions Inc. Apparatus, methods and architecture to increase write performance and endurance of non-volatile solid state memory components
KR102197070B1 (ko) * 2014-04-14 2020-12-30 삼성전자 주식회사 메모리 장치, 메모리 시스템 및 메모리 장치의 동작 방법
KR102285994B1 (ko) * 2014-05-13 2021-08-06 삼성전자주식회사 불휘발성 메모리 시스템 및 메모리 컨트롤러의 동작 방법
KR102435026B1 (ko) * 2015-12-15 2022-08-22 삼성전자주식회사 저장 장치의 동작 방법
KR20180031853A (ko) * 2016-09-19 2018-03-29 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180130651A (ko) 2017-05-30 2018-12-10 구명화 Tv 오픈형 거실 책 장식장
KR102430798B1 (ko) 2018-01-11 2022-08-10 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130015643A (ko) * 2011-08-04 2013-02-14 삼성전자주식회사 메모리 컨트롤러의 동작 방법, 및 상기 메모리 컨트롤러를 포함하는 메모리 시스템
KR20150039000A (ko) * 2013-10-01 2015-04-09 삼성전자주식회사 저장 장치 및 그것의 프로그램 방법
KR20150130638A (ko) * 2014-05-13 2015-11-24 삼성전자주식회사 불휘발성 메모리 장치, 그것을 포함하는 저장 장치 및 그것의 동작 방법
KR20160007258A (ko) * 2014-07-11 2016-01-20 삼성전자주식회사 전원 제어 방법 및 이를 지원하는 전자장치
KR20170091389A (ko) * 2016-02-01 2017-08-09 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11586370B2 (en) 2020-10-22 2023-02-21 SK Hynix Inc. Memory controller and method of operating the same

Also Published As

Publication number Publication date
CN111124035B (zh) 2023-03-10
CN111124035A (zh) 2020-05-08
US20200133573A1 (en) 2020-04-30
DE102019127142A1 (de) 2020-04-30
US10908843B2 (en) 2021-02-02
KR102590886B1 (ko) 2023-10-19

Similar Documents

Publication Publication Date Title
US10073651B2 (en) Memory system with power-off detection and recovery mechanism
US20200210309A1 (en) Controller and operation method thereof
US10108369B2 (en) Memory system and operating method thereof
US10929236B2 (en) Memory system, method of operating the same, and data processing system including the same
US20180182452A1 (en) Memory system and operating method of memory system
US20180074718A1 (en) Memory system and method for operating the same
KR20190009573A (ko) 컨트롤러 및 컨트롤러의 동작방법
US20200117374A1 (en) Memory system and method for operating the same
US20210011843A1 (en) Memory system and operation method thereof
KR102558901B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR102371264B1 (ko) 메모리 시스템
KR20190016191A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR102511341B1 (ko) 메모리 장치, 메모리 컨트롤러 및 이들을 포함하는 메모리 시스템과, 이들의 동작 방법
KR20200019444A (ko) 데이터 처리 시스템 및 데이터 처리 시스템의 동작 방법
KR20190085647A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
US20230068089A1 (en) Memory system and operation method thereof
US10235046B2 (en) Memory system and operating method thereof
US11403012B2 (en) Memory system capable of saving power consumption and operation method thereof
KR20180101760A (ko) 저장 장치, 데이터 처리 시스템 및 이의 동작 방법
US11042317B2 (en) Memory system for reducing fragmentation based on sequential index and operating method thereof
US10877690B2 (en) Memory system sharing capacity information with host and operating method thereof
KR20190073824A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR102590886B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법
CN111309518B (zh) 存储器系统和存储器系统的操作方法
KR20190007665A (ko) 컨트롤러 및 컨트롤러의 동작방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right