JP2000066776A - システムのサブ回路の電力消費を制御する方法 - Google Patents
システムのサブ回路の電力消費を制御する方法Info
- Publication number
- JP2000066776A JP2000066776A JP11220368A JP22036899A JP2000066776A JP 2000066776 A JP2000066776 A JP 2000066776A JP 11220368 A JP11220368 A JP 11220368A JP 22036899 A JP22036899 A JP 22036899A JP 2000066776 A JP2000066776 A JP 2000066776A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- frequency
- processor
- power supply
- task
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/329—Power saving characterised by the action undertaken by task scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
- G06F9/505—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering the load
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5094—Allocation of resources, e.g. of the central processing unit [CPU] where the allocation takes into account power or heat criteria
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Power Sources (AREA)
- Microcomputers (AREA)
Abstract
つ消費電力を最少にするような方法および回路を提供す
る。 【解決手段】 本発明のシステムのサブ回路の電力消費
を制御する方法は、(A)割り当てられたタスクを実行
するために割り当てられた時間を確認するステップと、
(B)前記の割り当てられた時間内で割り当てられたタ
スクを完全に実行するために、サブ回路が動作しなけれ
ばならない周波数以上の最低周波数を決定するステップ
と、(C)前記サブ回路の特性に基づいて、前記決定さ
れた周波数でサブ回路の適正な動作を確認するために、
前記サブ回路に加わる電源電圧を最低のレベルに設定す
るステップとからなることを特徴とする。
Description
特に電子回路内の電力消費を制御する方法と回路に関す
る。
速度要件を満足するよう設計されている。ルーセントテ
クノロジー社の0.35μm3.3VCOMS技術にお
いては、「最悪状態での遅い速度」速度は、125℃の
温度で2.7Vのチップ供給電圧Vddで規定されてい
る。チップの最悪の場合の電力消費は、3.6Vの最大
電源電圧で決められている。「最悪状態での遅い速度」
と「公称状態での速度」と「最悪状態での速い速度」に
おけるチップ性能の差は、図1に示す通りであり、同図
においては、25段のリング発振器の周波数は異なる電
源電圧とプロセスの状態で示されている。
悪状態での遅い速度」(worst caseslow =WCS)と
「最悪状態での速い速度」(worst case fast =WC
F)との間の速度差は2.2倍もある。同図に示したグ
ラフからは、チップが「最悪の場合の遅い速度」のとき
でも140MHzで2.1Vの電源電圧で動作するよう
設計されている場合には、電源電圧が2.1Vに落ちた
場合でも製造されたチップの特性は140MHzで動作
し続けるような公称規格を有している。
対しては一次で、電源電圧に対しては4次で増加する。
そのため電源電圧を低減すると電力消費を大幅に低減で
きることになる。例えば公称動作電圧を3.3Vから
2.1Vに落とすことにより、140MHzのチップの
公称電力消費は、回路構成を変えることなく60%低減
するができる。このことは、公称仕様の特性からのチッ
プの仕様変動を測定し、この測定結果に基づいて電源電
圧を修正できることを仮定している。
ブルdc−dcコンバータが用いられている。今日の最
も効率的なアプローチは、バックコンバータ回路(buck
converter circuit)である。この回路は当業者に公知
である。
作温度が変動したりプロセスの場所が変わっても高性能
を達成する技術としてインテルのペンティアム製品群に
導入されている。これは米国特許第5,440,520
号に開示されている。このアプローチは、オンチップの
温度センサーと、その関連処理回路を用いて特定の電源
電圧を提供するためのオフチップである電源への規約
(情報の転送)の問題を生じさせている。
階で各デバイス内にハードで組み込まれている(hard-c
oded)。このアプローチは、公称の製造処理からの変動
を決定するために、各チップをテストする必要があり、
コストがかかる。数社のメーカーが、ペンティアムと互
換性のあるdc−dcコンバータ回路を製造しており、
これは“Powering the Big Microprocessors", by B. T
ravis, EDN, August 15, pp. 31-44, 1997に開示されて
いる。
oller circuit) をチップ上に集積することに興味が持
たれている。唯一のオフチップ素子は、バックコンバー
タ内に用いられるインダクタ(通常約10μH)とキャ
パシタ(通常約30μF)である。80%の以上の効率
が、指定された電源と負荷電流の範囲において一般的に
達成されている。これに関しては、“A High-Efficienc
y Variable Voltage CMOS Dynamic dc-dc Switching Re
gulator," by W. Namgoong, M. Yu, and T. Meng, Proc
eedings ISSCC97 pp. 380-381, February, 1997 を参照
のこと。
計算するために、オンチップ電圧変更技術を実験してい
る。これに関しては、“Variable Supply-Voltage Sche
me for Low Power High-Speed COMS Digital Design,"
by T. Kuroda et al, CICC97Conference Proceedings,
and JSSC Issue of CISS97, May, 1998を参照のこと。
前掲の論文は、回路の速度は電源電圧が低下した場合で
もしきい値電圧を変えることにより維持できる(あるい
は少なくともスピードの低下を最少にできる)ことを示
している。しきい値電圧を調整することは、基板のバイ
アス電圧を変更することによりオンチップ上で達成でき
る。これらの技術は、しきい値電圧の増加と共にリーク
電流が大きくなりすぎないようにする必要がある。
源電圧の予測しない変動をなくすことによりおよびプロ
セスと動作温度の変動を考慮に入れることにより性能を
改善できることが知られている。
的は、動作条件および動作温度の変動を補償できかつ消
費電力を最少にするような方法および回路を提供するこ
とである。
プロセッサチップの性能の改善は、電力消費を最少にす
るために、チップの動作電圧を制御し、かつチップの処
理負荷をダイナミックに制御することにより、オン/オ
フの制御よりもより大幅に達成できる。マルチチッププ
ロセッサ内のコントローラは、チップ内の処理負荷を等
しくするために、個々のプロセッサにタスクを割り当
て、その後このコントローラがチップ上のクロック周波
数を低下させ、適正な動作および電源電圧を最終的に低
減しながらチップ上のクロック周波数をできるだけ低い
レベルに低下させる。さらに本発明は、マルチプロセッ
サチップ内の個々の処理素子内の電源電圧を制御し、か
つマルチプロセッサチップが動作するシステム内の他の
素子の電源電圧を制御することにより電力消費が改善さ
れる。
ブロック図である。このマルチプロセッサチップは、処
理用素子(PE:processing element)100,10
1,102,103,104を有し、各処理用素子(P
E)は、中央演算処理装置(CPU)とローカルキャッ
シュメモリ(図示せず)とを有する。リアルタイムのオ
ペレーティングシステム(OS)が処理用素子(PE)
100内にあり、多くのデジタル信号処理用の種々のア
プリケーションの中から他の処理用素子にタスクを割り
当てている。
しある時間で実行されるアプリケーションに依存してい
る。例えばマルチメディアのブロードバンドアクセスシ
ステム用のセットトップボックス(set-top-box) は、
HDTV信号を受信する必要がある。また同時にコンピ
ュータからインターネットへデータを転送し、遠隔地に
ある制御ハンドセットからのボタンによるリクエストに
応答している。何時間にも亘ってこのアプリケーション
のダイナミックな合成物は、システム上に異なる負荷要
件を課している。
利用可能なプロセッサの全ては、システムが遭遇する最
大の負荷を満足する際には、最高速度で動作する必要が
ある。あるときにはマルチプロセッサチップの電力消費
は、最大レベルにある。しかし、負荷要件が低下すると
システムは電力消費を下げなければならない。通常、コ
ンピュータはユーザがキーを押すのを待つために、その
時間の99%を費やしている。これは平均電力消費を画
期的に低減させる大きな機会である。システムがその性
能を落とすような特定のアプローチによって、現実の電
力削減に大きな影響を与えることができる。
される必要のあるアプリケーションは、処理用素子(P
E)100上で実行されるリアルタイムオペレーティン
グシステム(real time operating system=RTOS)
の制御下でN個の処理用素子(PE)100にマッピン
グされる。各タスクに対し実行される必要のあるインス
トラクションの数は分かっており、オペレーティングシ
ステムに利用可能なようになされ、オペレーティングシ
ステム内のスケジューラが、この情報を用いて計算をバ
ランスさせるために利用可能なプロセッサにタスクを割
り当てる最適の方法を決定している。当然のことなが
ら、中間的な目標は並行処理(parallelism) を最適に
最大化することであり、全ての処理用素子(PE)10
0の中において、図2のシステムに現れる負荷を均等に
分配することである。
が、N個の同時のタスクストリームに分割されると、各
処理用素子(PE)の負荷は軽くなる。これにより処理
用素子(PE)のクロック周波数が低減し、タスクの分
割が完全に行われると、図2のシステムのクロック周波
数は1/Nに低減する。上記したように周波数を低減す
ることにより、必要な電源電圧を低下させ、そしてこの
電源電圧を低下させることがシステムの電力消費をまた
(4次で)低下させる。
されるあるアプリケーションは、140MHzの処理用
素子(PE)の動作を必要とする場合には、図1から分
かるように処理用素子(PE)は約2.7Vの電源で動
作しなければならない。アプリケーションが2個の同時
のタスクに分割され、2.7Vの電源で140MHzで
動作するよう設計されている2個の処理用素子(PE)
に割り当てられた場合には、この処理用素子(PE)は
70MHzで動作し、その電源電圧は1.8Vでよい。
動作電圧がこのように低下すると、電力の削減は55%
となる。アプリケーションが完全に2つの等しい負荷タ
スクストリームに完全に分割されると、そのために55
%が2個のPEに対する達成可能な最大の電力削減量で
ある。
用いられ、動作周波数が70MHzに低減した場合に
は、ここに示された低減は、140MHzで動作するあ
たかも1個の処理用素子(PE)が存在するかの如くタ
スクを実行することが望ましいということが仮定されて
いる。即ちこの仮定とは、チップに割り当てられたタス
クが終了しなければならないある時点が存在するという
ことである。実際にはタスクが終了しなければならない
特定の要件は存在しない。タスクが終了しなければなら
ないときの要件は、チップの最高の動作周波数には関連
していない。
E)は140MHzで動作するものとする)は、その基
本周波数は160MHzであるシステムに採用されてい
る。このような構成においては、タスクをチップの2つ
の処理用素子(PE)に分割し、各処理用素子(PE)
が80MHzで動作することは好ましいが、その理由は
チップの入力と出力の関数をシステム内の他の素子に同
期させることが容易だからである。かくしてある意味に
おいては、それは制御を行っている割り当てられたタス
クの集合体に対する予測完了時間であり、チップがサポ
ートできる最大周波数の低減は実行されるタスクの分割
により制御される。
システムは必要な完了時間を確認し、できるだけ等しく
タスクの集合体を(必要とされる処理時間の観点から)
分割し、実行する多くの時間を必要とするタスクで処理
用素子(PE)を考慮し、最大負荷の処理用素子(P
E)がその割り当てられたタスクを必要とされる完了時
間内に実行することを確実にするために、クロック周波
数を調整することが必要である。かくして、周波数が一
旦決定されると、最少の電源電圧が決定される。電源電
圧の決定は、図1に示した表に対する基準により、ある
いは手元のマルチプロセッサの実際の性能を評価するこ
とにより行われる。
は、温度変動と処理変動を追跡することによりさらに電
源電圧を低減することができる。例えばチップが公称特
性を有する場合には、図1の線20に沿って動作するこ
とができ、これは70MHzで動作しているときのわず
か1.5Vの電源を必要とするだけである。
波数クロックが適宜乗算された入力基準クロック(ライ
ン101)を用いて高切替単位(例えば5MHz)の増
分量で変更可能な位相ロックループ周波数合成回路11
0を介して生成される。2つのクロックが、位相ロック
ループ周波数合成回路110(2つの合成回路を必要と
する)により生成される。これらはClkクロックとC
lk−Lクロックであり、Clkが増分しているときに
は、Clk−LはClkよりも1周波数ステップだけ低
い。例えば、5MHzの切替単位の位相ロックループ周
波数合成回路110においては、Clkが75MHzか
ら80MHzに増分するときは、Clk−Lの値は75
MHzに設定される。
られ、Clkは校正(calibration)回路120に加えら
れ、この校正回路120が電源電圧指示を与える。この
電源電圧指示は、dc−dcコンバータ130に与えら
れ、このdc−dcコンバータ130にL−C回路14
0が接続されている。dc−dcコンバータ130とL
−C回路140の合成回路が電源電圧Vdd−local を生
成し、これが校正回路120にライン102を介して加
えられる。このVdd−local 電源電圧は、また全ての処
理用素子(PE)にも与えられる(但し、オペレーティ
ングシステム処理用素子(PE)100を除く)。
ラグ(遅れ)を有する理由は、より高い周波数を受け入
れるために電源電圧を上げる前に、処理用素子(PE)
に加えられるクロック周波数は増加してはならないから
である。さもないと処理用素子(PE)は適正な動作を
することができない。校正回路120はライン102上
のレベルを観測して、それが処理用素子(PE)100
〜104が適正に動作できるのに必要な電圧に対応して
いるか否かを決定し、また同時にライン102上の信号
がL−C回路140の出力でのリンギングが発生した場
合はいつでも、ライン102上の信号が安定するまで待
機する。
処理用素子(PE)100に与え、電源電圧が安定した
ことをオペレーティングシステムに通知する。電圧が安
定し、Clkが必要な周波数に到達したときには、オペ
レーティングシステムはClk−LをClkに設定し、
その後どの処理用素子(PE)が収納できるように設定
されたかに応答するために処理用素子(PE)上へのタ
スクの割り当てを変更する。
ロセッサ上の負荷が増加したときのClk,Clk−
L,Vdd−local の増加状態と、マルチプロセッサ上の
負荷が減少したときのClk,Clk−L,Vdd−loca
l が減少したときのタイミング図を示す。具体的に説明
すると、同図は70MHzで1.8Vの電源電圧で動作
するシステムを示し、そして負荷が3段階で140MH
zに増加した状態を示す。
圧プロットで示すように新たなタスクが実行されるため
にイネーブルされる。図3にしたがってその後のある時
間においては、タスクが完了するとマルチプロセッサ上
の負荷を減少させる。この負荷が減少したことにより、
クロック周波数は100MHzにまで低下し、電源電圧
は2.1Vまで低下する。これは電源電圧が減少しなが
ら処理用素子(PE)が適正に動作することを行わせる
ために、Clkに先行するClk−Lでこの場合2回の
ステップで行われる。
つを用いて、回路があるクロック周波数で動作するのに
必要な電圧を決定する。そのうちの1つの技術は、前掲
のKuroda著の文献に記載されている。処理用素子(P
E)(101〜104)の各々が処理用素子(PE)の
最終速度を制御するようなクリティカルパスを有するこ
とが認識されると、校正回路120は処理用素子(P
E)回路のクリティカルパスを含む処理用素子(PE)
回路の一部の2つのコピーを用いる。2つのコピーの内
1つは、若干遅くなるよう意図的に設計されたものであ
る。
lkでかつライン102のVdd−local の電源電圧から
動作して、その電圧が校正回路120内で調整され、一
方周波数Clkでの動作は、若干遅い処理用素子(P
E)は適正に動作することはできないが、他の処理用素
子(PE)は適正に動作できるようになる。これにより
処理用素子(PE)は、それらが故障するかも知れない
ポイントよりもわずかに上の電源電圧から動作する。校
正回路120内の2本のクリティカルパスのコピーは、
処理用素子(PE)101〜104と同じような温度変
動を受けるので、Vdd−local の電源電圧は、温度変動
および異なる動作周波数仕様に適宜追従する。
ムを用いてシステム負荷の変動に反応する。より多くの
タスクが「実行すべき」リスト内に入ると処理用素子
(PE)100のオペレーティングシステムは、つけ加
えられた計算要件のバンランスをとりる正しい方法で計
算しそのタスクをプロセッサに分ける。その後必要な動
作周波数を計算する。
に、システム内に漸次プログラムされている。これによ
りVdd−local の電源電圧と起こり得る回路故障上の過
剰なノイズを阻止している。例えば、システムが50M
Hzで動作して、75MHzで動作する必要がある場合
には、クロック周波数は5MHzのような遅い速度でゆ
っくりと増加する。さらにまた上記したように、Vdd−
local の電源電圧が処理用素子(PE)を動作させるク
ロック周波数の増加に先立って増加すると、そして増加
した処理機能が必要とされる場合には、クロックは減少
した処理機能が十分満足するまで電源電圧の減少に先だ
って減少する。
なる前のしばらくの間は低下するだけであるが、その時
点においてオペレーティングシステムは、不必要な処理
用素子(PE)を「シャットダウン」するためのゲート
クロック技術を採用する。当然のことながら電源電圧V
dd−local は負荷の関数として変動するという事実によ
り、処理用素子(PE)101〜104と処理用素子
(PE)100の間のインタフェース(およびマルチプ
ロセッサチップと「外側世界」との間のインタフェー
ス)の必要性を示す。このことは従来のレベルコンバー
タ150によって達成される。これは処理用素子(P
E)101〜104の電圧レベルと処理用素子(PE)
100の電圧レベルの間を基本的に変換する。
動作周波数を追跡するために電源電圧を調整するという
概念は、各処理用素子(PE)がそれ自身の電源電圧を
有するように拡張することができる。ある種のアプリケ
ーションにおいては、このアプローチの利点は明かであ
るが、特に全ての処理用素子(PE)に計算負荷が等し
く分散されるようなときにはチップ毎の電圧変更が最も
効率的であるということを理解したときには最も明かと
なる。
ては、同時に等しく分担された負荷の片に分割すること
ができないようなタスクに遭遇したとき、マルチプロセ
ッサ内のある処理用素子(PE)は、より高い動作周波
数およびより高い動作電圧を必要とするようなタスクに
遭遇することがある。この場合、マルチプロセッサチッ
プ全体の周波数と電圧を上げる必要がある。
別々の電源を用いることはオペレーティングシステムが
独立にプログラムを最低の動作周波数にさせ、各処理用
素子(PE)に対し最低の電源電圧にすることによりこ
の制限を解決できる。このような構成例を図4に示す。
図4の各処理用素子(PE)は、処理用素子(PE)1
00の機能を実行する(ただし処理用素子(PE)間で
タスクを分割しない場合を除いて)独立のコントローラ
を必要とする。
1個のコントローラ200で実現され、これは他の処理
素子を含む集積回路の別の処理素子でもよい。各処理素
子は、校正回路120と、dc−dcコンバータ130
と,L−C回路140のような電圧変換回路とを必要と
する。コントローラ200が処理用素子(PE)間で図
4のマルチプロセッサチップに対しタスクを割り当て
る。
数が、マルチプロセッサチップが採用されているシステ
ム内で互いに他の素子とは異なる場合には、同期の問題
を解決しなければならない。即ち、同期系が異なる周波
数で動作する処理用素子(PE)間(または他のシステ
ム素子)間でのデータを通信するのに必要な場合には、
同期化システムを採用しなければならない。
の集合体が、所定の時間に完了するように周波数を調整
することが可能である。このような場合、マルチプロセ
ッサが採用されているシステム内で、マルチプロセッサ
対他の素子の同期の問題は最少となる。しかし、このこ
とはマルチプロセッサチップの処理用素子(PE)間で
のデータを交換する際は同期化の問題が依然として残
る。
4の装置内の各処理用素子(PE)は、レベルコンバー
タ150,非同期通信ネットワーク160を含む装置に
接続されている。レベルコンバータ150は処理用素子
(PE)の可変電圧スイングを固定レベルのスイングに
変換し、非同期通信ネットワーク160は異なるクロッ
ク領域の問題を解決する。
他のシステム構成にも拡張可能である。これには異なる
周波数と動作電圧で動作する複数の別々のプロセッサ素
子およびプロセッサ素子として通常は見なされないよう
な素子を具備するシステムを含む。例えば、高速メモリ
内にパソコンの異なるアプリケーション用のプログラム
構造とデータを維持することは現在一般的に用いられて
いる手法である。
と、より多くの情報がこの高速メモリ内に記録され、そ
れはメモリが満杯になるまで行われる。その後新たなア
プリケーションが読み出されると、高速メモリ内の情報
の一部は廃棄され、別の情報がより遅いハードディスク
内に記憶され、この開放されたメモリに新たなアプリケ
ーションが入れられる。高速メモリ内に記憶されている
メモリは、新たなアプリケーションが読み出される前に
は、古くアクセスされる可能性が低いと予測されてい
る。
ゆっくりと開放される(保持されるのに必要なデータの
一部を記憶している)。即ち、より低いクロック周波数
が高速メモリとハードディスクと共にそれに対応して低
い電源電圧が適用される、その結果ハードディスクの操
作と高速メモリの操作の両方において全体的な電力削減
が可能となる。
いては、マルチプロセッサチップ内の全ての処理用素子
(PE)は、1個の制御された電源電圧で駆動されてい
る。上記の他の実施例においては、マルチプロセッサチ
ップ内の各処理用素子(PE)は、それ自身の個々に制
御された電源電圧により駆動される。しかし、この中間
が存在する、即ちマルチプロセッサチップの処理用素子
(PE)は、グループに分割され各グループの処理用素
子(PE)はそれ自身の制御された電源電圧で動作する
よう構成することもできる。他の例を引用すると、図2
の実施例は最低の電源電圧を確立するためにほとんど同
一の2個のクリティカルパスの回路を採用している。別
の構成例としては、電圧は図1に示したのとは異なる予
め設定された周波数−電圧の関係にしたがって設定する
こともできる。
用素子(PE)100と他の処理用素子(PE)との間
に配置することができるが、これは処理用素子(PE)
100がVddで動作しないからである。処理用素子(P
E)100はまたVdd−local で動作しないこともあ
り、この場合レベルコンバータが処理用素子(PE)1
00と相互作用する図2の回路の入力/出力ポート間に
配置される。
子を有する必要はない。集積回路内で完全に製造される
ような回路設計も存在する。
は、図3の電圧と周波数の2段階の適用をやめるような
変形例も実現可能である。
源電圧と最大動作周波数との関係を示すグラフ
ルチプロセッサチップのブロック図
素子に加えられるクロックClk−Lと処理素子に加え
られる電源電圧Vdd−local の間の関係を示すグラフ
るマルチプロセッサチップのブロック図
(PE) 110 位相ロックループ周波数合成回路 120 校正回路 130 dc−dcコンバータ 140 L−C回路 150 レベルシフタ 160 非同期通信ネットワーク
Claims (46)
- 【請求項1】 (A)割り当てられたタスクを実行する
ために割り当てられた時間を確認するステップと、 (B)前記の割り当てられた時間内で割り当てられたタ
スクを完全に実行するために、サブ回路が動作しなけれ
ばならない周波数以上の最低周波数を決定するステップ
と、 (C)前記サブ回路の特性に基づいて、前記決定された
周波数でサブ回路の適正な動作を確認するために、前記
サブ回路に加わる電源電圧を最低のレベルに設定するス
テップとからなることを特徴とするシステムのサブ回路
の電力消費を制御する方法。 - 【請求項2】 (D)前記サブ回路が動作すべき周波数
が、前記所定の周波数に設定され、前記電圧が設定され
た後、前記タスクを実行するステップをさらに有するこ
とを特徴とする請求項1記載の方法。 - 【請求項3】 マルチプロセッササブ回路内で実行さ
れ、前記割り当てられたタスクは複数のサブタスクを含
み、 (E)前記マルチプロセッササブ回路の複数のプロセッ
サに前記サブタスクを割り当てるステップと、 をさらに有し、 その結果前記プロセッサの中の1つが、他のプロセッサ
のサブタスクの処理負荷に比較して最大の処理負荷を実
行し、 前記(E)のステップは、前記(B)のステップの前に
実行され、 前記(B)のステップは、割り当てられた時間内に割り
当てられたサブタスクの処理を完全に実行すために、前
記最大のサブタスクの負荷を実行するプロセッサが動作
する最低周波数を確認することを特徴とする請求項1記
載の方法。 - 【請求項4】 (F)前記(E)のステップにしたがっ
て、前記プロセッサにサブタスクを割り当てるステップ
をさらに有することを特徴とする請求項3記載の方法。 - 【請求項5】 前記ステップは、マルチプロセッサ集積
回路内で実行されることを特徴とする請求項1記載の方
法。 - 【請求項6】 前記ステップは、個々の共に動作する処
理装置を含む回路内で実行されることを特徴とする請求
項1記載の方法。 - 【請求項7】 前記決定された周波数は、予め設定され
た周波数の増分量の倍数である値を採ることを特徴とす
る請求項1記載の方法。 - 【請求項8】 前記(C)のステップは、一方が他方よ
り短い以外は同一の2つの回路の動作状態に反応するこ
とを特徴とする請求項1記載の方法。 - 【請求項9】 本発明の方法は集積回路内で実行され、
前記2つの回路は前記集積回路内に含まれることを特徴
とする請求項8記載の方法。 - 【請求項10】 前記(C)のステップは、前記2個の
回路のうちの短い方は故障した動作状態にあり、他方は
作動動作状態にあるように電源電圧を調整することを特
徴とする請求項8記載の方法。 - 【請求項11】 (G)割り当てられた時間内で前記割
り当てられたタスクを完全に実行するために、新たなタ
スクが割り当てられたときには、サブ回路が動作しなけ
ればならない周波数以上の新たな最低周波数を決定する
ステップと、 (H)前記新たな動作周波数は、前記サブ回路に対し設
定されるべきかを決定するために、最低周波数を新たな
最低周波数と比較するステップと、 (I)前記(H)のステップが、新たな最低周波数は前
記最低周波数よりも低いと決定したときには、前記サブ
回路が動作するよう設定された周波数を低減し、その後
サブ回路に加えられる電源電圧を低減するステップと、 (J)前記(H)のステップが、新たな最低周波数は前
記最低周波数よりも高くなければならなときに、サブ回
路に加えられる電源電圧を増加し、その後前記サブ回路
が動作するよう設定された周波数を前記新たな最低周波
数まで増加させるステップとをさらに有することを特徴
とする請求項2記載の方法。 - 【請求項12】 前記サブ回路の特性は周波数と電源電
圧との間の関係で表されることを特徴とする請求項1記
載の方法。 - 【請求項13】 (K)前記サブ回路の出力レベルを標
準レベルに変換するステップをさらに有することを特徴
とする請求項1記載の方法。 - 【請求項14】 (L)前記サブ回路の出力信号を前記
システムのタイミング信号に同期させるステップをさら
に有することを特徴とする請求項1記載の方法。 - 【請求項15】 適用されたタスクと、前記タスクを実
行するための時間間隔の仕様に応答して、前記時間間隔
内で前記適用されたタスクを完全に実行するように最低
の動作周波数であるプロセッサの動作周波数を生成する
コントローラと、 前記コントローラに応答して、前記プロセッサの電源電
圧の生成を指示する校正回路と、 前記校正回路に応答して前記プロセッサの電源電圧を生
成し、この電源電圧を前記プロセッサに与える電源と、 からなる回路において、 前記コントローラは、前記プロセッサに対し、前記電源
電圧が前記プロセッサに加えられた後、および前記プロ
セッサに加えられたクロック周波数が動作の最低周波数
に設定された後、前記プロセッサが前記タスクを実行す
るよう前記コントローラが指示し、その結果前記適用さ
れたタスクが前記時間間隔内で完全に終了することを特
徴とする回路。 - 【請求項16】 前記プロセッサと前記校正回路と前記
電源の増幅素子の全てが、1個の回路基板上にあること
を特徴とする請求項15記載の回路。 - 【請求項17】 前記プロセッサと前記校正回路と前記
電源の増幅素子の全てが、集積回路内に形成されること
を特徴とする請求項15記載の回路。 - 【請求項18】 前記回路の入力/出力ポートと前記プ
ロセッサ間に配置されたレベルコンバータ回路をさらに
有し、 前記入力/出力ポートと前記プロセッサ間を通る電圧レ
ベルを変換することを特徴とする請求項15記載の回
路。 - 【請求項19】 前記コントローラは、前記校正回路に
加えられる第1周波数の第1クロック信号と、前記プロ
セッサに加えられる第2周波数の第2クロック信号とを
生成するクロック信号生成器を有し、 前記第2周波数は、第1周波数またはそれ以下の周波数
に設定されることを特徴とする請求項15記載の回路。 - 【請求項20】 前記コントローラは、前記適用された
タスクの結果、前記コントローラが前記プロセッサの現
在の動作周波数よりも高い動作周波数を生成するときに
は、前記校正回路に対し前記電源電圧を増加させるよう
指示し、前記校正回路が前記電源電圧を増加させるよう
指示されたときには、前記コントローラは前記電源電圧
が増加した後のみ、前記第2周波数を前記第1周波数に
設定することを特徴とする請求項19記載の回路。 - 【請求項21】 前記コントローラは、前記適用された
タスクの結果、前記コントローラが前記プロセッサの現
在の動作周波数よりも低い動作周波数を生成するときに
は、前記校正回路に対し前記電源電圧を減少させるよう
指示し、前記校正回路が前記電源電圧を減少させるよう
指示されたときには、前記コントローラは前記電源電圧
が減少する前に、前記第2周波数を前記第1周波数より
低い周波数に設定することを特徴とする請求項15記載
の回路。 - 【請求項22】 前記コントローラは、前記適用された
タスクの結果、前記コントローラが前記プロセッサの現
在の動作周波数よりも高い動作周波数を生成するときに
は、前記校正回路に対し前記電源電圧を増加させるよう
指示し、前記校正回路が前記電源電圧を増加させるよう
指示されたときには、前記コントローラは前記電源電圧
が増加した後のみ前記第2周波数を前記第1周波数に設
定することを特徴とする請求項15記載の回路。 - 【請求項23】 前記コントローラは、前記適用された
タスクの結果、前記コントローラが前記プロセッサの現
在の動作周波数よりも低い動作周波数を生成するときに
は、前記校正回路に対し前記電源電圧を減少させるよう
指示し、前記校正回路が前記電源電圧を減少させるよう
指示されたときには、前記コントローラは前記電源電圧
が減少する前に、前記第2周波数を前記第1周波数より
低い周波数に設定することを特徴とする請求項19記載
の回路。 - 【請求項24】 前記タスクは、複数のサブタスクを含
み、 前記プロセッサは、複数の処理用素子を含み、 前記コントローラは、前記処理用素子に前記サブタスク
を区分けし、前記区分けに基づいて前記プロセッサの動
作周波数を生成することを特徴とする請求項15記載の
回路。 - 【請求項25】 前記コントローラは、前記時間間隔内
で実行を完了する最も負荷の重い処理用素子用に最低の
動作周波数を評価することにより前記プロセッサの動作
周波数を生成し、 前記最も負荷の重い処理用素子は、全体として最大の処
理時間を必要とするようなサブタスクが割り当てられた
処理用素子であることを特徴とする請求項24記載の回
路。 - 【請求項26】 前記コントローラは、処理負荷基準に
基づいて複数の処理用素子間で等しくサブタスクを区分
けする目的で前記サブタスクを区分けすることを特徴と
する請求項25記載の回路。 - 【請求項27】 前記処理用素子の入力/出力ポートに
接続されたレベルコンバータをさらに有することを特徴
とする請求項24記載の回路。 - 【請求項28】 前記処理用素子と前記コントローラと
前記校正回路と前記電源の増幅素子は、集積回路内で形
成されることを特徴とする請求項24記載の回路。 - 【請求項29】 前記校正回路は、前記プロセッサの少
なくとも一部の2個のコピーを含み、 1つのコピーは、前記プロセッサ内で前記部分が動作す
るのと同じ高速で動作し、 前記他のコピーは、低速で動作することを特徴とする請
求項15記載の回路。 - 【請求項30】 前記プロセッサは、N個の処理用素子
を有し、 前記コントローラは、N個のコントローラのサブモジュ
ールを有し、 前記校正回路は、N個の校正回路サブモジュールを有
し、 前記電源は、N個の電源モジュールを有し、 前記i番目の校正回路サブモジュールは、i番目のコン
トローラサブモジュールに応答してi番目の電源モジュ
ールに指示を出し、 前記i番目の電源モジュールは、パワーをi番目の処理
用素子に与え、 前記i番目の処理用素子は、前記i番目のコントローラ
サブモジュールに応答することを特徴とする請求項15
記載の回路。 - 【請求項31】 前記プロセッサと前記校正回路と前記
電源の増幅素子は、集積回路内に形成されることを特徴
とする請求項30記載の回路。 - 【請求項32】 前記タスクを受け入れる処理用素子を
さらに有し、 前記タスクは、複数のサブタスクを有するときにはN個
の処理用素子間で前記サブタスクを分けることを特徴と
する請求項31記載の回路。 - 【請求項33】 前記タスクを受け取る前記処理用素子
とプロセッサと校正回路と前記電源の増幅素子とは、集
積回路内で形成されることを特徴とする請求項32記載
の回路。 - 【請求項34】 前記コントローラ内に前記N個の処理
用素子の少なくとも1つの電源を切る手段をさらに有す
ることを特徴とする請求項30記載の回路。 - 【請求項35】 前記処理用素子の各々と関連づけら
れ、前記処理用素子の入力/出力ポートに接続されるレ
ベルコンバータをさらに有することを特徴とする請求項
30記載の回路。 - 【請求項36】 前記レベルコンバータに接続された同
期化回路をさらに有することを特徴とする請求項35記
載の回路。 - 【請求項37】 コントローラ処理用素子と、 複数のタスク取扱い処理用素子と、 前記コントローラ処理用素子に応答して、前記プロセッ
サの電源電圧の生成を指示する校正回路と、 前記校正回路に応答して、前記タスク取扱い用処理用素
子の電源電圧を生成する電源回路とを有し、 前記コントローラ処理用素子は、前記タスク取扱い処理
用素子に対し、選択された処理周波数でタスクを実行す
るよう指示することを特徴とする回路。 - 【請求項38】 前記コントローラ処理用素子と、タス
ク取扱い処理用素子と、校正回路は1個の回路基板上に
形成されることを特徴とする請求項37記載の回路。 - 【請求項39】 前記コントローラ処理用素子と、タス
ク取扱い処理用素子と、校正回路は集積回路内に形成さ
れることを特徴とする請求項37記載の回路。 - 【請求項40】 前記コントローラ処理用素子と、前記
タスク取扱い処理用素子との間に配置されたレベルコン
バータをさらに有することを特徴とする請求項37記載
の回路。 - 【請求項41】 適用されたタスクと、前記タスクを実
行するための時間間隔の仕様に応答して、前記時間間隔
内で前記適用されたタスクを完全に実行するように最低
の動作周波数であるプロセッサの動作周波数を生成する
第1手段と、 前記第1手段に応答して、前記プロセッサの電源電圧の
生成を指示する第2手段と、 前記第2手段に応答して前記プロセッサの電源電圧を生
成し、この電源電圧を前記プロセッサに与える第3手段
と、 からなる回路において、 前記1手段は、前記プロセッサに対し、前記電源電圧が
前記プロセッサに加えられた後、および前記プロセッサ
に加えられたクロック周波数が動作の最低周波数に設定
された後、前記プロセッサが前記タスクを実行するよう
前記第1手段が指示し、その結果前記適用されたタスク
が前記時間間隔内で完全に終了することを特徴とする回
路。 - 【請求項42】 割り当てられたタスクを割り当てられ
た時間間隔内で完了するために、前記プロセッサを動作
させるのに必要な周波数の関数として、前記プロセッサ
に電源電圧を加えるステップを含むプロセッサの動作方
法。 - 【請求項43】 前記関数は、前記プロセッサ内の電力
消費を最少にするものであることを特徴とする請求項4
2記載の方法。 - 【請求項44】 前記周波数は、割り当てられた時間間
隔内に前記タスクを完了できるような最低レベルに設定
されることを特徴とする請求項42記載の方法。 - 【請求項45】 前記ステップは、リアルタイムのオペ
レーティングシステムの制御の下で前記プロセッサ内で
実行されることを特徴とする請求項5記載の方法。 - 【請求項46】 前記割り当てられたタスクは、複数の
サブタスクを有し、前記方法は、前記プロセッサ内で前
記リアルタイムのオペレーティングシステムの制御下で
実行され、前記マルチプロセッササブ回路のプロセッサ
間で前記タスクを割り当てるステップをさらに有するこ
とを特徴とする請求項45記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/128030 | 1998-08-03 | ||
US09/128,030 US6141762A (en) | 1998-08-03 | 1998-08-03 | Power reduction in a multiprocessor digital signal processor based on processor load |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000066776A true JP2000066776A (ja) | 2000-03-03 |
JP3640294B2 JP3640294B2 (ja) | 2005-04-20 |
Family
ID=22433255
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22036899A Expired - Lifetime JP3640294B2 (ja) | 1998-08-03 | 1999-08-03 | システムのサブ回路の電力消費を制御する方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6141762A (ja) |
EP (1) | EP0978781A3 (ja) |
JP (1) | JP3640294B2 (ja) |
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004220609A (ja) * | 2003-01-13 | 2004-08-05 | Arm Ltd | データ処理性能制御装置及び方法 |
US6928575B2 (en) | 2000-10-12 | 2005-08-09 | Matsushita Electric Industrial Co., Ltd. | Apparatus for controlling and supplying in phase clock signals to components of an integrated circuit with a multiprocessor architecture |
WO2005111799A1 (en) * | 2004-05-19 | 2005-11-24 | Sony Computer Entertainment Inc. | Methods and apparatus for handling processing errors in a multi-processor system |
WO2006011189A1 (ja) * | 2004-07-26 | 2006-02-02 | Mitsubishi Denki Kabushiki Kaisha | 並列計算機 |
WO2006061996A1 (ja) * | 2004-12-07 | 2006-06-15 | Matsushita Electric Industrial Co., Ltd. | 再構成可能な信号処理プロセッサ |
JP2006190104A (ja) * | 2005-01-06 | 2006-07-20 | Mitsubishi Electric Corp | 並列計算装置 |
JP2008507766A (ja) * | 2004-07-27 | 2008-03-13 | インテル コーポレイション | マルチコアプロセッサにおける電力管理調整 |
WO2008069023A1 (ja) * | 2006-12-07 | 2008-06-12 | Renesas Technology Corp. | 電源システム |
JP2008524844A (ja) * | 2004-12-20 | 2008-07-10 | マーベル ワールド トレード リミテッド | 半導体素子の電力消費の管理方法・装置 |
US7418358B2 (en) | 2004-01-26 | 2008-08-26 | Kabushiki Kaisha Toshiba | Dynamic voltage controller |
JP2009003946A (ja) * | 2005-07-29 | 2009-01-08 | Sony Computer Entertainment Inc | タスク共有方法およびマルチプロセッサシステム |
JP2009510617A (ja) * | 2005-09-28 | 2009-03-12 | インテル コーポレイション | 多コア・プロセッサの電力供給及び電力管理 |
JP2009064456A (ja) * | 2001-08-29 | 2009-03-26 | Mediatek Inc | 動的電圧制御方法および装置 |
US7522563B2 (en) | 2001-11-28 | 2009-04-21 | Millennial Net, Inc. | Network protocol |
JP2009277252A (ja) * | 2003-05-07 | 2009-11-26 | Mosaid Technologies Corp | 電力の島を使用した集積回路での電力の管理 |
KR101000555B1 (ko) | 2008-06-16 | 2010-12-14 | 엘지전자 주식회사 | 동적 전력관리 프로세서의 소음저감장치 및 방법 |
JP2012221300A (ja) * | 2011-04-11 | 2012-11-12 | Sony Computer Entertainment Inc | 半導体集積回路、その制御方法、及び電子機器 |
US9032407B2 (en) | 2009-05-25 | 2015-05-12 | Panasonic Intellectual Property Corporation Of America | Multiprocessor system, multiprocessor control method, and multiprocessor integrated circuit |
JP2017076414A (ja) * | 2005-09-28 | 2017-04-20 | インテル コーポレイション | 多コア・プロセッサによる信頼できるコンピューティング |
Families Citing this family (183)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6928559B1 (en) * | 1997-06-27 | 2005-08-09 | Broadcom Corporation | Battery powered device with dynamic power and performance management |
US9092595B2 (en) | 1997-10-08 | 2015-07-28 | Pact Xpp Technologies Ag | Multiprocessor having associated RAM units |
JP2000122747A (ja) * | 1998-10-12 | 2000-04-28 | Nec Corp | ディジタル信号演算処理部の制御装置および方法 |
US6397343B1 (en) * | 1999-03-19 | 2002-05-28 | Microsoft Corporation | Method and system for dynamic clock frequency adjustment for a graphics subsystem in a computer |
US6425086B1 (en) * | 1999-04-30 | 2002-07-23 | Intel Corporation | Method and apparatus for dynamic power control of a low power processor |
US6711691B1 (en) * | 1999-05-13 | 2004-03-23 | Apple Computer, Inc. | Power management for computer systems |
JP3737650B2 (ja) * | 1999-07-09 | 2006-01-18 | 株式会社東芝 | 統合コントローラ及び制御システム |
US6647502B1 (en) * | 1999-07-13 | 2003-11-11 | Sony Corporation | Method and apparatus for providing power based on the amount of data stored in buffers |
JP2001109729A (ja) * | 1999-10-12 | 2001-04-20 | Nec Corp | マルチプロセッサシステムにおける消費電力制御装置および方法 |
US7100061B2 (en) | 2000-01-18 | 2006-08-29 | Transmeta Corporation | Adaptive power control |
US6442697B1 (en) * | 2000-03-24 | 2002-08-27 | Intel Corporation | Method and apparatus to control processor power and performance for single phase lock loop (PLL) processor systems |
US6772356B1 (en) * | 2000-04-05 | 2004-08-03 | Advanced Micro Devices, Inc. | System for specifying core voltage for a microprocessor by selectively outputting one of a first, fixed and a second, variable voltage control settings from the microprocessor |
US6721892B1 (en) | 2000-05-09 | 2004-04-13 | Palmone, Inc. | Dynamic performance adjustment of computation means |
US6968469B1 (en) | 2000-06-16 | 2005-11-22 | Transmeta Corporation | System and method for preserving internal processor context when the processor is powered down and restoring the internal processor context when processor is restored |
US6785829B1 (en) * | 2000-06-30 | 2004-08-31 | Intel Corporation | Multiple operating frequencies in a processor |
US7050478B1 (en) * | 2000-08-03 | 2006-05-23 | International Business Machines Corporation | Apparatus and method for synchronizing clock modulation with power supply modulation in a spread spectrum clock system |
JP2002099432A (ja) * | 2000-09-22 | 2002-04-05 | Sony Corp | 演算処理システム及び演算処理制御方法、タスク管理システム及びタスク管理方法、並びに記憶媒体 |
US6845457B1 (en) * | 2000-09-26 | 2005-01-18 | Sun Microsystems, Inc. | Method and apparatus for controlling transitions between a first and a second clock frequency |
US7260731B1 (en) | 2000-10-23 | 2007-08-21 | Transmeta Corporation | Saving power when in or transitioning to a static mode of a processor |
WO2002039242A1 (en) * | 2000-10-31 | 2002-05-16 | Millennial Net, Inc. | Networked processing system with optimized power efficiency |
US7000130B2 (en) * | 2000-12-26 | 2006-02-14 | Intel Corporation | Method and apparatus for thermal throttling of clocks using localized measures of activity |
JP2002215599A (ja) * | 2001-01-18 | 2002-08-02 | Mitsubishi Electric Corp | マルチプロセッサシステムおよびその制御方法 |
US6895520B1 (en) | 2001-03-02 | 2005-05-17 | Advanced Micro Devices, Inc. | Performance and power optimization via block oriented performance measurement and control |
US6993669B2 (en) * | 2001-04-18 | 2006-01-31 | Gallitzin Allegheny Llc | Low power clocking systems and methods |
US6990598B2 (en) * | 2001-03-21 | 2006-01-24 | Gallitzin Allegheny Llc | Low power reconfigurable systems and methods |
US6526491B2 (en) * | 2001-03-22 | 2003-02-25 | Sony Corporation Entertainment Inc. | Memory protection system and method for computer architecture for broadband networks |
US20020138159A1 (en) * | 2001-03-26 | 2002-09-26 | Atkinson Lee W. | Temperature responsive power supply to minimize power consumption of digital logic without reducing system performance |
US20020147934A1 (en) * | 2001-04-04 | 2002-10-10 | Anil Kavipurapu | Power selection system for use with a reconfigurable circuit and method of operating the same |
US6920573B2 (en) * | 2001-05-23 | 2005-07-19 | Smartpower Corporation | Energy-conserving apparatus and operating system having multiple operating functions stored in keep-alive memory |
DE10127423B4 (de) * | 2001-06-06 | 2005-10-06 | Infineon Technologies Ag | Elektronische Schaltung mit Energiesteuerung |
US6901522B2 (en) * | 2001-06-07 | 2005-05-31 | Intel Corporation | System and method for reducing power consumption in multiprocessor system |
US6898721B2 (en) * | 2001-06-22 | 2005-05-24 | Gallitzin Allegheny Llc | Clock generation systems and methods |
KR100413686B1 (ko) * | 2001-07-14 | 2003-12-31 | 삼성전자주식회사 | 모니터의 절전 장치 및 그 제어 방법 |
US7174467B1 (en) * | 2001-07-18 | 2007-02-06 | Advanced Micro Devices, Inc. | Message based power management in a multi-processor system |
US7051218B1 (en) * | 2001-07-18 | 2006-05-23 | Advanced Micro Devices, Inc. | Message based power management |
US20030030326A1 (en) * | 2001-08-10 | 2003-02-13 | Shakti Systems, Inc. | Distributed power and supply architecture |
US6909922B2 (en) * | 2001-09-10 | 2005-06-21 | Intel Corporation | Apparatus, method and computer system for reducing power consumption of a processor or processors upon occurrence of a failure condition affecting the processor or processors |
US20030055969A1 (en) * | 2001-09-17 | 2003-03-20 | International Business Machines Corporation | System and method for performing power management on a distributed system |
US7337333B2 (en) | 2001-09-19 | 2008-02-26 | Dell Products L.P. | System and method for strategic power supply sequencing in a computer system with multiple processing resources and multiple power supplies |
US7325050B2 (en) * | 2001-09-19 | 2008-01-29 | Dell Products L.P. | System and method for strategic power reduction in a computer system |
US6938176B1 (en) * | 2001-10-05 | 2005-08-30 | Nvidia Corporation | Method and apparatus for power management of graphics processors and subsystems that allow the subsystems to respond to accesses when subsystems are idle |
US20030079151A1 (en) * | 2001-10-18 | 2003-04-24 | International Business Machines Corporation | Energy-aware workload distribution |
WO2003036722A1 (fr) * | 2001-10-26 | 2003-05-01 | Fujitsu Limited | Circuit integre a semi-conducteur, dispositif electronique dans lequel ce circuit integre est incorpore et procede d'economie d'energie |
AU2002343624A1 (en) * | 2001-11-05 | 2003-05-19 | Shakti Systems, Inc. | Monolithic battery charging device |
WO2003041249A1 (en) * | 2001-11-05 | 2003-05-15 | Shakti Systems, Inc. | Dc-dc converter with resonant gate drive |
US6978389B2 (en) * | 2001-12-20 | 2005-12-20 | Texas Instruments Incorporated | Variable clocking in an embedded symmetric multiprocessor system |
US6948079B2 (en) | 2001-12-26 | 2005-09-20 | Intel Corporation | Method and apparatus for providing supply voltages for a processor |
US20030122429A1 (en) * | 2001-12-28 | 2003-07-03 | Zhang Kevin X. | Method and apparatus for providing multiple supply voltages for a processor |
JP2003209845A (ja) * | 2002-01-11 | 2003-07-25 | Mitsubishi Electric Corp | 画像符号化集積回路 |
US6922783B2 (en) * | 2002-01-16 | 2005-07-26 | Hewlett-Packard Development Company, L.P. | Method and apparatus for conserving power on a multiprocessor integrated circuit |
US6978388B1 (en) * | 2002-01-18 | 2005-12-20 | Apple Computer, Inc. | Method and apparatus for managing a power load change in a system |
US6934870B1 (en) * | 2002-02-21 | 2005-08-23 | Cisco Technology, Inc. | Clock management scheme for PCI and cardbus cards for power reduction |
WO2003083693A1 (fr) * | 2002-04-03 | 2003-10-09 | Fujitsu Limited | Planificateur de taches dans un systeme de traitement distribue |
EP1351117A1 (en) * | 2002-04-03 | 2003-10-08 | Hewlett-Packard Company | Data processing system and method |
US7336090B1 (en) | 2002-04-16 | 2008-02-26 | Transmeta Corporation | Frequency specific closed loop feedback control of integrated circuits |
US7941675B2 (en) * | 2002-12-31 | 2011-05-10 | Burr James B | Adaptive power control |
US7112978B1 (en) | 2002-04-16 | 2006-09-26 | Transmeta Corporation | Frequency specific closed loop feedback control of integrated circuits |
US7315178B1 (en) | 2002-04-16 | 2008-01-01 | Transmeta Corporation | System and method for measuring negative bias thermal instability with a ring oscillator |
US7103636B2 (en) | 2002-05-28 | 2006-09-05 | Newisys, Inc. | Methods and apparatus for speculative probing of a remote cluster |
US7155525B2 (en) | 2002-05-28 | 2006-12-26 | Newisys, Inc. | Transaction management in systems having multiple multi-processor clusters |
US7281055B2 (en) | 2002-05-28 | 2007-10-09 | Newisys, Inc. | Routing mechanisms in systems having multiple multi-processor clusters |
US7251698B2 (en) | 2002-05-28 | 2007-07-31 | Newisys, Inc. | Address space management in systems having multiple multi-processor clusters |
FI116166B (fi) | 2002-06-20 | 2005-09-30 | Nokia Corp | Menetelmä ja järjestelmä sovellusistuntojen suorittamiseksi elektroniikkalaitteessa, ja elektroniikkalaite |
US6963986B1 (en) * | 2002-06-21 | 2005-11-08 | Cypress Semiconductor Corp. | Device enumeration current reduction |
US7100056B2 (en) * | 2002-08-12 | 2006-08-29 | Hewlett-Packard Development Company, L.P. | System and method for managing processor voltage in a multi-processor computer system for optimized performance |
US6983386B2 (en) * | 2002-08-12 | 2006-01-03 | Hewlett-Packard Development Company, L.P. | Voltage management of blades in a bladed architecture system based on thermal and power budget allocation |
US7058828B2 (en) * | 2002-08-12 | 2006-06-06 | Hewlett-Packard Development Company, L.P. | System, method and apparatus for the frequency management of blades in a bladed architecture based on performance requirements |
US7055044B2 (en) * | 2002-08-12 | 2006-05-30 | Hewlett-Packard Development Company, L.P. | System and method for voltage management of a processor to optimize performance and power dissipation |
US7080263B2 (en) * | 2002-08-12 | 2006-07-18 | Hewlett-Packard Development Company, L.P. | Voltage management of processors in a bladed system based on number of loaded processors |
US7634668B2 (en) | 2002-08-22 | 2009-12-15 | Nvidia Corporation | Method and apparatus for adaptive power consumption |
US7002266B1 (en) * | 2002-11-13 | 2006-02-21 | Summit Microelectronics | Active DC output control and method for DC/DC converter |
US7849332B1 (en) | 2002-11-14 | 2010-12-07 | Nvidia Corporation | Processor voltage adjustment system and method |
US7886164B1 (en) | 2002-11-14 | 2011-02-08 | Nvidia Corporation | Processor temperature adjustment system and method |
US7882369B1 (en) | 2002-11-14 | 2011-02-01 | Nvidia Corporation | Processor performance adjustment system and method |
GB2395625B (en) * | 2002-11-20 | 2005-01-12 | Toshiba Res Europ Ltd | Reduced power consumption signal processing methods and apparatus |
US7028196B2 (en) * | 2002-12-13 | 2006-04-11 | Hewlett-Packard Development Company, L.P. | System, method and apparatus for conserving power consumed by a system having a processor integrated circuit |
US7949864B1 (en) | 2002-12-31 | 2011-05-24 | Vjekoslav Svilan | Balanced adaptive body bias control |
US7228242B2 (en) * | 2002-12-31 | 2007-06-05 | Transmeta Corporation | Adaptive power control based on pre package characterization of integrated circuits |
US7953990B2 (en) * | 2002-12-31 | 2011-05-31 | Stewart Thomas E | Adaptive power control based on post package characterization of integrated circuits |
US7418517B2 (en) * | 2003-01-30 | 2008-08-26 | Newisys, Inc. | Methods and apparatus for distributing system management signals |
JP4196333B2 (ja) * | 2003-05-27 | 2008-12-17 | 日本電気株式会社 | 並列処理システム及び並列処理プログラム |
US7162652B2 (en) * | 2003-06-20 | 2007-01-09 | Texas Instruments Incorporated | Integrated circuit dynamic parameter management in response to dynamic energy evaluation |
US7577727B2 (en) | 2003-06-27 | 2009-08-18 | Newisys, Inc. | Dynamic multiple cluster system reconfiguration |
US8136025B1 (en) | 2003-07-03 | 2012-03-13 | Google Inc. | Assigning document identification tags |
US7568034B1 (en) * | 2003-07-03 | 2009-07-28 | Google Inc. | System and method for data distribution |
US7146514B2 (en) * | 2003-07-23 | 2006-12-05 | Intel Corporation | Determining target operating frequencies for a multiprocessor system |
US20060206729A1 (en) * | 2003-07-30 | 2006-09-14 | Christian Hentschel | Flexible power reduction for embedded components |
US7134031B2 (en) * | 2003-08-04 | 2006-11-07 | Arm Limited | Performance control within a multi-processor system |
US7103823B2 (en) | 2003-08-05 | 2006-09-05 | Newisys, Inc. | Communication between multi-processor clusters of multi-cluster computer systems |
US7117419B2 (en) | 2003-08-05 | 2006-10-03 | Newisys, Inc. | Reliable communication between multi-processor clusters of multi-cluster computer systems |
JP2005078518A (ja) * | 2003-09-02 | 2005-03-24 | Renesas Technology Corp | マイクロコントローラユニットおよびそのコンパイラ |
US7290155B2 (en) * | 2003-10-28 | 2007-10-30 | Intel Corporation | Method, system, and apparatus for dynamically configuring the operating point utilized for thermal management of an integrated circuit |
US7012461B1 (en) | 2003-12-23 | 2006-03-14 | Transmeta Corporation | Stabilization component for a substrate potential regulation circuit |
US7129771B1 (en) | 2003-12-23 | 2006-10-31 | Transmeta Corporation | Servo loop for well bias voltage source |
US7692477B1 (en) * | 2003-12-23 | 2010-04-06 | Tien-Min Chen | Precise control component for a substrate potential regulation circuit |
US7649402B1 (en) | 2003-12-23 | 2010-01-19 | Tien-Min Chen | Feedback-controlled body-bias voltage source |
KR100541655B1 (ko) * | 2004-01-07 | 2006-01-11 | 삼성전자주식회사 | 패키지 회로기판 및 이를 이용한 패키지 |
US9323571B2 (en) * | 2004-02-06 | 2016-04-26 | Intel Corporation | Methods for reducing energy consumption of buffered applications using simultaneous multi-threading processor |
US20050228967A1 (en) * | 2004-03-16 | 2005-10-13 | Sony Computer Entertainment Inc. | Methods and apparatus for reducing power dissipation in a multi-processor system |
US8224639B2 (en) | 2004-03-29 | 2012-07-17 | Sony Computer Entertainment Inc. | Methods and apparatus for achieving thermal management using processing task scheduling |
US7698575B2 (en) * | 2004-03-30 | 2010-04-13 | Intel Corporation | Managing power consumption by requesting an adjustment to an operating point of a processor |
US7472306B2 (en) | 2004-05-18 | 2008-12-30 | Intel Corporation | Processor timing apparatus, systems, and methods |
US7231474B1 (en) * | 2004-06-01 | 2007-06-12 | Advanced Micro Devices, Inc. | Serial interface having a read temperature command |
US7401240B2 (en) * | 2004-06-03 | 2008-07-15 | International Business Machines Corporation | Method for dynamically managing power in microprocessor chips according to present processing demands |
ATE393928T1 (de) * | 2004-06-21 | 2008-05-15 | Koninkl Philips Electronics Nv | Strom-management |
US7774625B1 (en) | 2004-06-22 | 2010-08-10 | Eric Chien-Li Sheng | Adaptive voltage control by accessing information stored within and specific to a microprocessor |
US7562233B1 (en) | 2004-06-22 | 2009-07-14 | Transmeta Corporation | Adaptive control of operating and body bias voltages |
US7702369B1 (en) * | 2004-06-25 | 2010-04-20 | Cypress Semiconductor Corporation | Method of increasing battery life in a wireless device |
US7249268B2 (en) * | 2004-06-29 | 2007-07-24 | Intel Corporation | Method for performing performance optimization operations for a processor having a plurality of processor cores in response to a stall condition |
JP2006031525A (ja) * | 2004-07-20 | 2006-02-02 | Sony Corp | 情報処理装置および情報処理方法、並びに、プログラム |
US7343502B2 (en) | 2004-07-26 | 2008-03-11 | Intel Corporation | Method and apparatus for dynamic DLL powerdown and memory self-refresh |
US7664970B2 (en) | 2005-12-30 | 2010-02-16 | Intel Corporation | Method and apparatus for a zero voltage processor sleep state |
US7451333B2 (en) | 2004-09-03 | 2008-11-11 | Intel Corporation | Coordinating idle state transitions in multi-core processors |
US7739527B2 (en) * | 2004-08-11 | 2010-06-15 | Intel Corporation | System and method to enable processor management policy in a multi-processor environment |
CN100588190C (zh) * | 2004-09-29 | 2010-02-03 | 上海贝尔阿尔卡特股份有限公司 | 基带板及其处理多标准业务的方法 |
US20060112286A1 (en) * | 2004-11-23 | 2006-05-25 | Whalley Ian N | Method for dynamically reprovisioning applications and other server resources in a computer center in response to power and heat dissipation requirements |
US8346843B2 (en) * | 2004-12-10 | 2013-01-01 | Google Inc. | System and method for scalable data distribution |
US7536567B2 (en) * | 2004-12-10 | 2009-05-19 | Hewlett-Packard Development Company, L.P. | BIOS-based systems and methods of processor power management |
US7502948B2 (en) | 2004-12-30 | 2009-03-10 | Intel Corporation | Method, system, and apparatus for selecting a maximum operation point based on number of active cores and performance level of each of the active cores |
US20060193113A1 (en) * | 2005-02-28 | 2006-08-31 | International Business Machines Corporation | Controlling a surface temperature of a portable computer for user comfort in response to motion detection |
US7739531B1 (en) | 2005-03-04 | 2010-06-15 | Nvidia Corporation | Dynamic voltage scaling |
US7683596B1 (en) * | 2005-06-24 | 2010-03-23 | Summit Microelectronics, Inc. | Method for regulating an output voltage of a DC/DC converter using an active DC output control circuit |
TW200805047A (en) * | 2005-12-23 | 2008-01-16 | Koninkl Philips Electronics Nv | Performance analysis based system level power management |
JP2007201455A (ja) * | 2005-12-28 | 2007-08-09 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
US9568206B2 (en) | 2006-08-15 | 2017-02-14 | Schneider Electric It Corporation | Method and apparatus for cooling |
US8322155B2 (en) | 2006-08-15 | 2012-12-04 | American Power Conversion Corporation | Method and apparatus for cooling |
US8327656B2 (en) | 2006-08-15 | 2012-12-11 | American Power Conversion Corporation | Method and apparatus for cooling |
US7721119B2 (en) | 2006-08-24 | 2010-05-18 | International Business Machines Corporation | System and method to optimize multi-core microprocessor performance using voltage offsets |
US7949887B2 (en) | 2006-11-01 | 2011-05-24 | Intel Corporation | Independent power control of processing cores |
US8046565B2 (en) * | 2006-12-06 | 2011-10-25 | Kabushiki Kaisha Toshiba | Accelerator load balancing with dynamic frequency and voltage reduction |
US7681404B2 (en) | 2006-12-18 | 2010-03-23 | American Power Conversion Corporation | Modular ice storage for uninterruptible chilled water |
US7962775B1 (en) * | 2007-01-10 | 2011-06-14 | Marvell International Ltd. | Methods and apparatus for power mode control for PDA with separate communications and applications processors |
WO2008087160A1 (en) * | 2007-01-18 | 2008-07-24 | International Business Machines Corporation | Independent processor voltage supply and testing method for multiple-core processor structures |
US7853808B2 (en) | 2007-01-18 | 2010-12-14 | International Business Machines Corporation | Independent processor voltage supply |
US8425287B2 (en) | 2007-01-23 | 2013-04-23 | Schneider Electric It Corporation | In-row air containment and cooling system and method |
US8615767B2 (en) | 2007-02-06 | 2013-12-24 | International Business Machines Corporation | Using IR drop data for instruction thread direction |
US7560945B2 (en) * | 2007-02-06 | 2009-07-14 | International Business Machines Corporation | Integrated circuit failure prediction |
US7714635B2 (en) * | 2007-02-06 | 2010-05-11 | International Business Machines Corporation | Digital adaptive voltage supply |
US7779235B2 (en) * | 2007-02-06 | 2010-08-17 | International Business Machines Corporation | Using performance data for instruction thread direction |
US7936153B2 (en) | 2007-02-06 | 2011-05-03 | International Business Machines Corporation | On-chip adaptive voltage compensation |
US7865750B2 (en) | 2007-02-06 | 2011-01-04 | International Business Machines Corporation | Fan speed control from adaptive voltage supply |
US7971035B2 (en) | 2007-02-06 | 2011-06-28 | International Business Machines Corporation | Using temperature data for instruction thread direction |
US7895454B2 (en) | 2007-02-06 | 2011-02-22 | International Business Machines Corporation | Instruction dependent dynamic voltage compensation |
US8022685B2 (en) | 2007-02-06 | 2011-09-20 | International Business Machines Corporation | Temperature dependent voltage source compensation |
JP4753895B2 (ja) * | 2007-02-20 | 2011-08-24 | ルネサスエレクトロニクス株式会社 | 遅延調整回路を有するアレイ型プロセッサ |
US8799902B2 (en) * | 2007-04-09 | 2014-08-05 | Intel Corporation | Priority based throttling for power/performance quality of service |
US8490103B1 (en) * | 2007-04-30 | 2013-07-16 | Hewlett-Packard Development Company, L.P. | Allocating computer processes to processor cores as a function of process utilizations |
US7856562B2 (en) * | 2007-05-02 | 2010-12-21 | Advanced Micro Devices, Inc. | Selective deactivation of processor cores in multiple processor core systems |
US9134782B2 (en) | 2007-05-07 | 2015-09-15 | Nvidia Corporation | Maintaining optimum voltage supply to match performance of an integrated circuit |
CN101755495B (zh) | 2007-05-15 | 2013-10-16 | 美国能量变换公司 | 用来管理设施供电和冷却的方法和系统 |
US8005880B2 (en) * | 2007-08-24 | 2011-08-23 | International Business Machines Corporation | Half width counting leading zero circuit |
US7797131B2 (en) * | 2007-08-24 | 2010-09-14 | International Business Machines Corporation | On-chip frequency response measurement |
US8185572B2 (en) * | 2007-08-24 | 2012-05-22 | International Business Machines Corporation | Data correction circuit |
US8370663B2 (en) | 2008-02-11 | 2013-02-05 | Nvidia Corporation | Power management with dynamic frequency adjustments |
US8412108B2 (en) * | 2008-04-10 | 2013-04-02 | Nokia Corporation | Apparatus, methods and computer programs |
WO2009124811A2 (en) * | 2008-04-10 | 2009-10-15 | Nokia Corporation | Apparatus, methods and computer programs |
US8560677B2 (en) * | 2009-02-13 | 2013-10-15 | Schneider Electric It Corporation | Data center control |
US9519517B2 (en) | 2009-02-13 | 2016-12-13 | Schneider Electtic It Corporation | Data center control |
US9778718B2 (en) * | 2009-02-13 | 2017-10-03 | Schneider Electric It Corporation | Power supply and data center control |
WO2010131104A2 (en) * | 2009-05-15 | 2010-11-18 | Stmicroelectronics (Grenoble 2) Sas | Method and device for controlling power-on of a processing circuit |
US8064197B2 (en) * | 2009-05-22 | 2011-11-22 | Advanced Micro Devices, Inc. | Heat management using power management information |
US8700925B2 (en) * | 2009-09-01 | 2014-04-15 | Nvidia Corporation | Regulating power using a fuzzy logic control system |
US8826048B2 (en) * | 2009-09-01 | 2014-09-02 | Nvidia Corporation | Regulating power within a shared budget |
KR20110034729A (ko) * | 2009-09-29 | 2011-04-06 | 삼성전자주식회사 | 프로세서를 포함하는 장치의 전력 관리 방법 |
US8555091B2 (en) * | 2009-12-23 | 2013-10-08 | Intel Corporation | Dynamic power state determination of a graphics processing unit |
US9256265B2 (en) | 2009-12-30 | 2016-02-09 | Nvidia Corporation | Method and system for artificially and dynamically limiting the framerate of a graphics processing unit |
US9830889B2 (en) | 2009-12-31 | 2017-11-28 | Nvidia Corporation | Methods and system for artifically and dynamically limiting the display resolution of an application |
WO2011117669A1 (en) * | 2010-03-22 | 2011-09-29 | Freescale Semiconductor, Inc. | Integrated circuit device, signal processing system, electronic device and method therefor |
US8839006B2 (en) | 2010-05-28 | 2014-09-16 | Nvidia Corporation | Power consumption reduction systems and methods |
JP5435133B2 (ja) * | 2010-07-13 | 2014-03-05 | 富士通株式会社 | 情報処理装置、情報処理装置の制御方法及びプログラム |
US8732495B2 (en) | 2010-08-31 | 2014-05-20 | Integrated Device Technology, Inc. | Systems, apparatuses and methods for dynamic voltage and frequency control of components used in a computer system |
US8756442B2 (en) | 2010-12-16 | 2014-06-17 | Advanced Micro Devices, Inc. | System for processor power limit management |
US8966300B2 (en) | 2011-10-04 | 2015-02-24 | Ericsson Modems Sa | DFVS-enabled multiprocessor |
US8909961B2 (en) | 2011-11-29 | 2014-12-09 | Ati Technologies Ulc | Method and apparatus for adjusting power consumption level of an integrated circuit |
AU2011384046A1 (en) | 2011-12-22 | 2014-07-17 | Schneider Electric It Corporation | Analysis of effect of transient events on temperature in a data center |
WO2013095494A1 (en) | 2011-12-22 | 2013-06-27 | Schneider Electric It Corporation | System and method for prediction of temperature values in an electronics system |
CN103810044A (zh) * | 2012-11-09 | 2014-05-21 | 辉达公司 | 用于控制多核处理器的门控端的系统和多核处理器 |
US9223383B2 (en) | 2012-12-21 | 2015-12-29 | Advanced Micro Devices, Inc. | Guardband reduction for multi-core data processor |
US9360918B2 (en) | 2012-12-21 | 2016-06-07 | Advanced Micro Devices, Inc. | Power control for multi-core data processor |
US9442559B2 (en) | 2013-03-14 | 2016-09-13 | Intel Corporation | Exploiting process variation in a multicore processor |
US20160055615A1 (en) * | 2014-11-11 | 2016-02-25 | Mediatek Inc. | Smart Frequency Boost For Graphics-Processing Hardware |
US10073718B2 (en) | 2016-01-15 | 2018-09-11 | Intel Corporation | Systems, methods and devices for determining work placement on processor cores |
US9848515B1 (en) | 2016-05-27 | 2017-12-19 | Advanced Micro Devices, Inc. | Multi-compartment computing device with shared cooling device |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5428754A (en) * | 1988-03-23 | 1995-06-27 | 3Dlabs Ltd | Computer system with clock shared between processors executing separate instruction streams |
US5142684A (en) * | 1989-06-23 | 1992-08-25 | Hand Held Products, Inc. | Power conservation in microprocessor controlled devices |
EP0632360A1 (en) * | 1993-06-29 | 1995-01-04 | Xerox Corporation | Reducing computer power consumption by dynamic voltage and frequency variation |
US5502838A (en) * | 1994-04-28 | 1996-03-26 | Consilium Overseas Limited | Temperature management for integrated circuits |
JP3866781B2 (ja) * | 1994-05-26 | 2007-01-10 | セイコーエプソン株式会社 | 消費電力を効率化した情報処理装置 |
JP2770760B2 (ja) * | 1995-01-04 | 1998-07-02 | 日本電気株式会社 | 電力分散マルチプロセッサ |
US5778237A (en) * | 1995-01-10 | 1998-07-07 | Hitachi, Ltd. | Data processor and single-chip microcomputer with changing clock frequency and operating voltage |
US5787294A (en) * | 1995-10-13 | 1998-07-28 | Vlsi Technology, Inc. | System for reducing the power consumption of a computer system and method therefor |
US5812860A (en) * | 1996-02-12 | 1998-09-22 | Intel Corporation | Method and apparatus providing multiple voltages and frequencies selectable based on real time criteria to control power consumption |
US5974556A (en) * | 1997-05-02 | 1999-10-26 | Intel Corporation | Circuit and method for controlling power and performance based on operating environment |
-
1998
- 1998-08-03 US US09/128,030 patent/US6141762A/en not_active Expired - Lifetime
-
1999
- 1999-07-26 EP EP99305916A patent/EP0978781A3/en not_active Ceased
- 1999-08-03 JP JP22036899A patent/JP3640294B2/ja not_active Expired - Lifetime
Cited By (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6928575B2 (en) | 2000-10-12 | 2005-08-09 | Matsushita Electric Industrial Co., Ltd. | Apparatus for controlling and supplying in phase clock signals to components of an integrated circuit with a multiprocessor architecture |
JP2009064456A (ja) * | 2001-08-29 | 2009-03-26 | Mediatek Inc | 動的電圧制御方法および装置 |
US8098615B2 (en) | 2001-11-28 | 2012-01-17 | Millennial Net, Inc. | Network protocol |
US7948930B2 (en) | 2001-11-28 | 2011-05-24 | Millennial Net, Inc. | Network protocol |
US7522563B2 (en) | 2001-11-28 | 2009-04-21 | Millennial Net, Inc. | Network protocol |
JP2004220609A (ja) * | 2003-01-13 | 2004-08-05 | Arm Ltd | データ処理性能制御装置及び方法 |
US8782590B2 (en) | 2003-05-07 | 2014-07-15 | Conversant Intellectual Property Management Inc. | Power managers for an integrated circuit |
US8762923B2 (en) | 2003-05-07 | 2014-06-24 | Conversant Intellectual Property Management Inc. | Power managers for an integrated circuit |
JP2009277252A (ja) * | 2003-05-07 | 2009-11-26 | Mosaid Technologies Corp | 電力の島を使用した集積回路での電力の管理 |
US7418358B2 (en) | 2004-01-26 | 2008-08-26 | Kabushiki Kaisha Toshiba | Dynamic voltage controller |
CN1906586B (zh) * | 2004-05-19 | 2010-05-05 | 索尼计算机娱乐公司 | 用于在多处理器系统中处置处理错误的方法和设备 |
US7730456B2 (en) | 2004-05-19 | 2010-06-01 | Sony Computer Entertainment Inc. | Methods and apparatus for handling processing errors in a multi-processing system |
WO2005111799A1 (en) * | 2004-05-19 | 2005-11-24 | Sony Computer Entertainment Inc. | Methods and apparatus for handling processing errors in a multi-processor system |
US7926023B2 (en) | 2004-05-19 | 2011-04-12 | Sony Computer Entertainment Inc. | Methods and apparatus for handling processing errors in a multi-processing system |
WO2006011189A1 (ja) * | 2004-07-26 | 2006-02-02 | Mitsubishi Denki Kabushiki Kaisha | 並列計算機 |
JP2008507766A (ja) * | 2004-07-27 | 2008-03-13 | インテル コーポレイション | マルチコアプロセッサにおける電力管理調整 |
US7966511B2 (en) | 2004-07-27 | 2011-06-21 | Intel Corporation | Power management coordination in multi-core processors |
US8726048B2 (en) | 2004-07-27 | 2014-05-13 | Intel Corporation | Power management coordination in multi-core processors |
JP2012069115A (ja) * | 2004-07-27 | 2012-04-05 | Intel Corp | マルチコアプロセッサにおける電力管理調整 |
US7861101B2 (en) | 2004-12-07 | 2010-12-28 | Panasonic Corporation | Reconfigurable signal processor |
WO2006061996A1 (ja) * | 2004-12-07 | 2006-06-15 | Matsushita Electric Industrial Co., Ltd. | 再構成可能な信号処理プロセッサ |
JP2008524844A (ja) * | 2004-12-20 | 2008-07-10 | マーベル ワールド トレード リミテッド | 半導体素子の電力消費の管理方法・装置 |
US8112048B2 (en) | 2004-12-20 | 2012-02-07 | Marvell World Trade Ltd. | Method and apparatus to manage power consumption of a semiconductor device |
JP4485370B2 (ja) * | 2005-01-06 | 2010-06-23 | 三菱電機株式会社 | 並列計算装置 |
JP2006190104A (ja) * | 2005-01-06 | 2006-07-20 | Mitsubishi Electric Corp | 並列計算装置 |
JP2009003946A (ja) * | 2005-07-29 | 2009-01-08 | Sony Computer Entertainment Inc | タスク共有方法およびマルチプロセッサシステム |
JP2009510617A (ja) * | 2005-09-28 | 2009-03-12 | インテル コーポレイション | 多コア・プロセッサの電力供給及び電力管理 |
JP2017076414A (ja) * | 2005-09-28 | 2017-04-20 | インテル コーポレイション | 多コア・プロセッサによる信頼できるコンピューティング |
WO2008069023A1 (ja) * | 2006-12-07 | 2008-06-12 | Renesas Technology Corp. | 電源システム |
JP2008146189A (ja) * | 2006-12-07 | 2008-06-26 | Renesas Technology Corp | 電源システム |
KR101000555B1 (ko) | 2008-06-16 | 2010-12-14 | 엘지전자 주식회사 | 동적 전력관리 프로세서의 소음저감장치 및 방법 |
US9032407B2 (en) | 2009-05-25 | 2015-05-12 | Panasonic Intellectual Property Corporation Of America | Multiprocessor system, multiprocessor control method, and multiprocessor integrated circuit |
JP2012221300A (ja) * | 2011-04-11 | 2012-11-12 | Sony Computer Entertainment Inc | 半導体集積回路、その制御方法、及び電子機器 |
Also Published As
Publication number | Publication date |
---|---|
US6141762A (en) | 2000-10-31 |
EP0978781A2 (en) | 2000-02-09 |
JP3640294B2 (ja) | 2005-04-20 |
EP0978781A3 (en) | 2003-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3640294B2 (ja) | システムのサブ回路の電力消費を制御する方法 | |
EP1836544B1 (en) | Method and apparatus for on-demand power management | |
EP1836545B1 (en) | Method and apparatus for on-demand power management | |
JP4886895B2 (ja) | 動的な電力の低減 | |
US10948969B2 (en) | Fast SMP/ASMP mode-switching hardware apparatus for a low-cost low-power high performance multiple processor system | |
KR100496429B1 (ko) | 저전력 프로세서의 동적 전력 제어 방법 및 장치 | |
US9304569B2 (en) | Processor performance state optimization | |
US20050046400A1 (en) | Controlling operation of a voltage supply according to the activity of a multi-core integrated circuit component or of multiple IC components | |
US20070255972A1 (en) | Microprocessor capable of dynamically increasing its performance in response to varying operating temperature | |
TW201339820A (zh) | 使用串列介面之適應性電壓比例調整 | |
US10410688B2 (en) | Managing power state in one power domain based on power states in another power domain | |
US9246496B2 (en) | Semiconductor device, semiconductor system and method for operating semiconductor device | |
US20060064606A1 (en) | A method and apparatus for controlling power consumption in an integrated circuit | |
US11360541B2 (en) | Programmable voltage regulation for data processor | |
US10416692B2 (en) | Method and apparatus for reducing capacitor-induced noise |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040223 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040521 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040526 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040820 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041222 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050113 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3640294 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080128 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090128 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090128 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100128 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100128 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100128 Year of fee payment: 5 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100128 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100128 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110128 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110128 Year of fee payment: 6 |
|
S201 | Request for registration of exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R314201 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110128 Year of fee payment: 6 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110128 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110128 Year of fee payment: 6 |
|
S201 | Request for registration of exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R314201 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110128 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110128 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120128 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120128 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130128 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130128 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |