JP2009510617A - 多コア・プロセッサの電力供給及び電力管理 - Google Patents

多コア・プロセッサの電力供給及び電力管理 Download PDF

Info

Publication number
JP2009510617A
JP2009510617A JP2008533528A JP2008533528A JP2009510617A JP 2009510617 A JP2009510617 A JP 2009510617A JP 2008533528 A JP2008533528 A JP 2008533528A JP 2008533528 A JP2008533528 A JP 2008533528A JP 2009510617 A JP2009510617 A JP 2009510617A
Authority
JP
Japan
Prior art keywords
die
voltage
core
cores
core processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008533528A
Other languages
English (en)
Inventor
ボーカー，シェーカー
ガーヴァー，シュ−リン
カーニク，タナイ
Original Assignee
インテル コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インテル コーポレイション filed Critical インテル コーポレイション
Publication of JP2009510617A publication Critical patent/JP2009510617A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)
  • Microcomputers (AREA)

Abstract

本願における開示された主題の実施例によれば、複数の電圧調節器（「VR」）を備えた電力管理システムを用いて、多コア・プロセッサ内のコアに電力を供給することができる。各VRは電力をコア、又はコアの一部に供給することができる。別々のVRが、複数の電圧を多コア・プロセッサ内のコア／一部に供給することができる。VRの出力電圧の値は、電圧調節器が電力を供給する先のコア／一部の方向下で調節することができる。一実施例では、複数のVRをコアと単一のダイに一体化することができる。別の実施例では、複数のVRを備えた電力管理システムは、多コア・プロセッサのダイとは別個のダイ（「VRダイ」）上にあり得る。VRダイは、多コア・プロセッサ・ダイと同じパッケージに含めることができる。

Description

本開示は、一般にプロセッサに関し、特に、多コアを有するプロセッサに関する。
処理技術のスケーリングにより、多コアのスーパースカラ・マイクロプロセッサが可能になった。例えば、単一のダイ上に２５６個のプロセッサ・コアが存在し得る。処理技術スケーリングは、デバイス・サイズを下方スケーリングし、供給電圧を下げることによって達成される。多コア・プロセッサは、単一コア・プロセッサ又はマルチコア・プロセッサよりも良好な性能を有し得る。多コアが並列に機能して、より高い性能を達成することができるからである。更に、多コア・プロセッサは、単一コア・プロセッサ又はマルチコア・プロセッサよりも少ない電力を消費し得る。多コア・プロセッサ内の各コアは通常、単一コア・プロセッサ又はマルチコア・プロセッサにおけるコアよりも低い電圧供給を必要とする（一方、最大電圧は同じであり得る）。基本構成部分（例えば、トランジスタ）がより小さく、線がより細く、構成部分／線間の距離は、単一のコア・プロセッサ又はマルチコア・プロセッサにおけるものよりも、多コア・プロセッサ内で細かいので、多コア・プロセッサは、熱への耐性がより低いことがあり得る。よって、多コア・プロセッサによる電力消費を削減することが望ましい。
多コア・プロセッサを用いた通常のコンピュータ・システムでは、多コア・プロセッサにおけるコア全てに、同じ電圧が供給される。マザーボード上の電圧調節器（「VR」）は、多コア・プロセッサにおけるコア及び記憶装置（例えば、メモリ及びキャッシュ）全てに単一の電圧（「Vcc」）を供給し、プロセッサにおける入力／出力（「I／O」）装置全てに別の電圧（「Vtt」）を供給する。
しかし、多コア・プロセッサにおけるコアは、別々の供給電圧を必要とし得る。コアの動作は、アプリケーション、コア温度、過渡電流消費、信頼度や他の要因に依存する。例えば、一部のアプリケーションでは、変動、及び経時劣化のために特定の他のコアの信頼度が低いと認められた後に機能することが必要になるまで、特定のコアはアクティブでないことがあり得る。前述のイナクティブなコアは、非常に低い供給電圧しか必要としないことがあり得るか、又は単にシャットオフされ得る。前述のアクティブ・コアの場合、その電圧要件は異なり得る。単位コア内でも、非アクティブ部品はシャットダウンされ得るものであり、性能クリティカルでない部品は、より低い電圧にかけて、有効電力を節減することができる。よって、可変のコアレベルのVcc調節又はサブコアレベルのVcc調節、及び高速駆動／シャットオフは、かなりの電圧節減をもたらし得る。多コア・プロセッサに電圧を供給するという前述の望ましい機能は、単一Vcc供給よりもマルチVcc供給を必要とする。
マルチVCCを多コア・プロセッサにマザーボードVRを介して供給することは困難である。各Vcc供給は、複数の相を有し得る。各相は、それ自身のインダクタを有する必要がある。マザーボード上の外部VRモジュール（「VRM」）は、多Vccの解決策を可能にする可能性は低い。マザーボードは、それほど多くのインダクタを収容することが可能でないからである。更に、マザーボード・ベースの電力供給システムは、多コア・プロセッサ内のコア及び／又は他の装置それぞれに別個の供給電圧を通すのに十分な面積をマザーボード上にもソケット上にもパッケージ上にも有していない。更に、マザーボードVRの応答時間（通常、ミリ秒程度）は通常、コアの電圧ニーズの変動（通常、ナノ秒程度）への応答に十分速くない。したがって、マルチVCCを多コア・プロセッサに供給することができ、コアへの電圧供給をすばやく駆動させるか、又はシャットオフすることができる解決策を有することが望ましい。
開示された主題の特徴及び利点は、前述の主題の以下の詳細な説明から明らかになるであろう。
本願における開示された主題の実施例によれば、複数のVRを備えた電力管理システムを用いて、多コア・プロセッサ内のコアに電力を供給することができる。各VRは、少なくとも一コアに電力を供給することができる。別々のVRが、複数のVccを多コア・プロセッサ内のコアに供給することができる。VRの出力電圧の値は、電圧調節器が電力を供給する先のコアの方向下で調節することができる。一実施例では、複数のVRをコアと単一のダイに一体化することができる。例えば、各コアは、コアのダイ領域に隣接して配置されたそれ自身のVRを有し得る。別の実施例では、複数のVR、及びコアは、ダイ内のコアを取り囲むVRと、単一のダイを共有することができる。
別の実施例では、複数のVRを備えた電力管理システムは、多コア・プロセッサのダイと別個のダイ（「VRダイ」）上にあり得る。別個の電圧識別情報（「VID」）は、多コア・プロセッサ・ダイ間で相互接続し、VRダイを用いて各コアのVccのニーズを規定することができる。VRダイは、多コア・プロセッサ・ダイと同じパッケージに含めることができる。一例では、VRダイは、パッケージ基板と多コア・プロセッサ・ダイとの間に挟まっていることがあり得る。別の実施例では、VRダイはパッケージ基板の一方の側部に搭載することができる一方、多コア・プロセッサ・ダイは、パッケージ基板の他方の側部に搭載することができる。
本願における開示された主題の実施例によれば、多コア・プロセッサにおけるコアには、その活動の状態に応じて、異なる電圧を供給することができる。これにより、多コア・プロセッサによる電力消費のかなりの削減をもたらし得る。更に、開示された主題の実施例による電力管理システムは、コアによる特定の電圧ニーズにすばやく対応することができる。
開示された主題の「one embodiment」又は「an embodiment」に明細書中で言及していることは、その実施例に関して説明する特定の特徴、構造又は特性が、開示された主題の少なくとも１つの実施例に含まれていることを意味している。よって、本明細書を通した種々の箇所に存在している句「in one embodiment」は必ずしもその全てが同じ実施例を表している訳でない。
図１は、多コア・プロセッサを用いることができるコンピュータ・システム１００の一例を示す。コンピュータ・システム１００は、システム相互接続１１５に結合された１つ又は複数のプロセッサ１１０を含み得る。プロセッサ１１０は、複数のVR（図示せず）を備えた電力管理システム１０５によって電力が供給される多コア・プロセッサであり得る。別々のVRは、異なる電圧を供給することができる。各VRの出力電圧は、VRが電力を供給する先のコアの方向で調節することができる。電圧管理システムは、多コア・プロセッサと同じダイ上に存在し得る。電力管理システムは更に、プロセッサ・ダイと同じパッケージに搭載されたVRダイを備えた多コア・プロセッサと別個のダイに存在し得る。
コンピュータ・システム１００は、システム相互接続１１５に結合されたチップセット１３０も含み得る。チップセット１３０は、１つ又は複数の集積回路パッケージ又はチップを含み得る。チップセット１３０は、例えば、BI／OSファームウェア、キーボード、マウス、記憶装置、ネットワーク・インタフェース等などのコンピュータ・システム１００の他の構成部分１６０との間のデータ転送をサポートするために１つ又は複数の装置インタフェース１３５を含み得る。チップセット１３０は、PCI（周辺機器相互接続用のインタフェース）バス１７０に結合することができる。チップセット１３０は、ＰＣＩバス１７０へのインタフェースを備えるＰＣＩブリッジ１４５を含み得る。ＰＣＩブリッジ１４５は、プロセッサ１１０および他の構成部分１６０と、例えば、オーディオ装置１８０やディスク・ドライブ１９０などの周辺装置との間のデータ・パスを備えることができる。図示していないが、他の装置もＰＣＩバス１７０に結合することができる。
更に、チップセット１３０は、主メモリ１５０に結合されたメモリ・コントローラ１２５を含み得る。主メモリ１５０は、データ、及び、システムに含まれるプロセッサ１１０や何れかの他の装置によって実行される命令シーケンスを記憶することができる。メモリ・コントローラ１２５は、コンピュータ・システム１００におけるプロセッサ１１０や他の装置に関連付けられたメモリ・トランザクションに応答して主メモリ１５０にアクセスすることができる。一実施例では、メモリ・コントローラ１５０は、プロセッサ１１０や特定の他の回路にあり得る。主メモリ１５０は、メモリ・コントローラ１２５がデータを読み出し、かつ／又は書き込むアドレス指定可能な記憶場所を提供する種々のメモリ装置を含み得る。主メモリ１５０は、ダイナミック・ランダム・アクセス・メモリ（DRAM）装置、シンクロナスDRAM(SDRAM)装置、2倍の信号速度（DDR）のSDRAM装置や他のメモリ装置などの１つ又は複数の各種メモリ装置を含み得る。
図２は、多コア・プロセッサを用いることができる別のコンピュータ・システムの例２００を示す。システム２００は、プロセッサ０ ２２０Aなどの複数のプロセッサを含み得る。システム２００における１つ又は複数のプロセッサは、多くのコアを有し得る。多コア・プロセッサが必要な電力は、複数のVR（図示せず）を備えた電力管理システム（例えば、２４０A、２４０M）によって供給することができる。別々のVRは、異なる電圧を供給することができる。各VRの出力電圧は、VRが電力を供給する先のコアの方向で調節することができる。電圧管理システムは、多コア・プロセッサと同じダイに存在し得る。電力管理システムは更に、プロセッサ・ダイと同じパッケージに搭載されたVRダイを備えた多コア・プロセッサとは別個のダイに存在し得る。システム２００内のプロセッサ２００は、システム相互接続２１０を用いて互いに接続することができる。システム相互接続２１０は、フロント・サイド・バス（ＦＳＢ）であり得る。各プロセッサは、入力／出力（I／O）装置及びメモリ２３０にシステム相互接続を介して接続することができる。
図３は、多コア・プロセッサを用いることができるコンピュータ・システムの更に別の例３００を示す。システム３００では、複数のプロセッサ（例えば、３２０A、３２０B、３２０Cや３２０D)を接続するシステム相互接続３１０は、リンクベースのポイントツーポイント接続である。各プロセッサは、リンク・ハブ（例えば、３３０A、３３０B、３３０Cや３３０D）を介してシステム相互接続に接続することができる。特定の実施例では、リンク・ハブは、システム・メモリとの間でトラフィックを連係するメモリ・コントローラと場所を共同使用することができる。１つ又は複数のプロセッサは多くのコアを有し得る。多コア・プロセッサが必要な電力は、複数のVR（図示せず）を備えた電力管理システム（例えば、340A、340B、340C、及び340D）によって供給することができる。別々のVRは、異なる電圧を供給することができる。各VRの出力電圧は、VRが電力を供給する先のコアの方向で調節することができる。電圧管理システムは、多コア・プロセッサと同じダイに存在し得る。電力管理システムは、プロセッサ・ダイと同じパッケージに搭載されたVRダイを備えた多コア・プロセッサと別個のダイに存在することもできる。
図１、図２又は図３では、多コア・プロセッサを冷却システムに熱結合して、プロセッサが発生した熱を放散することができる。冷却システムは、多コア・プロセッサ・パッケージの上部に取り付けられたヒート・スプレッダを含み得る。ヒート・スプレッダは、ヒート・スプレッダを取り囲む周囲空気への、多コア・プロセッサからの熱の放散の一助となる。一実施例は、冷却システムは、多コア・プロセッサ・パッケージの上部に一方端が熱結合され、熱交換器に他方端が熱結合されたヒート・パイプを含み得る。ヒート・パイプは、多コア・プロセッサから熱交換器に熱を伝える一助となる。これにより、コンピュータ・システムの外に熱が放散され得る。
図４は、多コア・プロセッサの例４００の構造を示す。プロセッサ４００は、２次元（２D）相互接続ファブリック４３０上に位置する8×8アレイのコア（例えば、コア４１０A）を備える。各コアはその局所メモリを有し得る（図示せず）。相互接続ファブリック４３０に取り付けられた共有メモリ（例えば、４２０A、４２０B、及び４２０C）も存在し得る。入力／出力（「I／O」）相互接続領域が、プロセッサ４００内のコアを取り囲む。I／O相互接続は通常、コアへの効率的な垂直方向の電流供給を可能にするために周囲（例えば、北の境界、南の境界、東の境界、及び西の境界）にある。話を単純にするために、図４は、プロセッサ・ダイ内の西側のI／O装置４４０A及び東側のI／O装置４４０Bのみを示す。I／O相互接続は、特定の他の実施例におけるコアの間に埋め込むことができる。単一のコア、又は少数に過ぎないコアを有するプロセッサと比較すれば、多コア・プロセッサにおけるコアの数は大きい。その結果、多コア・プロセッサにおける各コアのサイズは、単一コア・プロセッサ又は多コア・プロセッサにおけるコアと比較して小さい。図４は、６４個のコアのみを有するプロセッサ４００の例を示しているが、多コア・プロセッサにおけるコアの数は、変動し得るものであり、６４よりもずっと大きい（例えば、２５６、５１２、１０２４である）ことがあり得る。
多コア・プロセッサにおける構成部分は、単一コア・プロセッサ又はマルチコア・プロセッサにおけるものよりも寸法が小さいので、熱に対する耐性がより低い。よって、多コア・プロセッサによる電力消費を削減することが望ましい。多コア・プロセッサを用いた通常のコンピュータ・システムでは、多コア・プロセッサにおけるコア全てに、同じ電力が供給される。マザーボード上の電圧調節器（「ＶＲ」）は、多コア・プロセッサにおけるコア及び記憶装置（例えば、メモリ及びキャッシュ）全てに単一の電圧（「Vcc」）を供給し、プロセッサにおける入力／出力（「I／O」）全てに別の電圧（「Vtt」）を供給する。前述の単一Vcc電力管理手法の結果、多コア・プロセッサは、実際に必要である電力よりも多くの電力を消費し得る。コアは、異なる供給電圧を必要とし得るからである。
コアの動作は、アプリケーション、コア温度、過渡電流消費、信頼度や他の要因に依存する。例えば、一部のアプリケーションでは、変動、及び経時劣化のために特定の他のコアの信頼度が低いと認められた後に機能することが必要になるまで、特定のコアはアクティブでないことがあり得る。前述のイナクティブなコアは、非常に低い供給電圧しか必要としないことがあり得るか、又は単にシャットオフされ得る。前述のアクティブ・コアの場合、その電圧要件は異なり得る。単一コア内でも、非アクティブ部分はシャットダウンされ得る。性能クリティカルでない部分は、有効電力を節減するために、より低い電圧にかけられ得る。よって、可変のコアレベルのVcc調節又はサブコアレベルのVcc調節、及び高速駆動／シャットオフは、かなりの電圧節減をもたらし得る。多コア・プロセッサの場合の電力管理システムの可変コアレベル／サブコアレベルのVcc調節、及び高速駆動／シャットオフを達成するための手法はいくつか存在し得る。
図５は、可変のコア／サブコアレベルVcc調節及び高速駆動／シャットオフ機能を提供することが可能な電力管理システムによって多コア・プロセッサが給電される一構造例５００を示す。構造５００におけるコア及び共有メモリの配置は、図４に示すものと同様である。しかし、構造５００では、各コアはそれ自身の局所VR（例えば、コア410AのVR510A）を有する。更に、各I／O相互接続装置は、それ自身の局所VR（例えば、I／O装置４４０AのVR５２０Aや、I／O装置４４０BのVR５２０B）を有する。コアの各局所VRの出力電圧は、コアの制御下で調節することができる。例えば、コアが、アクティブであり、高周波で動作する必要がある場合、コアは、高電圧の供給をVRに指示する旨の信号をその局所VRに送出することができる。コアが、非計算集約的動作を行っており、高周波で動作しなくてよい場合、コアは、低電圧の供給をその局所VRに要求することができる。コアは、アクティブでない場合、その電源をシャットオフする旨をその局所VRに指示することができる。局所VRが前述の信号をコアから受け取ると、局所VRはすばやく動作し、要求通りに電圧を供給する。I／O装置は外部構成部分と通信しなければならないので、その電圧供給が調節されないことが望ましいことがあり得る。
図５は、コア毎に１VRを示しているが、一実施例では、一VRによって電力が供給される複数のコアが存在し得る。例えば、列毎に一VR、及び行毎に一VRが存在する。前述のVRは、多コア・プロセッサにおけるコア全てによって共有される。別の実施例では、コア毎に２つ以上のVRが存在し得る。コア内の別々の部分には、別々のVRが電圧を供給するので、コアの別々の部分は、異なるVccで動作し得る。構造５００によって示すように、VRは、コアと同じダイ上にあり、電力を供給する先のコアと非常に近い。VR及びコアがそのように密接に一体化されていることは、電力供給パスを最小にする一助になり、よって、抵抗損失及び誘導損失をかなり削減する。
図6は、可変のコア／サブコアレベルVcc調節及び高速駆動／シャットオフ機能を提供することが可能な電力管理システムによって多コア・プロセッサが給電される別の構造例６００を示す。構造６００におけるコア及び共有メモリの配置は、図４に示すものと類似している（共有メモリ及び相互接続ファブリックは図６に示していない）。コア（例えば、６２０A）は、スイッチを介して相互接続ファブリックに接続される。I／O装置６３０A、６３０B、６３０C及び６３０Dは、西側I／O装置、北側I／O装置、東側I／O装置、及び南側I／O装置である。図５に示す構造５００におけるように、構造６００では、VR（例えば、VR６４０A）はコア及びI／O装置と同じダイ上に存在するが、図５に示すものと同様にコア及び／又はI／O装置と一体化されている訳ではない。構造６００では、VRは、コア及びI／O装置のダイ領域６１０を取り囲む。各VRは、少なくとも１つのコア及び／又は１つのI／O装置に給電する。図６００では、ＶＲはI／O領域外に存在しているが、しかし、一実施例では、ＶＲは、コア領域外であるが、I／O領域内に存在し得る。各ＶＲの出力電力は、ＶＲが電力を供給する先の１つのコア（又は複数のコア）の制御下で調節することができる。図６に示していないが、一部のＶＲを、図５に示すものと同様に一体化することができる一方、他のＶＲはコアのダイ領域を取り囲む。
例５００（図５に示す）又は例６００（図６に示す）では、多コア・プロセッサのコア、及びＶＲをホスティングするダイは、コンピュータ・システム内のマザーボードにコア及びＶＲを接続するために複数のビンを有するパッケージ基板に搭載することができる。
図５及び図６では、ＶＲ及びコアは単一のダイ（「ダイ上ＶＲ」）を共有する。前述のダイ上ＶＲの配置は、ＶＲからコアへの電力供給パスを短縮する一助となり、よって、供給パス上の電力の抵抗損失及び誘導損失を削減する。更に、電力を供給する対象のＶＲ及びコアは同じダイ上で互いに近いので、コアからその対応するＶＲにＶＩＤ信号を伝えることは比較的簡単である。しかし、各ＶＲは複数の相を有し、各相はそれ自身のインダクタを有する必要がある。図５や図６に示すものなどの、ダイ上のVRの配置は、ダイ上のインダクタの処理手法をマイクロプロセッサ処理手法に一体化させることを必要とする。多コア・マイクロプロセッサの生産における前述の一体化の実現には非常に費用がかかり得る。
図７は、多くのVccを多コア・プロセッサに供給する別の例７００を示す。例７００では、多くのVR（「例えば、VR７３０A」）を備えた電力管理システムは、多コア・プロセッサ・ダイ７１０とは別個のダイ（「VRダイ」）７２０上にある。VRダイは、VRモジュール（「VRM」）としても表すことができる。VRダイ上では、装置７４０A及び７４０Bは、多コア・プロセッサ・ダイ上の西側I／O装置４４０A及び東側I／O装置４４０BからVID要求信号を受け取ることができる。一実施例では、多コア・プロセッサ・ダイ上の各コアは、VRM内のそれ自身のVRを有し得る。例えば、コア４１０Aはそれ自身のVR７３０Aを有し得る。各I／O装置はそれ自身のVRをVRMに有し得る。例えば、西側I／O装置４４０A及び東側I／O装置４４０Bは、７４０A及び７４０Bそれぞれにそれら自身VRを含み得る。別の実施例では、２つ以上のコア及び／又はI／O装置は、VRMにおける一VRを共有することができる。更に別の実施例では、多コア・プロセッサ上のコア及び／又はI／O装置は、コア及び／又はI／O装置の別々の部分に電圧を供給するために2つ以上のVRを有し得る。
多コア・プロセッサ及びその対応するVRMは別個のダイ上に配置されているので、プロセッサ上の種々の電力入力でのVccのニーズを規定するために多コア・プロセッサからVRMにルーティングされた別個のVID相互接続があり得る。例えば、VID相互接続７５０A及び７５０Bは、VID要求信号を西側I／O装置４４０Aから装置７４０Aに、かつ、東側I／O装置４４０Bから装置７４０Bにそれぞれ供給することができる。更に、VRダイは、有効電力及び漏れ電力の制御のためにボディ・バイアス信号を多コア・プロセッサに供給することができる。VRは別個のダイ上に存在するので、多コア・プロセッサ内のコアとVRを一体化させなくてよく、よって、多コア・プロセッサの製造において、ダイ上のインダクタを処理する手法を用いることは必要でない（ダイ上のインダクタの処理はVRダイ上で行う）。
別個のVRダイは、同じパッケージにおいて多コア・プロセッサ・ダイとパッケージングすることができる。図８は、一パッケージにVRダイ及び多コア・プロセッサ・ダイを併せてパッケージングするための一例８００を示す。図に示すように、VRダイ８２０は、多コア・ダイ８１０とパッケージ基板８３０との間に挟まれている。VRダイ上の各VRは、多コア・プロセッサ・ダイに向かい合った側に少なくとも１つの電力出力点（例えば、８８０B及び８９０B）を有する。VRダイ上の各出力点に対応して、VRダイのほうを向いている、多コア・プロセッサ・ダイの側に電圧受取点（例えば、８８０A及び８９０A）が存在している。電圧出力及び電圧受取点の各対は、図８に示すようにVRダイ及び多コア・プロセッサが併せてパッケージングされる場合に電子的に互いに結合するような形態にすることができる。例えば、各電圧出力点は、接続突起の形態にすることができ。その対応する電圧受取点は、接続パッドの形態にすることができる。２つのダイが互いにパッケージングされる場合、各接続突起は、その対応する接続パッドに物理的に接触する。更に、VRダイ上及び多コア・プロセッサ・ダイ上にVID信号の接続点が存在し得る。VRダイ上のVID接続点、及び多コア・プロセッサ・ダイ上のその対応する接続点は、電圧出力及び入力接続点のそれと同様な形態にし得る。
パッケージ基板における、VRダイが搭載された側の他方の側に複数の接続手段（ピン、はんだボール、銅パック等など）（図８には示していない）が存在し得る。前述の接続手段は、パッケージ基板から少なくとも部分的に突出して、VRダイ及び多コア・プロセッサ・ダイをコンピュータ・システムのマザーボードに接続することができる。通常、多コア・プロセッサは、そのダイ上のI／O装置を介してマザーボードと接続される。これは、図４に示すように、通常、多コア・プロセッサ・ダイの境界上に位置する。多コア・プロセッサ・ダイ上のI／O装置が、パッケージ基板内の複数の接続手段に接続するために、スルー・シリコン・ビア（「TSV」）（例えば、８５０B及び８７０B）は、多コア・プロセッサ・ダイ上のI／O領域に対応する、VRダイ上の領域に構成することができる。パッケージ基板における複数の接続手段と多コア・プロセッサ・ダイとの間の接続に加えて、パッケージ基板における複数の接続手段とVRダイとの間にも接続（例えば、８４０及び９６０）が存在する。前述の接続は、VRダイへの電力入力信号及び／又は制御信号用である。
図9は、一パッケージにVRダイ及び多コア・プロセッサ・ダイを併せてパッケージングする一例900を示す。図に示すように、パッケージ基板９３０は、多コア・ダイ８１０とVRダイ９２０との間に挟まれていることがあり得る。VRダイ上の各VRは、パッケージ基板に向かい合った側に少なくとも１つの電力出力点（例えば、９８０B及び９９０B）を有する。VRダイ上の各出力点に対応して、パッケージ基板に向かい合った、多コア・プロセッサ・ダイの側に電圧受取点（例えば、９８０A及び９９０A）が存在している。電圧出力及び電圧受取点の各対は、パッケージ基板における接続線を介して互いに電子的に結合することができる。更に、VRダイ上及び多コア・プロセッサ・ダイ上にVID信号の接続点（例えば、９５０A、９５０B、９６０A及び９６０B）が存在し得る。VRダイ上のVID接続点、及び多コア・プロセッサ・ダイ上のその対応する接続点は、電圧出力及び入力接続点の結合に用いるものと同様に互いに電子的に結合することができる。
パッケージ基板に搭載された複数の接続手段（ピン、はんだボール、銅パック等）が存在し得る。複数の接続手段は、パッケージ基板から少なくとも部分的に突出して、VRダイ及び多コア・プロセッサ・ダイをコンピュータ・システムのマザーボードに接続することができる。通常、多コア・プロセッサは、そのダイ上にI／O装置を介してマザーボードと接続される。パッケージ基板における複数の接続手段と多コア・プロセッサとの間の接続に加えて、パッケージ基板における複数の接続手段とVRダイとの間にも接続（例えば、９４０及び９７０が存在する。前述の接続は、VRダイへの電力入力信号及び／又は制御信号用である。
例８００（図８に示す）又は例９００（図９に示す）には、VRダイ及び多コア・プロセッサ・ダイのパッケージに熱結合された冷却システムが存在し得る。例えば、例８００では、冷却システムは、多コア・プロセッサの上表面に近い側からパッケージに熱結合することができる。例９００では、冷却システムは、多コア・プロセッサ・ダイの上表面に近い側から、かつ／又はVRダイの底表面に近い側からパッケージに熱結合することができる。
開示された主題の実施例は、多コア・プロセッサの環境で説明しているが、本願において開示されたものは、複数の部品／装置を有し、部品／装置レベルのVcc調節、及び高速電力駆動／シャットオフを必要とし得る如何なる集積回路の電力供給及び電力管理にも用いることが可能である。
開示された主題の例示的な実施例は図１乃至図９におけるブロック図及びフロー図を参照して説明しているが、開示された主題を実現する多くの他の方法を代わりに用いることができることを当業者は容易に理解できるであろう。例えば、フロー図におけるブロックの実行の順序を変更することができ、かつ／又は前述のブロック図／フロー図におけるブロックの一部を変更し、除外し、又は組み合わせることができる。
前述では、開示された主題の種々の局面を説明している。説明の目的で、特定の数字、システム及び構成を表して、主題が徹底的に分かるようにしている。しかし、本開示の利益を有する当業者には、具体的な詳細なしで主題を実施することができることが明らかである。一方、開示された主題を分かりにくくすることがないように周知の特徴、構成部分又はモジュールは省略し、単純にし、組み合わせ、又は分離している。
例証的な実施例を参照して、開示された主題を説明したが、この説明は、限定的な意味合いで解されることを意図するものでない。開示された主題が関係する当該技術分野における当業者に明らかである、例証的な実施例の種々の修正及び主題の他の実施例は、開示された主題の範囲内に収まるものと認められる。
多コア・プロセッサを用いることができるコンピュータ・システムの一例を示す図である。 多コア・プロセッサを用いることができるコンピュータ・システムの別の例を示す図である。 多コア・プロセッサを用いることができるコンピュータ・システムの更に別の例を示す図である。 例示的な多コア・プロセッサの構造を示す図である。 それ自身の電圧調節器を各コアが有する多コア・プロセッサの一例の構造を示す図である。 コアを取り囲む電圧調節器を備えた、多コア・プロセッサの別の例の構造を示す図である。 多コア・プロセッサ電力管理の一手法例を示す図である。 多コア・プロセッサへの電力の供給、及び多コア・プロセッサの電力の管理の一例を示す図である。 多コア・プロセッサへの電力の供給、及び多コア・プロセッサの電力の半理の別の例を示す図である。

Claims (20)

  1. 集積回路の電力を管理する装置であって、
    パッケージ基板と、
    電圧調節器モジュールの第１のダイであって、前記第１のダイが前記パッケージ基板上に搭載され、前記電圧調節器モジュールが複数の電圧調節器を含む第１のダイと、
    前記集積回路の第２のダイとを備え、前記パッケージ基板、前記第１のダイ、及び前記第２のダイは、同じパッケージにパッキングされ、前記集積回路は複数の電子装置を含み、前記第１のダイにおける各電圧調節器を前記第２のダイに電子的に結合して、前記第２のダイにおける１つ又は複数の電子装置に電力を供給する装置。
  2. 請求項１記載の装置であって、前記第２のダイは、前記複数の電子装置の入力／出力（I／O）相互接続を含み、前記I／O相互接続は電圧識別（「VID」）信号の相互接続を含み、前記VID信号は、前記第１のダイ内の電圧調節器への、特定の値を備えた、電圧の供給に対する、前記第２のダイ内の電子装置からの要求を含み、前記要求を受け取ると、前記電圧調節器は、前記特定の値の電圧を前記電子装置に供給する装置。
  3. 請求項２記載の装置であって、前記パッケージ基板が前記第１のダイと前記第２のダイとの間にある装置。
  4. 請求項２記載の装置であって、前記第１のダイが前記第２のダイと前記パッケージ基板との間にある装置。
  5. 請求項４記載の装置であって、VID信号の前記相互接続は、前記第１のダイにおける前記複数の電圧調節器のうちの１つ又は複数に前記第２のダイにおける前記複数の電子装置それぞれから前記VID信号を送信するために前記第１のダイに電子的に結合された装置。
  6. 請求項１記載の装置であって、前記第１のダイにおける各電圧調節器は、前記電圧調節器が電力を供給する先の、前記第２のダイにおける１つ又は複数の電子装置とアラインされる装置。
  7. 請求項１記載の装置であって、前記集積回路は多コア・プロセッサを備え、前記多コア・プロセッサは複数のコアを含み、前記複数の電子装置それぞれは、前記複数のコアのうちの１つを含む装置。
  8. 集積回路の電力を管理する装置であって、
    パッケージ基板と、
    前記パッケージ基板上に搭載されたダイとを備え、前記ダイは、前記集積回路、及び複数の電圧調節器を含み、前記集積回路は複数の電子装置を含み、前記複数の電圧調節器それぞれは、前記複数の電子装置の１つ又は複数に電力を供給する装置。
  9. 請求項８記載の装置であって、前記ダイは、前記複数の電子装置の入力／出力（I／O）相互接続、及び電圧識別（「ＶＩＤ」）信号の相互接続を備え、前記ＶＩＤ信号は、電圧調節器への、特定値を備えた電圧供給に対する、電子装置からの要求を含み、前記要求を受け取ると、前記電圧調節器は、前記電子装置に、前記特定値の電圧を供給する装置。
  10. 請求項８記載の装置であって、前記複数の電圧調節器は、前記ダイ内の前記複数の電子装置と一体化される装置。
  11. 請求項８記載の装置であって、前記複数の電圧調節器は、前記ダイ内の前記複数の電子装置の周囲に存在する装置。
  12. 請求項８記載の装置であって、前記集積回路は多コア・プロセッサを備え、前記多コア・プロセッサは複数のコアを含み、前記複数の電子装置それぞれは、前記複数のコアのうちの１つを含む装置。
  13. コンピュータ・システムであって、
    複数のコアを含む多コア・プロセッサと、
    前記多コア・プロセッサ用データを記憶するための非揮発性メモリと、
    前記複数のコアに電力を供給するための複数の電圧調節器とを備え、
    前記複数の電圧調節器それぞれは、前記電圧調節器が電力を供給する先の、前記複数のコアのうちの１つ又は複数（「電力受取対象」）の近くに位置し、前記電力受取対象に、前記電力受取対象によって要求された特定値を備えた電圧供給を提供することができるコンピュータ・システム。
  14. 請求項１３記載のシステムであって、電圧識別（「VID」）信号の相互接続を更に備え、前記VID信号は、前記複数の電圧調節器のうちの１つへの、特定値を備えた電圧供給に対する、前記複数のコアのうちの１つからの要求を含み、前記要求を受け取ると、前記電圧調節器は、前記コアに前記特定値の電圧を供給するシステム。
  15. 請求項１３記載のシステムであって、前記複数の電圧調節器は第１のダイ上に存在し、前記複数のコアが第２のダイ上に存在し、前記第１のダイ及び前記第２のダイは、パッケージ基板と同じパッケージにパッキングされ、前記第１のダイにおける各電圧調節器を前記第２のダイに電子的に結合して、前記第２のダイにおける１つ又は複数のコアに電力を供給するシステム。
  16. 請求項１５記載のシステムであって、前記パッケージ基板が前記第１のダイと前記第２のダイとの間にあるシステム。
  17. 請求項１５記載のシステムであって、前記第１のダイが前記第２のダイと前記パッケージ基板との間にあるシステム。
  18. 請求項１３記載のシステムであって、前記複数のコア及び前記複数の電圧調節器はダイ上に存在し、前記ダイはパッケージ基板とパッケージングされるシステム。
  19. 請求項１８記載のシステムであって、前記複数の電圧調節器は、前記ダイ内の前記複数のコアと一体化されるシステム。
  20. 請求項１８記載のシステムであって、前記複数の電圧調節器は、前記ダイ内の前記複数の電子装置の周囲に存在するシステム。
JP2008533528A 2005-09-28 2006-09-26 多コア・プロセッサの電力供給及び電力管理 Pending JP2009510617A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/238,489 US7568115B2 (en) 2005-09-28 2005-09-28 Power delivery and power management of many-core processors
PCT/US2006/037522 WO2007038529A2 (en) 2005-09-28 2006-09-26 Power delivery and power management of many-core processors

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011245570A Division JP2012038347A (ja) 2005-09-28 2011-11-09 多コア・プロセッサの電力供給及び電力管理

Publications (1)

Publication Number Publication Date
JP2009510617A true JP2009510617A (ja) 2009-03-12

Family

ID=37795149

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008533528A Pending JP2009510617A (ja) 2005-09-28 2006-09-26 多コア・プロセッサの電力供給及び電力管理
JP2011245570A Pending JP2012038347A (ja) 2005-09-28 2011-11-09 多コア・プロセッサの電力供給及び電力管理

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2011245570A Pending JP2012038347A (ja) 2005-09-28 2011-11-09 多コア・プロセッサの電力供給及び電力管理

Country Status (8)

Country Link
US (1) US7568115B2 (ja)
JP (2) JP2009510617A (ja)
KR (1) KR100974363B1 (ja)
CN (2) CN101278250B (ja)
DE (1) DE112006002506B4 (ja)
GB (1) GB2444013A (ja)
HK (1) HK1158340A1 (ja)
WO (1) WO2007038529A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009009577A (ja) * 2007-06-28 2009-01-15 Intel Corp 分散システムにおける動的な電力管理を実現するためのコア動作検出のための方法、システム及び装置
JP2013513190A (ja) * 2009-12-31 2013-04-18 インテル・コーポレーション 高効率且つリアルタイムでプラットフォーム電力管理アーキテクチャを実行する装置
JP2013539121A (ja) * 2010-09-23 2013-10-17 インテル コーポレイション コア単位電圧及び周波数制御の提供

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7263457B2 (en) * 2006-01-03 2007-08-28 Advanced Micro Devices, Inc. System and method for operating components of an integrated circuit at independent frequencies and/or voltages
US7685441B2 (en) * 2006-05-12 2010-03-23 Intel Corporation Power control unit with digitally supplied system parameters
US7949887B2 (en) 2006-11-01 2011-05-24 Intel Corporation Independent power control of processing cores
JP4945224B2 (ja) * 2006-11-30 2012-06-06 株式会社東芝 コントローラ、情報処理装置、および供給電圧制御方法
US8397090B2 (en) * 2006-12-08 2013-03-12 Intel Corporation Operating integrated circuit logic blocks at independent voltages with single voltage supply
US7692278B2 (en) * 2006-12-20 2010-04-06 Intel Corporation Stacked-die packages with silicon vias and surface activated bonding
US7977218B2 (en) * 2006-12-26 2011-07-12 Spansion Llc Thin oxide dummy tiling as charge protection
US8601292B2 (en) 2008-03-31 2013-12-03 Intel Corporation Supply margining method and apparatus
US20090290773A1 (en) * 2008-05-21 2009-11-26 Varian Medical Systems, Inc. Apparatus and Method to Facilitate User-Modified Rendering of an Object Image
JP4868012B2 (ja) * 2009-03-09 2012-02-01 日本電気株式会社 コンピュータシステム、コンピュータシステムの制御方法、及びプログラム
US8064197B2 (en) 2009-05-22 2011-11-22 Advanced Micro Devices, Inc. Heat management using power management information
US8587595B2 (en) 2009-10-01 2013-11-19 Hand Held Products, Inc. Low power multi-core decoder system and method
US8473818B2 (en) 2009-10-12 2013-06-25 Empire Technology Development Llc Reliable communications in on-chip networks
US8635470B1 (en) * 2009-12-16 2014-01-21 Applied Micro Circuits Corporation System-on-chip with management module for controlling processor core internal voltages
US8812879B2 (en) * 2009-12-30 2014-08-19 International Business Machines Corporation Processor voltage regulation
US8635476B2 (en) 2010-12-22 2014-01-21 Via Technologies, Inc. Decentralized power management distributed among multiple processor cores
US8782451B2 (en) 2010-12-22 2014-07-15 Via Technologies, Inc. Power state synchronization in a multi-core processor
US8930676B2 (en) 2010-12-22 2015-01-06 Via Technologies, Inc. Master core discovering enabled cores in microprocessor comprising plural multi-core dies
US8972707B2 (en) 2010-12-22 2015-03-03 Via Technologies, Inc. Multi-core processor with core selectively disabled by kill instruction of system software and resettable only via external pin
US9460038B2 (en) 2010-12-22 2016-10-04 Via Technologies, Inc. Multi-core microprocessor internal bypass bus
US8631256B2 (en) * 2010-12-22 2014-01-14 Via Technologies, Inc. Distributed management of a shared power source to a multi-core microprocessor
US8637212B2 (en) 2010-12-22 2014-01-28 Via Technologies, Inc. Reticle set modification to produce multi-core dies
CN102609075A (zh) * 2012-02-21 2012-07-25 李�一 多核处理器电源管理电路
US9274580B2 (en) * 2012-06-29 2016-03-01 Intel Corporation Voltage regulator supplying power exclusively to a non-core region of a processor having a supply capability threshold
US9009508B2 (en) * 2012-08-28 2015-04-14 Advanced Micro Devices, Inc. Mechanism for reducing interrupt latency and power consumption using heterogeneous cores
US9081577B2 (en) * 2012-12-28 2015-07-14 Intel Corporation Independent control of processor core retention states
CN103914121B (zh) * 2013-01-04 2017-04-19 华为技术有限公司 多机系统、用于优化多机系统功耗的方法及装置
US9823719B2 (en) 2013-05-31 2017-11-21 Intel Corporation Controlling power delivery to a processor via a bypass
EP2811367A1 (en) * 2013-06-04 2014-12-10 Ericsson Modems SA A method for controlling powering of a mobile platform
CN103412637A (zh) * 2013-08-12 2013-11-27 浪潮电子信息产业股份有限公司 一种可变相数的cpu vr的节能方法
US9417675B2 (en) * 2014-05-29 2016-08-16 Silicon Storage Technology, Inc. Power sequencing for embedded flash memory devices
US9645598B2 (en) * 2014-07-14 2017-05-09 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Controlling distributed power stages responsive to the activity level of functions in an integrated circuit
US9882383B2 (en) * 2014-12-23 2018-01-30 Intel Corporation Smart power delivery network
US10236209B2 (en) * 2014-12-24 2019-03-19 Intel Corporation Passive components in vias in a stacked integrated circuit package
US10481671B2 (en) 2015-05-21 2019-11-19 Hitachi, Ltd. Power saving for a computer system and computer based on differences between chip regions in processing and communication times
US9974176B2 (en) * 2015-07-10 2018-05-15 Cisco Technology, Inc. Mass storage integration over central processing unit interfaces
JP2017084148A (ja) * 2015-10-29 2017-05-18 富士通株式会社 制御装置、制御方法及び制御プログラム
US9848515B1 (en) 2016-05-27 2017-12-19 Advanced Micro Devices, Inc. Multi-compartment computing device with shared cooling device
US11532906B2 (en) * 2018-06-29 2022-12-20 Intel Corporation Hybrid socket for higher thermal design point processor support

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000066776A (ja) * 1998-08-03 2000-03-03 Lucent Technol Inc システムのサブ回路の電力消費を制御する方法
JP2000122753A (ja) * 1998-10-15 2000-04-28 Nec Eng Ltd Ｖｒｍ誤実装防止回路
JP2001274265A (ja) * 2000-03-28 2001-10-05 Mitsubishi Electric Corp 半導体装置
JP2002083872A (ja) * 2000-06-22 2002-03-22 Hitachi Ltd 半導体集積回路
WO2002029893A1 (fr) * 2000-10-03 2002-04-11 Hitachi, Ltd Dispositif à semi-conducteur
WO2003027820A2 (en) * 2001-09-28 2003-04-03 Intel Corporation Method and apparatus for adjusting the voltage and frequency to minimize power dissipation in a multiprocessor system
JP2003521059A (ja) * 2000-01-27 2003-07-08 プリマリオン， インコーポレイテッド 制御されたパワーを集積回路に供給するための装置
JP2003224193A (ja) * 2002-01-30 2003-08-08 Matsushita Electric Ind Co Ltd 半導体装置及びその駆動方法
JP2004259879A (ja) * 2003-02-25 2004-09-16 Ricoh Co Ltd レギュレータ内蔵型半導体装置
EP1555595A2 (en) * 2004-01-13 2005-07-20 Lg Electronics Inc. Apparatus for controlling power of processor having a plurality of cores and control method of the same

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9206020D0 (en) 1992-03-19 1992-04-29 Astec Int Ltd Transition resonant convertor
US5694297A (en) 1995-09-05 1997-12-02 Astec International Limited Integrated circuit mounting structure including a switching power supply
WO1998025304A1 (fr) 1996-12-04 1998-06-11 Hitachi, Ltd. Dispositif a semi-conducteur
US6535988B1 (en) 1999-09-29 2003-03-18 Intel Corporation System for detecting over-clocking uses a reference signal thereafter preventing over-clocking by reducing clock rate
JP2001185676A (ja) * 1999-12-24 2001-07-06 Sharp Corp 半導体装置
US6791846B2 (en) 2000-10-30 2004-09-14 Sun Microsystems, Inc. Power distribution system with a dedicated power structure and a high performance voltage regulator
US6792553B2 (en) 2000-12-29 2004-09-14 Hewlett-Packard Development Company, L.P. CPU power sequence for large multiprocessor systems
US6952748B1 (en) * 2001-01-02 2005-10-04 Advanced Micro Devices, Inc. Voltage request arbiter
US6792489B2 (en) * 2001-03-30 2004-09-14 Intel Corporation Multistage configuration and power setting
US6861739B1 (en) * 2001-05-15 2005-03-01 Lsi Logic Corporation Minimum metal consumption power distribution network on a bonded die
US20030030326A1 (en) 2001-08-10 2003-02-13 Shakti Systems, Inc. Distributed power and supply architecture
US6674646B1 (en) * 2001-10-05 2004-01-06 Skyworks Solutions, Inc. Voltage regulation for semiconductor dies and related structure
US7952194B2 (en) * 2001-10-26 2011-05-31 Intel Corporation Silicon interposer-based hybrid voltage regulator system for VLSI devices
AU2003213618A1 (en) 2002-02-25 2003-09-09 Molex Incorporated Electrical connector equipped with filter
US20040142603A1 (en) 2002-07-24 2004-07-22 Walker J. Thomas Attachable modular electronic systems
WO2004077851A1 (en) 2003-02-24 2004-09-10 Autocell Laboratories, Inc. Wireless access protocol system and method
GB2399684B (en) 2003-03-18 2006-06-28 Shuttle Inc Placement structure of an integrated motherboard
JP2006527444A (ja) * 2003-06-10 2006-11-30 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 再構成可能な電源および／またはクロック周波数ドメインを備えた組み込み型コンピューティングシステム
US7079148B2 (en) * 2003-07-23 2006-07-18 Hewlett-Packard Development Company, L.P. Non-volatile memory parallel processor
US7392099B2 (en) 2003-12-12 2008-06-24 Hewlett-Packard Development Company, L.P. System and method for power management when an operating voltage is between two thresholds
WO2005086978A2 (en) 2004-03-11 2005-09-22 International Rectifier Corporation Embedded power management control circuit
US7523337B2 (en) 2004-08-19 2009-04-21 Intel Corporation Power delivery system in which power supply and load exchange power consumption measurements via digital bus
US20060065962A1 (en) 2004-09-29 2006-03-30 Intel Corporation Control circuitry in stacked silicon
US20060071650A1 (en) 2004-09-30 2006-04-06 Narendra Siva G CPU power delivery system
US7698576B2 (en) 2004-09-30 2010-04-13 Intel Corporation CPU power delivery system
KR101108397B1 (ko) 2005-06-10 2012-01-30 엘지전자 주식회사 멀티-코어 프로세서의 전원 제어 장치 및 방법

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000066776A (ja) * 1998-08-03 2000-03-03 Lucent Technol Inc システムのサブ回路の電力消費を制御する方法
JP2000122753A (ja) * 1998-10-15 2000-04-28 Nec Eng Ltd Ｖｒｍ誤実装防止回路
JP2003521059A (ja) * 2000-01-27 2003-07-08 プリマリオン， インコーポレイテッド 制御されたパワーを集積回路に供給するための装置
JP2001274265A (ja) * 2000-03-28 2001-10-05 Mitsubishi Electric Corp 半導体装置
JP2002083872A (ja) * 2000-06-22 2002-03-22 Hitachi Ltd 半導体集積回路
WO2002029893A1 (fr) * 2000-10-03 2002-04-11 Hitachi, Ltd Dispositif à semi-conducteur
WO2003027820A2 (en) * 2001-09-28 2003-04-03 Intel Corporation Method and apparatus for adjusting the voltage and frequency to minimize power dissipation in a multiprocessor system
JP2003224193A (ja) * 2002-01-30 2003-08-08 Matsushita Electric Ind Co Ltd 半導体装置及びその駆動方法
JP2004259879A (ja) * 2003-02-25 2004-09-16 Ricoh Co Ltd レギュレータ内蔵型半導体装置
EP1555595A2 (en) * 2004-01-13 2005-07-20 Lg Electronics Inc. Apparatus for controlling power of processor having a plurality of cores and control method of the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009009577A (ja) * 2007-06-28 2009-01-15 Intel Corp 分散システムにおける動的な電力管理を実現するためのコア動作検出のための方法、システム及び装置
JP2013513190A (ja) * 2009-12-31 2013-04-18 インテル・コーポレーション 高効率且つリアルタイムでプラットフォーム電力管理アーキテクチャを実行する装置
US8990591B2 (en) 2009-12-31 2015-03-24 Intel Corporation Power management system for selectively changing the power state of devices using an OS power management framework and non-OS power management framework
JP2013539121A (ja) * 2010-09-23 2013-10-17 インテル コーポレイション コア単位電圧及び周波数制御の提供
JP2017021831A (ja) * 2010-09-23 2017-01-26 インテル コーポレイション コア単位電圧及び周波数制御の提供

Also Published As

Publication number Publication date
JP2012038347A (ja) 2012-02-23
WO2007038529A3 (en) 2007-06-28
GB0805204D0 (en) 2008-04-30
CN102073371B (zh) 2013-03-27
CN102073371A (zh) 2011-05-25
CN101278250B (zh) 2011-04-13
KR100974363B1 (ko) 2010-08-05
DE112006002506B4 (de) 2012-08-16
US20070070673A1 (en) 2007-03-29
DE112006002506T5 (de) 2008-09-25
CN101278250A (zh) 2008-10-01
WO2007038529A2 (en) 2007-04-05
GB2444013A (en) 2008-05-21
HK1158340A1 (en) 2012-07-13
KR20080039531A (ko) 2008-05-07
US7568115B2 (en) 2009-07-28

Similar Documents

Publication Publication Date Title
JP2009510617A (ja) 多コア・プロセッサの電力供給及び電力管理
CN109219848B (zh) 组合了高密度低带宽和低密度高带宽存储器的存储器系统
US10192598B2 (en) Memory device comprising programmable command-and-address and/or data interfaces
JP5579811B2 (ja) Ｃｐｕ電力配送システム
JP5847773B2 (ja) 装置及びプロセッサー
JP5970078B2 (ja) デバイス相互接続の変化を可能にする積層メモリ
US8713249B2 (en) Configurable memory controller/memory module communication system
JP6260806B2 (ja) 両面ダイパッケージ
US9305613B2 (en) Reconfigurable load-reduced memory buffer
US9691437B2 (en) Compact microelectronic assembly having reduced spacing between controller and memory packages
TW201530700A (zh) 記憶體裝置、備有堆疊式記憶體裝置之系統、以及記憶體晶粒元件（二）
US9454329B2 (en) Mirroring memory commands to memory devices
JP2021057570A (ja) メモリリソースを有するチップレットを備えたパッケージデバイス
US20220174843A1 (en) Cooling assembly with strap element to diminish lateral movement of cooling mass during installation of the cooling mass
JP5677489B2 (ja) 半導体装置
TW202234205A (zh) 增強式積體電路組件電力輸送技術
JP2017010605A (ja) デバイス相互接続の変化を可能にする積層メモリ
US7032060B2 (en) Control chip supporting plurality of buses and control chip set thereof
US20230282539A1 (en) Heatsink for a Memory and Routing Module
US20080320196A1 (en) Computer system with processor expansion device
TWI839537B (zh) 封裝裝置、運算系統及用以形成封裝裝置之方法
KR101104380B1 (ko) 반도체 칩 패키지, 이를 포함하는 반도체 모듈, 전자 시스템 및 반도체 칩 패키지의 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100922

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111109