TW202234205A - 增強式積體電路組件電力輸送技術 - Google Patents

增強式積體電路組件電力輸送技術 Download PDF

Info

Publication number
TW202234205A
TW202234205A TW111102037A TW111102037A TW202234205A TW 202234205 A TW202234205 A TW 202234205A TW 111102037 A TW111102037 A TW 111102037A TW 111102037 A TW111102037 A TW 111102037A TW 202234205 A TW202234205 A TW 202234205A
Authority
TW
Taiwan
Prior art keywords
power
voltage regulator
integrated circuit
regulator module
socket
Prior art date
Application number
TW111102037A
Other languages
English (en)
Inventor
傑佛瑞 Ｌ 斯邁利
湯瑪斯 霍頓
羅素 Ｊ 萬德利希
莫阿伊德 法爾札內 葉海艾
默漢拉傑 帕柏休古德
霍騰斯 Ｄ 坦丹
維賈亞 博杜
喀拉德哈 拉達克里斯南
提摩西 Ｇ 漢娜
克里西納 巴拉斯
博阿杜 朱迪 阿諾
馬克 Ａ 士米塞爾
沙瑞肯特 尼康堤
路易斯 Ｅ 羅薩萊斯加萬
Original Assignee
美商英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾公司 filed Critical 美商英特爾公司
Publication of TW202234205A publication Critical patent/TW202234205A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for ac mains or ac distribution networks
    • H02J3/12—Circuit arrangements for ac mains or ac distribution networks for adjusting voltage in ac networks by changing a characteristic of the network load
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/189—Power distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/71—Coupling devices for rigid printing circuits or like structures
    • H01R12/712—Coupling devices for rigid printing circuits or like structures co-operating with the surface of the printed circuit or with a coupling device exclusively provided on the surface of the printed circuit
    • H01R12/714—Coupling devices for rigid printing circuits or like structures co-operating with the surface of the printed circuit or with a coupling device exclusively provided on the surface of the printed circuit with contacts abutting directly the printed circuit; Button contacts therefore provided on the printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Sources (AREA)
  • Multi-Conductor Connections (AREA)

Abstract

一種處理器模組包含附接至一電力中介件之一積體電路組件。一或多個電壓調節器模組經由互連插座附接至該電力中介件，且該電力中介件將由該等電壓調節器模組產生之經調節電力信號投送至該積體電路組件。輸入電力信號經由筆直接腳、一纜線連接器或另一類型之連接器自系統板提供至該電壓調節器。該積體電路組件之I/O信號經由位於該電力中介件與該插座之間的一插座經由該電力中介件投送至一系統板。不必經由一插座將經調節電力信號自一系統板投送至一積體電路組件可產生具有較少層之一系統板，此舉可降低總體系統成本，並且在其餘層中產生更多可用區域用於將I/O信號輸入至該插座。

Description

增強式積體電路組件電力輸送技術
本發明係有關於增強式積體電路組件電力輸送技術。
發明背景
電壓調節器用於運算系統中以將輸入電力信號(例如，12 V、48 V)轉換成一或多個經調節電力信號以供積體電路組件使用。一些現有電壓調節器模組插入至連接器中，該連接器在接近積體電路組件之位置處附接至系統板。其他現有電壓調節器整合至積體電路組件中。
依據本發明之一實施例，係特地提出一種電力輸送設備，其包含：一積體電路組件，其包含一或多個積體電路；以及一電力中介件，其實體耦接至該積體電路組件，該電力中介件包含：一或多個電壓調節器模組連接件，其位於該電力中介件之一第一表面上；以及多個插座連接件，其位於該電力中介件之一第二表面上，該第一表面與該第二表面面向相反方向。
較佳實施例之詳細說明
對於每一代處理器，對處理器效能之需求增大。增大之處理器效能通常伴隨其增大之功率消耗及將資料攜載至處理器及自處理器攜載資料所需的I/O信號之數目的增大。處理器區域通常尚未在連續代處理器中隨I/O信號計數而縮放，此導致在處理器周圍的增大之信號佈線擁塞。此增大的擁塞已驅使系統板中的層的數目提供額外區域以將I/O及電力信號投送至處理器。
提供經調節電力信號至處理器之電壓調節器隨處理器代而大小已增大以適應處理器功率消耗之增大。由電壓調節器佔用之系統板區域已增大至其可能不再適配於系統板之一側上的程度，且下一代伺服器系統可能必須採用雙側電力信號輸入，其中經調節電力信號提供至處理器之兩側。此將導致進一步I/O信號擁塞，且很可能導致額外層被添加至系統板。
第一類型之現有電壓調節器模組插入連接器中，該連接器在電壓調節器模組將經調節電力信號提供至的積體電路組件的位置附近附接至系統板。連接器通常為邊緣指形連接器，其在將模組對準成平行於附近雙排記憶體模組(DIMM)的同時保持電壓調節器模組正交於系統板。此類型之電壓調節器模組可在系統板上釋放空間且向積體電路組件提供補充電力，但其並不減少待投送至積體電路組件之經調節電力信號之數目或經調節電力信號投送至的積體電路組件上之電力信號連接件的數目。因此，此類型之電壓調節器模組僅提供電力及I/O信號擁塞之邊際改良。此外，此類型之電壓調節器模組減小可用於DIMM之空間的量或減小可用於積體電路組件散熱片之空間的量，其中之任一者可能在熱上限制系統效能。隨著處理器功率消耗隨時間推移而增大，處理器散熱片之熱效能亦需要增大，其通常以較大散熱片形式實現。電壓調節器模組不應侵佔DIMM周圍的空間以適應較大處理器散熱片解決方案，此係因為歸因於I/O頻寬亦隨時間推移而增大，DIMM具有其自身的增大之熱管理需求。因此，在下一代運算系統中使用此第一類型之電壓調節器模組的吸引性很可能變得不太吸引人。
第二類型之現有電壓調節器整合至積體電路組件中。此等電壓調節器可減小積體電路處理良率，且限制原始設計製造商(ODM)及原始設備製造商(OEM)可用之電壓調節器選項。
本文中揭露緩解至積體電路組件之電力及I/O信號佈線擁塞之增強式積體電路組件電力輸送技術。揭露包含附接至電力中介件之積體電路組件的處理器模組。一或多個電壓調節器模組經由連接器附接至電力中介件，且大體上平行於積體電路組件而定向。電力中介件經由插座與系統板介接。藉由將電壓調節器模組自系統板移動至電力中介件，將經調節電力信號自電壓調節器模組投送至積體電路組件不會干擾系統板中之I/O信號路由至插座之投送且減少信號佈線擁塞。
在以下描述中闡述特定細節，但本文中所描述之技術的實施例可在無此等特定細節之情況下實踐。未詳細展示熟知電路、結構及技術以避免混淆對本說明書之理解。「實施例」、「各種實施例」、「一些實施例」及其類似者可包括形貌體、結構或特性，但並非每一實施例必定包括特定形貌體、結構或特性。
一些實施例可具有針對其他實施例所描述之特徵中之一些、全部或不具有該等特徵中之任一者。「第一」、「第二」、「第三」及其類似者描述一共同物件並指示所提及類似物件之不同個例。此類形容詞並不暗示如此描述之物件必須按給定序列、在時間上或在空間上排序或呈任何其他方式。「連接」可指示元件彼此直接實體或電接觸，且「耦接」可指示元件彼此共同操作或交互，但其可或可不直接實體或電接觸。由詞「大體上」修飾的術語包括與未修飾之術語的含義略微不同的配置、定向、間隔或位置。舉例而言，大體上平行於積體電路組件定向之電壓調節器模組包括定向於與積體電路組件平行之若干度內的電壓調節器模組。
本說明書可使用片語「在一實施例中」、「在實施例中」、「在一些實施例中」及/或「在各種實施例中」，其各自可指相同或不同實施例中之一或多者。此外，如就本揭露內容之實施例而使用，術語「包含」、「包括」、「具有」及其類似者為同義的。
如本文中所使用，術語「積體電路組件」係指封裝或未封裝積體電路產品。封裝積體電路組件包含一或多個積體電路。在一個實例中，封裝積體電路組件含有一或多個處理器單元及在封裝之外表面上的焊球柵格陣列(BGA)。在未封裝積體電路組件之一個實例中，單一整體式積體電路晶粒包含附接至晶粒上之接點的焊料凸塊。焊料凸塊允許晶粒直接附接至印刷電路板，諸如電力中介件。積體電路組件可包含本文中所描述或參考之積體電路中任一者中之一或多者，諸如處理器單元(例如，系統單晶片(SoC)、處理器核心、圖形處理器單元(GPU)、加速器)、I/O控制器、晶片組處理器、記憶體或網路介面控制器。
現參考圖式，其中類似或相同編號可用於指代不同圖式中之相同或類似部分。不同圖式中之類似或相同編號的使用並不意謂包括類似或相同編號之所有圖式構成單一或同一實施例。在以下描述中，出於解釋之目的，闡述大量特定細節以提供對其之徹底理解。然而，可顯而易見可在並無此等特定細節之情況下實踐新穎實施例。在其他情況下，以方塊圖形式展示熟知結構及裝置以便促進對其之描述。意圖為涵蓋申請專利範圍之範疇內的全部修改、等效物及替代物。
圖1說明具有附接之電壓調節器模組以將經調節電力信號提供至積體電路組件之實例處理器模組。處理器模組100包含附接至電力中介件120之積體電路組件110。一對電壓調節器模組130實體耦接至處理器模組100。積體電路組件110包含在封裝134中之積體電路132。積體電路組件110包含多個電力信號連接件170及多個I/O信號連接件172，其實施為焊球柵格陣列(BGA) 136。電力中介件120包含印刷電路板188，其將經調節電力信號自電壓調節器模組130投送至積體電路組件110。電力中介件120經由位於第一表面126上之多個電壓調節器模組連接件122連接至電壓調節器模組130。
每一電壓調節器模組130包含電壓調節器模組印刷電路板184，散熱片140及電壓調節器電路系統142安裝於該電壓調節器模組印刷電路板上。電壓調節器板184大體上平行於電力中介件120而定向。每一電壓調節器模組130經由互連插座146實體耦接至電力中介件120。在一些實施例中，互連插座146為具有低z高度的連接器。DIMM 194正交地附接至系統板150，且亦正交於電壓調節器模組130。
在一些實施例中，電壓調節器電路系統142包含一或多個電力金屬氧化物半導體場效電晶體(MOSFET)。電壓調節器模組130基於一或多個輸入電力信號產生一或多個經調節電力信號以供積體電路組件110使用。在一些實施例中，電壓調節器模組130提供多個經調節電壓以供積體電路組件110之各種構成組件使用。舉例而言，電壓調節器模組130可產生經調節處理單元電力信號以供一或多個處理器核心使用，產生經調節圖形處理單元(GPU)電力信號以供GPU核心使用，產生經調節I/O電力信號以供I/O電路系統使用，產生經調節記憶體電力信號以供一或多個記憶體使用，且產生經調節鎖相迴路(PLL)電力信號以供PLL使用。
在一些實施例中，電壓調節器模組130可包含本文中所描述或參考之一或多個處理器單元，以作為電壓調節器電路142之補充或替代。舉例而言，模組130可包含加速器處理器單元、圖形處理單元、通用圖形處理單元以替代電壓調節器電路系統142。在此等實施例中，替代被稱為「電壓調節器模組」，模組130可取決於位於模組130上之處理器單元的類型而稱為加速器模組、GPU模組、GPGPU模組或其他適當命名之模組。在一些實施例中，不同模組130可包含不同組件。舉例而言，附接至中介層(其又附接至積體電路組件)之第一模組可為電壓調節器模組，且附接至中介層之第二模組可為加速器模組。
在一些實施例中，積體電路組件110包含一或多個積體電路晶粒，該等一或多個積體電路晶粒結合附接至一或多個模組130的一或多個積體電路晶粒工作以提供處理器單元功能。舉例而言，積體電路組件110可包含多個處理器核心，且模組130可包含加速器。在一些實施例中，嵌入式矽橋互連件(例如，Intel®嵌入式多晶粒互連橋(EMIB))可用以將包括於積體電路組件中之積體電路晶粒連接至位於模組130上之積體電路晶粒、互連位於模組130上之多個積體電路晶粒或互連位於積體電路組件110中之多個積體電路晶粒。
由電壓調節器模組130產生之經調節電力信號經由電力中介件印刷電路板的自積體電路組件110延伸至電壓調節器模組連接件122之內部導電平面或跡線(諸如，插圖180中所說明之平面178)而投送至積體電路組件110之電力信號連接件170。輸入電力信號(例如，12 V、48 V)由藉由連接器162連接至電壓調節器模組130之接腳160自系統板150提供至電壓調節器模組130。在其他實施例中，輸入電力信號可以其他方式(諸如經由纜線連接器)提供至電壓調節器模組130。
在一些實施例中，互連插座146為雙重壓縮插座，其允許電壓調節器模組130以可移除方式附接至處理器模組100，從而允許處理器模組100與各種電壓調節器模組設計配合使用。在其他實施例中，電壓調節器模組130經由其他類型之連接器以可移除方式附接至電力中介件120。在一些實施例中，電壓調節器模組130牢固地附接至電力中介件120，諸如經由球狀柵格陣列。電力中介件120及電壓調節器模組130可經設計以適應所使用之熱管理解決方案(例如，散熱片、液冷式冷板)以使積體電路組件110保持冷卻。舉例而言，電力中介件之寬度192及/或電壓調節器模組組件之間的空間196可經設計以容納附接至積體電路組件110之散熱片。
如插圖180中所展示，電力中介件120中之多個穿孔174 (例如，直通連接件、板通孔)將I/O信號連接件172連接至位於電力中介件120之第二表面138上的多個插座連接件128，該第二表面138面向與電力中介件之第一表面126相反的方向。電力中介件120經由插座154實體耦接至系統板150，該插座亦將多個系統板連接件158電連接至插座連接件128，藉此將積體電路組件110之I/O信號連接件172連接至系統板150。插座154經由球狀柵格陣列164附接至系統板150。系統板150經由一或多個系統板跡線將積體電路組件110 I/O信號自系統板連接件投送至連接至系統板150之其他組件。在一些實施例中，插座連接件128包含平台柵格陣列或接腳柵格陣列，且插座154可為與所使用之插座連接件類型相容的插座類型。處理器模組100包含整體式陶瓷電容器198，其輔助限制經調節電力信號中之電力信號下降。
藉由提供獨立路徑至積體電路組件110以用於輸送經調節電力信號(經由電力中介件120中之導電平面)及I/O信號(經由插座154及電力中介件穿孔174)，前述信號佈線擁塞問題得以避免或減少。在I/O信號穿過電力中介件120且不必與經調節電力信號至積體電路組件110之輸入競爭的情況下，用以將經調節電力信號攜載至積體電路組件之印刷電路板平面或跡線的形狀不受限制，且可充滿電力中介件120之區域。
儘管圖1中說明了兩個電壓調節器模組130，但在其他實施例中，單一電壓調節器模組可將經調節電力信號提供至積體電路組件110。在再其他實施例中，額外電壓調節器模組可將額外經調節電力信號提供至積體電路組件110。在一些實施例中，處理器模組100可以不同於圖1中所說明之配置的配置容納多個電壓調節器模組。舉例而言，在兩電壓調節器模組實施例中，兩個電壓調節器模組皆可位於積體電路組件之同一側附近(例如，兩個電壓調節器模組皆可在積體電路組件之頂側、左側、右側或底側附近(如自上部檢視))，或在積體電路組件之鄰近側附近(例如，一個電壓調節器可在積體電路組件之頂側附近，且另一電壓調節器模組可在積體電路組件之左側或右側附近(如自上部檢視))。
在一些實施例中，積體電路組件110將電壓調節器控制信號提供至電壓調節器模組130中之一或多者，該等電壓調節器控制信號允許動態調整由電壓調節器模組130產生之經調節電力電壓中之一或多者。此等電壓調節器控制信號可經由電力中介件120自積體電路組件110攜載至電壓調節器模組130。在一些實施例中，輸入電力信號(電壓調節器模組130中之一者自該輸入電力信號產生經調節電力信號以供積體電路組件110使用)可經由插座154及電力中介件120自系統板150投送至電壓調節器模組130中之一者。相比於插座154將經調節電力信號自系統板150提供至積體電路組件110的情況，將輸入電力信號經由插座154提供至電壓調節器模組130中之一者將利用較少插座接腳，此係因為將輸入電力信號提供至電壓調節器模組130的插座接腳所攜載之電流將低於插座接腳將經調節電力信號提供至積體電路組件110之情況下的電流。
圖2為實例電壓調節器模組之透視圖。電壓調節器模組200包含印刷電路板210、多個電力MOSFET 220、電壓調節器控制器230、散熱片240及輸入電力連接器250。在一些實施例中，電壓調節器模組200為可組配的，因為其可支援不同輸入電力信號電壓，及/或由電壓調節器模組200產生之經調節電力信號之電壓位準為可組配的。可組配電壓調節器模組可允許單一系統板設計以促進多個系統組態。在一些實施例中，電壓調節器模組200可經由提供至電壓調節器控制器230之電壓調節器控制信號來組配。輸入電力連接器250為連接至附接至系統板之輸入電力信號壓配接腳之壓配連接器。如先前所論述，輸入電力信號可藉由多種替代性方法中之任一者(諸如，經由纜線連接器或電力中介件)供應至電壓調節器模組200。
電壓調節器模組200可使用各種附接方法實體耦接至電力中介件。舉例而言，電壓調節器模組200可連接至連接至電力中介件(例如，互連插座146)之互連插座。電壓調節器模組200可經由位於電壓調節器模組200之底表面260上之平台柵格陣列或接腳柵格陣列連接至互連插座。如先前所論述，在一些實施例中，雙壓縮插座可用以將電壓調節器模組200連接至電力中介件。在其他實施例中，電壓調節器模組200可經由位於底表面260上之球狀柵格陣列焊接至電力中介件。
圖3為具有附接之實例電壓調節器模組之實例處理器模組的分解透視圖。處理器模組300包含附接至電力中介件320之積體電路組件310。電力中介件320包含多個電壓調節器模組連接件330。電力中介件320經由連接至電壓調節器模組連接件330之互連插座350而實體耦接至電壓調節器模組340。電力中介件320經由插座370連接至系統板360，該插座以LGA4677外觀尺寸予以說明。筆直接腳380將輸入電力信號自系統板360供應至電壓調節器模組340。
圖4A及圖4B分別說明在存在及不存在電力輸入的情況下的實例信號引出口(信號自插座之投送)。圖4A說明16層系統板406上之插座404周圍的引出口400，其係針對四個24通道Intel®超路徑互連件(UPI) 32 (千兆傳送/秒) GT/s連結410、五個16通道周邊組件高速互連(PCIe) GT/s連結420、一個八通道直接媒體介面(DMI) 32 GT/s連結430、八個雙資料速率(DDR)記憶體通道440以及VCCIN經調節電力信號450。圖4B說明在無VCCIN經調節電力信號之輸入的情況下具有12層系統板408之插座404周圍的插座引出口460。板層之數目可歸因於不必圍繞系統板中之電力跡線投送I/O信號而減少。如可看出，將系統板層之數目自16減少至12允許I/O信號歸因於不必經由系統板將經調節電力信號(VCCIN)投送至插座404而以無較小擁塞投送至插座404。藉由將經調節電力信號的投送分擔至不同組件(例如，電力中介件)而實現的系統板層計數的減少會導致總體系統設計的成本節省。
圖5說明圖4B之實例插座引出口以及用於I/O信號引出口的各種區中之各種印刷電路板層。12層系統板408包含七個信號層 - 一頂部微帶層(頂部uS)、四個帶狀線層(S1、S2、S3、S4)及底部微帶層。
具有模組化電壓調節器調節器之所揭露處理器模組至少具有以下優勢。藉由將經調節電力信號之投送自系統板移至電力中介件，在插座附接位置附近之更多系統板區域可用於I/O信號投送。此可減少記憶體模組(諸如雙資料速率(DDR)記憶體模組)之間的I/O信號跡線之佈線長度，此可增大效能。亦可減小處理器插座之間的UPI連接件之長度，此可進一步增大系統效能。此外，釋放先前用於輸送經調節電力信號之插座接腳可增加積體電路組件之I/O特徵。此外，電壓調節器模組可較接近於積體電路組件而定位，此可減少電力信號負載且減少電力中介件上控制電力信號下降所需之電容器之數目。此外，本文中所描述之技術使得能夠將更多電壓調節器相位置於電壓調節器模組中，此允許電壓調節器支援更高位準之積體電路組件功率消耗。此外，藉由平行於積體電路組件定向電壓調節器模組，電壓調節器模組不干擾鄰近地定位之DIMM或積體電路組件散熱片之熱效能。此外，模組化電壓調節器模組方法允許系統設計中之OEM/ODM靈活性。可組配電壓調節器模組允許單一系統板與各種處理器模組配合使用，且不同電壓調節器模組可與特定系統板或特定積體電路組件配合使用。
圖6為實例經調節電力信號輸送方法。方法600可藉由例如伺服器系統執行。在610處，一或多個電力連接器將一或多個輸入電力信號自系統板提供至電壓調節器模組。在620處，電壓調節器模組基於一或多個輸入電力信號產生一或多個經調節電力信號。在630處，電力中介件將一或多個經調節電力信號提供至積體電路組件。在其他實施例中，方法600可包含額外元素。舉例而言，方法600可進一步包含經由插座及電力中介件將多個I/O信號自系統板提供至積體電路組件。
本文中所描述之技術、技藝及實施例可藉由多種運算系統中之任一者執行，諸如桌上型電腦、伺服器、工作站、固定遊戲控制台、機上盒、智慧型電視、機櫃級運算解決方案(例如，葉片、托架、滑板))及嵌入式運算系統(例如，為車輛、智慧型家用電器、消費型電子產品或裝備、製造裝備之部分的運算系統)。如本文中所使用，術語「運算系統」包括運算裝置，且包括包含多個離散實體組件的系統。在一些實施例中，運算系統位於資料中心中，諸如企業資料中心(例如，由公司擁有及運作之資料中心，且通常位於公司場所)、管理服務資料中心(例如，由代表公司之第三方管理的資料中心)、共位資料中心(例如，其中資料中心基礎架構由資料中心主機提供且公司提供並管理其自身的資料中心組件(伺服器等等)的資料中心)、雲端資料中心(例如，由代管公司應用程序及資料之雲端服務提供商運作之資料中心)，以及邊緣資料中心(例如，資料中心，其佔據面積通常比其他資料中心類型之資料中心小且接近於其所服務之地理區域而定位)。
一般而言，圖7中所展示之組件可與其他所展示組件通訊，但為了易於說明而未展示全部連接。運算系統700為包含第一處理器單元702及第二處理器單元704的多處理器系統，該第一處理器單元及該第二處理器單元包含點對點(P-P)互連件。處理器單元702之點對點(P-P)介面706經由點對點互連件705耦接至處理器單元704之點對點介面707。應理解，圖7中所說明之任何或所有點對點互連件可替代地實施為多點匯流排，且圖7中所說明之任何或所有匯流排可由點對點互連件替換。
處理器單元702及704包含多個處理器核心。處理器單元702包含處理器核心708，且處理器單元704包含處理器核心710。處理器核心708及710可以類似於下文結合圖8論述之方式或其他方式執行電腦可執行指令。
處理器單元702及704分別進一步包含快取記憶體712及714。快取記憶體712及714可儲存由處理器單元702及704之一或多個組件(諸如處理器核心708及710)利用的資料(例如，指令)。快取記憶體712及714可為用於運算系統700之記憶體階層之部分。舉例而言，快取記憶體712可在本端儲存亦儲存於記憶體716中之資料，以允許藉由處理器單元702更快速地存取資料。在一些實施例中，快取記憶體712及714可包含多個快取記憶體層級，諸如1級(L1)、2級(L2)、3級(L3)、4級(L4)及/或其他快取記憶體或快取記憶體層級，諸如末級快取記憶體(LLC)。此等快取記憶體(例如，L2、L3、L4、LLC)中之一些可在處理器單元中之多個核心之間共享。記憶體階層中快取層級中之較高層級(較小及較快快取記憶體)中之一或多者可與處理器核心位於同一積體電路晶粒上，且較低快取層級(較大及較慢快取記憶體)中之一或多者可位於實體上與處理器核心積體電路晶粒分離之積體電路晶粒上。
儘管運算系統700展示為具有兩個處理器單元，但運算系統700可包含任何數目個處理器單元。此外，處理器單元可包含任何數目個處理器核心。處理器單元可採取各種形式，諸如中央處理單元(CPU)、圖形處理單元(GPU)、通用GPU (GPGPU)、加速處理單元(APU)、場可規劃閘陣列(FPGA)、神經網路處理單元(NPU)、資料處理器單元(DPU)、加速器(例如，圖形加速器、數位信號處理器(DSP)、壓縮加速器、人工智慧(AI)加速器)、控制器或其他類型之處理單元。因而，處理器單元可被稱作XPU (或xPU)。此外，處理器單元可包含此等各種類型之處理單元中之一或多者。在一些實施例中，運算系統包含具有多個核心之一個處理器單元，且在其他實施例中，運算系統包含具有單個核心之單個處理器單元。如本文中所使用，術語「處理器單元」及「處理單元」可指代本文中所描述或參考之任何處理器、處理器核心、組件、模組、引擎、電路或任何其他處理元件。
在一些實施例中，運算系統700可包含一或多個處理器單元，其與運算系統中之另一處理器單元異質或不對稱。依據包括架構、微架構、熱、電力消耗特性及其類似者的有價值量度之頻譜，在系統中之處理元件之間可存在多種差異。此等差異實際上可在系統中之處理器單元當中顯現為不對稱性及異質性。
處理器單元702及704可位於單個積體電路組件(諸如多晶片封裝(MCP)或多晶片模組(MCM))中，或其可位於單獨積體電路組件中。包含一或多個處理器單元之積體電路組件可包含額外組件，諸如嵌入式DRAM、堆疊高頻寬記憶體(HBM)、共享快取記憶體(例如，L3、L4、LLC)、輸入/輸出(I/O)控制器或記憶體控制器。額外組件中的任一者可與處理器單元位於相同積體電路晶粒上，或可位於與包含處理器單元之積體電路晶粒分離的一或多個積體電路晶粒上。在一些實施例中，此等單獨積體電路晶粒可被稱作「小晶片」。在運算系統中之處理器單元之間存在異質性或不對稱性的一些實施例中，異質性或不對稱可在位於同一積體電路組件中之處理器單元當中。在積體電路組件包含多個積體電路晶粒之實施例中，晶粒之間的互連件可由封裝基體、一或多個矽中介層、嵌入於封裝基體中之一或多個矽橋(諸如Intel®嵌入式多晶粒互連橋(EMI))或其組合提供。
處理器單元702及704進一步包含記憶體控制器邏輯(MC) 720及722。如圖7中所展示，MC 720及722分別控制耦接至處理器單元702及704之記憶體716及718。記憶體716及718可包含各種類型之依電性記憶體(例如，動態隨機存取記憶體(DRAM)、靜態隨機存取記憶體(SRAM))及/或非依電性記憶體(例如，快閃記憶體、基於硫族化物之相變非易失性記憶體)，且包含運算系統之記憶體階層的一或多個層。雖然MC 720及722說明為整合至處理器單元702及704中，但在替代實施例中，MC可在處理器單元外部。
處理器單元702及704經由點對點互連件732及734耦接至輸入/輸出(I/O)子系統730。點對點互連件732將處理器單元702之點對點介面736與I/O子系統730之點對點介面738連接，且點對點互連件734將處理器單元704之點對點介面740與I/O子系統730之點對點介面742連接。輸入/輸出子系統730進一步包括將I/O子系統730耦接至圖形引擎752之介面750。I/O子系統730與圖形引擎752經由匯流排754耦接。
輸入/輸出子系統730經由介面762進一步耦接至第一匯流排760。第一匯流排760可為周邊組件高速互連(PCIe)匯流排或任何其他類型之匯流排。各種I/O裝置764可耦接至第一匯流排760。匯流排橋接器770可將第一匯流排760耦接至第二匯流排780。在一些實施例中，第二匯流排780可為低接腳計數(LPC)匯流排。各種裝置可耦接至第二匯流排780，包括例如鍵盤/滑鼠782、音訊I/O裝置788及儲存裝置790，諸如硬碟驅動機、固態驅動機或用於儲存電腦可執行指令(程式碼) 792或資料之另一儲存裝置。程式碼792可包含用於執行本文所描述之方法的電腦可執行指令。可耦接至第二匯流排780之額外組件包括通訊裝置784，該通訊裝置可使用一或多個通訊標準(例如，IEEE 702.11標準及其補充)經由一或多個有線或無線通訊連結(例如，電線、電纜、乙太網路連接、射頻(RF)通道、紅外線通道、Wi-Fi通道)在運算系統700與一或多個有線或無線網路786 (例如，Wi-Fi、蜂巢式或衛星網路)之間提供通訊。
在通訊裝置784支援無線通訊之實施例中，通訊裝置784可包含耦接至一或多個天線以支援運算系統700與外部裝置之間的通訊的無線通訊組件。無線通訊組件可支援各種無線通訊協定及技術，諸如近場通訊(NFC)、IEEE 1002.11 (Wi-Fi)變體、WiMax、藍牙、Zigbee、4G長期演進(LTE)、分碼多工存取(CDMA)、通用移動電信系統(UMTS)及全球移動電信系統(GSM)及5G寬頻蜂巢技術。另外，無線數據機可支援與用於單一蜂巢式網路內、蜂巢式網路之間或運算系統與公眾交換電話網路(PSTN)之間的資料及語音通訊之一或多個蜂巢式網路的通訊。
系統700可包含可移除式記憶體，諸如快閃記憶卡(例如，安全數位(SD)卡)、記憶棒、用戶識別模組(SIM)卡。系統700中之記憶體(包括快取記憶體712及714、記憶體716及718以及儲存裝置790)可儲存用於執行作業系統794及應用程式796之資料及/或電腦可執行指令。實例資料包括網頁、文字訊息、影像、聲音檔案及視訊資料，系統700將經由一或多個有線或無線網路786向一或多個網路伺服器或其他裝置發送及/或自其接收該等網頁、文字訊息、影像、聲音檔案及視訊資料，或供系統700使用。系統700亦可存取外部記憶體或儲存器(未展示)，諸如外部硬碟機或基於雲端之儲存器。
操作系統794可控制圖7中所說明之組件的分配及使用，且支援一或多個應用程式796。應用程式796可包括共同運算系統應用程式(例如，電子郵件應用程式、行事曆、連絡人管理器、網路瀏覽器、訊息應用程式)以及其他運算應用程式。
運算系統700可支援各種額外輸入裝置，諸如觸控螢幕、麥克風、單像攝影機、立體攝影機、軌跡球、觸控板、軌跡墊、近接感測器、光感測器、心電圖(ECG)感測器、光電容積描記圖(PPG)感測器、皮膚電反應感測器，以及一或多個輸出裝置，諸如一或多個揚聲器或顯示器。其他可能輸入及輸出裝置包括壓電及其他觸覺I/O裝置。輸入或輸出裝置中之任一者可在系統700內部、外部或可以可移除方式與該系統附接。外部輸入及輸出裝置可經由有線或無線連接與系統700通訊。
另外，運算系統700可提供一或多個自然使用者介面(NUI)。舉例而言，作業系統794或應用程式796可包含作為允許使用者經由語音命令操作系統700之語音使用者介面之部分的話音辨識邏輯。此外，運算系統700可包含允許使用者經由身體、手或面部動作與運算系統700互動之輸入裝置及邏輯。
系統700可進一步包括至少一個輸入/輸出埠，其包含實體連接器(例如，USB、IEEE 1394(火線)、乙太網路、RS-232)、電力供應器(例如，電池)、全球衛星導航系統(GNSS)接收器(例如，GPS接收器)、陀螺儀；加速計；以及/或羅盤。GNSS接收器可耦接至GNSS天線。運算系統700可進一步包含耦接至一或多個額外接收器、傳輸器及/或收發器以致能額外功能的一或多個額外天線。
應理解，圖7僅說明一個實例運算系統架構。基於替代架構之運算系統可用於實施本文中所描述之技術。舉例而言，替代位於離散積體電路上之處理器702及704以及圖形引擎752，運算系統可包含併有多個處理器、圖形引擎及額外組件之系統單晶片(SoC)積體電路。另外，運算系統可經由不同於圖7中所展示之匯流排或點對點組態的匯流排或點對點組態連接其構成組件。此外，圖7中所說明之組件不為必需的或全包括的，如所展示，在替代實施例中，可以移除組件並添加其他組件。
如本文中所使用，術語「模組」係指可實施於硬體組件或裝置中之邏輯、在處理器單元上執行之軟體或韌體，或其組合，以執行與本揭露內容一致的一或多個操作。軟體及韌體可體現為儲存於非暫時性電腦可讀儲存媒體上之指令及/或資料。如本文中所使用，術語「電路系統」可單獨地或以任何組合包含非可規劃(硬連線)電路系統、諸如處理器單元之可規劃電路系統、狀態機電路系統及/或儲存可由可規劃電路系統執行之指令的韌體。本文中所描述之模組可共同地或個別地體現為形成運算系統之一部分的電路系統。因此，模組中之任一者可實施為電路系統。被稱作經規劃以執行方法的運算系統可經規劃以經由軟體、硬體、韌體或其組合來執行方法。
如在本申請案中及在申請專利範圍中所使用，藉由術語「及/或」接合之項目之清單可意謂所列項目之任何組合。舉例而言，片語「A、B及/或C」可意謂A；B；C；A及B；A及C；B及C；或A、B及C。如在本申請案中及在申請專利範圍中所使用，藉由術語「中之至少一者」接合之項目之清單可意謂所列項目之任何組合。舉例而言，片語「A、B或C中之至少一者」可意謂A；B；C；A及B；A及C；B及C；或A、B及C。此外，如本申請案及申請專利範圍中所使用，由術語「中之一或多者」接合之項目清單可意謂所列項目之任何組合。舉例而言，片語「A、B或C中之一或多者」可意謂A；B；C；A及B；A及C；B及C；或A、B及C。
所揭露之方法、設備以及系統不應解釋為以任何方式進行限制。實情為，本揭露內容單獨地及以各種組合以及彼此的子組合係針對各種所揭露實施例之所有新穎且非顯而易見的特徵及態樣。所揭露之方法、設備以及系統不限於任何特定態樣或特徵或其組合，所揭露之實施例亦不需要任何一或多個特定優點存在或問題得到解決。
本文中參考本揭露內容之設備或方法呈現之操作理論、科學原理或其他理論描述已出於更佳理解之目的而提供，且並不意欲限制範疇。隨附申請專利範圍中之設備及方法不限於以藉由此類操作理論描述之方式起作用的彼等設備及方法。
儘管所揭露之方法中之一些的操作以特定依序次序描述以便於呈現，但應理解，描述之此方式涵蓋重新配置，除非本文所闡述之特定語言要求特定排序。舉例而言，依序描述之操作在一些情況下可經重新配置或同時執行。此外，為簡單起見，附圖可能不展示其中所揭露之方法可結合其他方法使用之各種方式。
以下實例係關於本文所揭露之技術的額外實施例。
實例1為一種設備，其包含：一積體電路組件，其包含一或多個積體電路；以及一電力中介件，其實體耦接至該積體電路組件，該電力中介件包含：一或多個電壓調節器模組連接件，其位於該電力中介件之一第一表面上；以及多個插座連接件，其位於該電力中介件之一第二表面上，該第一表面與該第二表面面向相反方向。
實例2包含如實例1之設備，其中該積體電路組件包含多個I/O信號連接件，該電力中介件將該等I/O信號連接件電連接至該等插座連接件。
實例3包含如實例2之設備，其中該電力中介件包含多個穿孔，該電力中介件將該等I/O信號連接件經由該等穿孔電連接至該等插座連接件。
實例4包含如實例1至3中之任一者之設備，其中該積體電路組件包含多個電力信號連接件，該電力中介件將該等電壓調節器模組連接件電連接至該等電力信號連接件。
實例5為一種系統，其包含：一積體電路組件，其包含一或多個積體電路；一電壓調節器模組，其基於一或多個輸入電力信號產生一或多個經調節電力信號；以及一電力中介件，其實體耦接至該積體電路組件及該電壓調節器模組，該電力中介件將該等經調節電力信號電連接至該積體電路組件，該電壓調節器模組在該電力中介件之一第一表面上實體耦接至該電力中介件，該電力中介件包含位於電力中介件之一第二表面上的多個插座連接件，該電力中介件之該第一表面與該電力中介件之該第二表面面向相反方向。
實例6包含如實例5之系統，其中該積體電路組件包含多個I/O信號連接件，該電力中介件將該等I/O信號連接件電連接至該等插座連接件。
實例7包含如實例6之系統，其中該電力中介件包含多個穿孔，該電力中介件將該等I/O信號連接件經由該等穿孔電連接至該等插座連接件。
實例8包含如實例5至7中之任一者之系統，其中該積體電路組件包含多個電力信號連接件，該電力中介件將該電壓調節器模組電連接至該等電力信號連接件。
實例9包含如實例5至8中之任一者之系統，其進一步包含實體耦接至該電壓調節器模組及一系統板之一電力連接器，該電力連接器將一或多個輸入電力信號自該系統板輸送至該電壓調節器模組。
實例10包含如實例5至9中之任一者之系統，其中該電力連接器包含一或多個接腳。
實例11包含如實例5至9中之任一者之系統，其中該電力連接器包含一纜線連接器。
實例12包含如實例5至11中之任一者之系統，其中該電壓調節器模組包含大體上平行於該電力中介件之一印刷電路板。
實例13包含如實例5至12中之任一者之系統，其中該電壓調節器模組經由一互連插座實體耦接至該電力中介件。
實例14包含如實例5至13中之任一者之系統，其中該互連插座為一雙壓縮插座。
實例15包含如實例5至14中之任一者之系統，其進一步包含：一系統板，其包含多個系統板連接件；以及一插座，其實體耦接至該系統板，該插座將該等系統板連接件電連接至該等插座連接件且將該電力中介件實體耦接至該系統板。
實例16包含如實例5至15中之任一者之系統，其中該積體電路組件包含多個電力信號連接件及多個I/O信號連接件，該插座及該電力中介件將該等系統板連接件電連接至該等I/O信號連接件，且該電力中介件將該等電力信號連接件電連接至該電壓調節器模組。
實例17包含如實例5至16中之任一者之系統，其進一步包含多個記憶體模組，該等多個記憶體模組實體耦接至該系統板且經由該系統板、該插座及該電力中介件電連接至該積體電路組件。
實例18包含如實例5至15中之任一者之系統，其中該等系統板連接件中之一者為一輸入電力信號，該插座及該電力中介件將該輸入電力信號電連接至該電壓調節器模組。
實例19包含如實例5至18中之任一者之系統，其進一步包含實體耦接至該電力中介件以將額外經調節電力信號提供至該積體電路組件之一或多個額外電壓調節器模組。
實例20為一種系統，其包含：一積體電路組件，其包含：一或多個積體電路；多個電力信號連接件；以及多個I/O信號連接件；一電壓調節器模組，其自一或多個輸入電力信號產生一或多個經調節電力信號；一系統板；以及一信號輸送構件，其將該等經調節電力信號電連接至該等電力信號連接件且將該等I/O信號連接件電連接至該系統板。
實例21包含如實例20之系統，其進一步包含一或多個額外電壓調節器模組以產生一或多個額外經調節電力信號，該信號輸送構件進一步將該一或多個額外經調節電力信號電連接至該積體電路組件。
實例22包含如實例20或21之系統，其進一步包含實體耦接至該電壓調節器模組及該系統板之一電力連接器，該電力連接器將該一或多個輸入電力信號自該系統板輸送至該電壓調節器模組。
實例23為一種方法，其包含：經由一或多個電力連接器將一或多個輸入電力信號自一系統板提供至一電壓調節器模組；經由該電壓調節器模組基於該一或多個輸入電力信號產生一或多個經調節電力信號；以及經由一電力中介件將該一或多個經調節電力信號提供至一積體電路組件。
實例24包含如實例23之方法，其進一步包含經由一插座及該電力中介件將多個I/O信號自該系統板提供至該積體電路組件。
實例25為一種設備，其包含用以執行如實例23至24之方法中之任一者的一或多個構件。
100,300:處理器模組 110,310:積體電路組件 120,320:電力中介件 122,330:電壓調節器模組連接件 126:第一表面 128:插座連接件 130,200,340:電壓調節器模組 132:積體電路 134:封裝 136:焊球柵格陣列 138:第二表面 140,240:散熱片 142:電壓調節器電路系統 146,350:互連插座 150,360,406,408:系統板 154,370,404:插座 158:系統板連接件 160:接腳 162:連接器 164:球狀柵格陣列 170:電力信號連接件 172:I/O信號連接件 174:穿孔 178:平面 180:插圖 184:電壓調節器模組印刷電路板/電壓調節器板 188,210:印刷電路板 192:寬度 194:DIMM 196:空間 198:整體式陶瓷電容器 220:電力MOSFET 230:電壓調節器控制器 250:輸入電力連接器 260:底表面 380:筆直接腳 400:引出口 410:24通道Intel®超路徑互連件(UPI) 32 (千兆傳送/秒) GT/s連結 420:16通道周邊組件高速互連(PCIe) GT/s連結 430:八通道直接媒體介面(DMI) 32 GT/s連結 440:雙資料速率(DDR)記憶體通道 450:VCCIN經調節電力信號 460:插座引出口 600:方法 700:運算系統 702:第一處理器單元 704:第二處理器單元 705,732,734:點對點互連件 706,707,736,738,740,742:點對點(P-P)介面 708,710:處理器核心 712,714:快取記憶體 716,718:記憶體 720,722:記憶體控制器邏輯 750,762:介面 752:圖形引擎 754:匯流排 760:第一匯流排 764:I/O裝置 770:匯流排橋接器 780:第二匯流排 782:鍵盤/滑鼠 784:通訊裝置 786:有線或無線網路 788:音訊I/O裝置 790:儲存裝置 792:電腦可執行指令 794:作業系統 796:應用程式
圖1說明具有附接之電壓調節器模組以將經調節電力信號提供至積體電路組件之實例處理器模組。
圖2為實例電壓調節器模組之透視圖。
圖3為具有附接之實例電壓調節器模組之實例處理器模組的分解透視圖。
圖4A及圖4B分別說明在存在及不存在電力輸入的情況下自插座的實例信號引出口。
圖5說明圖4B之實例插座引出口以及用於信號投送的引出口的各種區中之各種印刷電路板層。
圖6為實例經調節電力信號輸送方法。
圖7為可利用本文中所描述的增強式積體電路組件電力輸送技術的實例運算系統的方塊圖。
100:處理器模組
110:積體電路組件
120:電力中介件
122:電壓調節器模組連接件
126:第一表面
128:插座連接件
130:電壓調節器模組
132:積體電路
134:封裝
136:焊球柵格陣列
138:第二表面
140:散熱片
142:電壓調節器電路系統
146:互連插座
150:系統板
154:插座
158:系統板連接件
160:接腳
162:連接器
164:球狀柵格陣列
170:電力信號連接件
172:I/O信號連接件
174:穿孔
178:平面
180:插圖
184:電壓調節器模組印刷電路板/電壓調節器板
188:印刷電路板
192:寬度
194:DIMM
196:空間
198:整體式陶瓷電容器

Claims (24)

  1. 一種電力輸送設備，其包含： 一積體電路組件，其包含一或多個積體電路；以及 一電力中介件，其實體耦接至該積體電路組件，該電力中介件包含： 一或多個電壓調節器模組連接件，其位於該電力中介件之一第一表面上；以及 多個插座連接件，其位於該電力中介件之一第二表面上，該第一表面與該第二表面面向相反方向。
  2. 如請求項1之電力輸送設備，其中該積體電路組件包含多個電力信號連接件，該電力中介件將該等電壓調節器模組連接件電連接至該等電力信號連接件。
  3. 如請求項1或2之電力輸送設備，其中該積體電路組件包含多個I/O信號連接件，該電力中介件將該等I/O信號連接件電連接至該等插座連接件。
  4. 如請求項3之電力輸送設備，其中該電力中介件包含多個穿孔，該電力中介件將該等I/O信號連接件經由該等穿孔電連接至該等插座連接件。
  5. 一種電力輸送系統，其包含： 一積體電路組件，其包含一或多個積體電路； 一電壓調節器模組，其基於一或多個輸入電力信號產生一或多個經調節電力信號；以及 一電力中介件，其實體耦接至該積體電路組件及該電壓調節器模組，該電力中介件將該等經調節電力信號電連接至該積體電路組件，該電壓調節器模組在該電力中介件之一第一表面上實體耦接至該電力中介件，該電力中介件包含位於該電力中介件之一第二表面上的多個插座連接件，該電力中介件之該第一表面與該電力中介件之該第二表面面向相反方向。
  6. 如請求項5之電力輸送系統，其中該積體電路組件包含多個電力信號連接件，該電力中介件將該電壓調節器模組電連接至該等電力信號連接件。
  7. 如請求項5或6之電力輸送系統，其中該積體電路組件包含多個I/O信號連接件，該電力中介件將該等I/O信號連接件電連接至該等插座連接件。
  8. 如請求項7之電力輸送系統，其中該電力中介件包含多個穿孔，該電力中介件將該等I/O信號連接件經由該等穿孔電連接至該等插座連接件。
  9. 如請求項5或6之電力輸送系統，其進一步包含實體耦接至該電壓調節器模組及一系統板之一電力連接器，該電力連接器將一或多個輸入電力信號自該系統板輸送至該電壓調節器模組。
  10. 如請求項9之電力輸送系統，其中該電力連接器包含一或多個接腳。
  11. 如請求項9之電力輸送系統，其中該電力連接器包含一纜線連接器。
  12. 如請求項5或6之電力輸送系統，其中該電壓調節器模組包含大體上平行於該電力中介件之一印刷電路板。
  13. 如請求項5或6之電力輸送系統，其中該電壓調節器模組經由一互連插座實體耦接至該電力中介件。
  14. 如請求項13之電力輸送系統，其中該互連插座為一雙壓縮插座。
  15. 如請求項5或6之電力輸送系統，其進一步包含： 一系統板，其包含多個系統板連接件；以及 一插座，其實體耦接至該系統板，該插座將該等系統板連接件電連接至該等插座連接件且將該電力中介件實體耦接至該系統板。
  16. 如請求項15之電力輸送系統，其中該積體電路組件包含多個電力信號連接件及多個I/O信號連接件，該插座及該電力中介件將該等系統板連接件電連接至該等I/O信號連接件，且該電力中介件將該等電力信號連接件電連接至該電壓調節器模組。
  17. 如請求項15之電力輸送系統，其進一步包含多個記憶體模組，該等多個記憶體模組實體耦接至該系統板且經由該系統板、該插座及該電力中介件電連接至該積體電路組件。
  18. 如請求項15之電力輸送系統，其中該等系統板連接件中之一者為一輸入電力信號，該插座及該電力中介件將該輸入電力信號電連接至該電壓調節器模組。
  19. 如請求項5或6之電力輸送系統，其進一步包含實體耦接至該電力中介件以將額外經調節電力信號提供至該積體電路組件之一或多個額外電壓調節器模組。
  20. 一種電力輸送系統，其包含： 一積體電路組件，其包含： 一或多個積體電路； 多個電力信號連接件；以及 多個I/O信號連接件； 一電壓調節器模組，其自一或多個輸入電力信號產生一或多個經調節電力信號； 一系統板；以及 一信號輸送構件，其將該等經調節電力信號電連接至該等電力信號連接件且將該等I/O信號連接件電連接至該系統板。
  21. 如請求項20之電力輸送系統，其進一步包含實體耦接至該電壓調節器模組及該系統板之一電力連接器，該電力連接器將一或多個輸入電力信號自該系統板輸送至該電壓調節器模組。
  22. 如請求項20或21之電力輸送系統，其進一步包含一或多個額外電壓調節器模組以產生一或多個額外經調節電力信號，該信號輸送構件進一步將該一或多個額外經調節電力信號電連接至該積體電路組件。
  23. 一種電力輸送方法，其包含： 經由一或多個電力連接器將一或多個輸入電力信號自一系統板提供至一電壓調節器模組； 經由該電壓調節器模組基於該一或多個輸入電力信號產生一或多個經調節電力信號；以及 經由一電力中介件將該一或多個經調節電力信號提供至一積體電路組件。
  24. 如請求項23之電力輸送方法，其進一步包含經由一插座及該電力中介件將多個I/O信號自該系統板提供至該積體電路組件。
TW111102037A 2021-02-25 2022-01-18 增強式積體電路組件電力輸送技術 TW202234205A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/185,504 US20210183846A1 (en) 2021-02-25 2021-02-25 Enhanced integrated circuit component power delivery
US17/185,504 2021-02-25

Publications (1)

Publication Number Publication Date
TW202234205A true TW202234205A (zh) 2022-09-01

Family

ID=76320511

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111102037A TW202234205A (zh) 2021-02-25 2022-01-18 增強式積體電路組件電力輸送技術

Country Status (5)

Country Link
US (1) US20210183846A1 (zh)
EP (1) EP4050456A1 (zh)
JP (1) JP2022130306A (zh)
CN (1) CN114975399A (zh)
TW (1) TW202234205A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11477904B2 (en) * 2020-03-02 2022-10-18 Te Connectivity Solutions Gmbh Electronic assembly including cable modules

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6366467B1 (en) * 2000-03-31 2002-04-02 Intel Corporation Dual-socket interposer and method of fabrication therefor
US8716855B2 (en) * 2010-11-10 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit system with distributed power supply comprising interposer and voltage regulator module

Also Published As

Publication number Publication date
EP4050456A1 (en) 2022-08-31
CN114975399A (zh) 2022-08-30
US20210183846A1 (en) 2021-06-17
JP2022130306A (ja) 2022-09-06

Similar Documents

Publication Publication Date Title
US10085358B2 (en) Technologies for sled architecture
EP2808891B1 (en) Direct external interconnect for embedded interconnect bridge package
US20200111720A1 (en) Dual side die packaging for enhanced heat dissipation
US20180352649A1 (en) Connector interface for processor packaging
CN115527959A (zh) 用于密封液体冷却系统的技术
US12055986B2 (en) Flexible and modular top and bottom side processor unit module cooling
US9691437B2 (en) Compact microelectronic assembly having reduced spacing between controller and memory packages
TW202301589A (zh) 具有積體熱導板的冷板
US11749663B2 (en) Device, method and system for providing a stacked arrangement of integrated circuit dies
US11699630B2 (en) Thermals for packages with inductors
US11353900B2 (en) Integrated cross-domain power transfer voltage regulators
TW202234205A (zh) 增強式積體電路組件電力輸送技術
US20150245525A1 (en) Socket interposer and computer system using the socket interposer
US11145632B2 (en) High density die package configuration on system boards
US10211124B2 (en) Heat spreaders with staggered fins
CN112445747A (zh) 用于提供对称的多处理器高速链路的系统、设备和方法
WO2020000413A1 (en) Hybrid socket for higher thermal design point processor support
US11158568B2 (en) Package with wall-side capacitors
US20240179832A1 (en) Multi-entry socket power delivery structure and backplate
CN114330201A (zh) 封装结构、装置、板卡及布局集成电路的方法
US20240178210A1 (en) Three layer system in package and a method of enabling thereof
US11797466B1 (en) System and method for power distribution in configurable systems
US20230132146A1 (en) Layout for dual in-line memory to support 128-byte cache line processor
CN220963333U (zh) Gpu模组及处理设备
US20230093095A1 (en) Low-profile fasteners with springs for heat transfer device loading