TW201530700A - 記憶體裝置、備有堆疊式記憶體裝置之系統、以及記憶體晶粒元件（二） - Google Patents

記憶體裝置、備有堆疊式記憶體裝置之系統、以及記憶體晶粒元件（二） Download PDF

Info

Publication number
TW201530700A
TW201530700A TW103144993A TW103144993A TW201530700A TW 201530700 A TW201530700 A TW 201530700A TW 103144993 A TW103144993 A TW 103144993A TW 103144993 A TW103144993 A TW 103144993A TW 201530700 A TW201530700 A TW 201530700A
Authority
TW
Taiwan
Prior art keywords
memory
memory die
electrical connection
die
interconnect
Prior art date
Application number
TW103144993A
Other languages
English (en)
Other versions
TWI590384B (zh
Inventor
Pete Vogt
Andre Schaefer
Warren Morrow
John Halbert
Jin Kim
Kenneth Shoemaker
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW201530700A publication Critical patent/TW201530700A/zh
Application granted granted Critical
Publication of TWI590384B publication Critical patent/TWI590384B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

一種用於具提供偏移互連體之介面的堆疊式記憶體之動態運作。記憶體裝置的一實施例包含一系統元件及一耦接於該系統元件的記憶體堆疊體，該記憶體堆疊體包括一或多個記憶體晶粒層。各該記憶體晶粒層具有一第一面與一第二面，每一記憶體晶粒層的第二面包括用以將該記憶體晶粒層的資料介面接點耦接於一耦接元件之第一面的資料介面接點之一介面。每一記憶體晶粒層的介面包括多個連接體，該等連接體提供該記憶體晶粒層的各資料介面接點與耦接元件之資料介面接點中之一對應資料介面接點間之一偏移連接。

Description

記憶體裝置、備有堆疊式記憶體裝置之系統、以及記憶體晶粒元件(二) 發明領域
本發明之實施例一般係有關於電子裝置之領域，特別是有關一種具提供偏移互連體之介面的堆疊式記憶體。
發明背景
為了提供各式電腦運算更高密度的記憶體，已發展出具有多個密集耦接之記憶體元件(此處指三維堆疊式記憶體或堆疊式記憶體)的記憶體裝置。
一個三維堆疊式記憶體可包含多個耦接層或動態隨機存取記憶體(DRAM)元件之封裝體，此處稱之為記憶體堆疊體(memory stack)。堆疊式記憶體可在單一裝置或封裝中提供大量的電腦記憶體，其中該裝置或該封裝體可能進一步包括如記憶體控制器及中央處理器(CPU)或其他系統元件。
然而，即使於堆疊式記憶體裝置可增添額外層的 記憶體元件，其運作仍受限於該記憶體的結構。特別是，所增添的記憶體晶粒層可擴增記憶體容量，但無法變更記憶體裝置的帶寬。因此，一堆疊式記憶體裝置可能受限於帶寬，或可能需要為了最大數量的記憶體層以提供充分帶寬之設計，即使在許多實施態樣中並不需要如此多量的記憶體。
因此，本發明之目的，即在提供一種記憶體裝 置，其包含：一記憶體晶粒，其中該記憶體晶粒包含一第一直通矽穿孔(TSV)，其中該記憶體晶粒具有一側，其中該記憶體晶粒之該側包含一第一電性連接區域並且該第一電性連接區域係耦接至該第一直通矽穿孔(TSV)，及於該記憶體晶粒之該側上之一介面區域，其中該介面區域包含一第一互連體，其中該第一互連體係電性地耦接至該第一電性連接區域，其中該第一互連體終止在一第二電性連接區域，以及其中該第一直通矽穿孔(TSV)以一第一方向穿通過該記憶體晶粒，其中該第一互連體以一第二方向在該第一電性連接區域與該第二電性連接區域之間提供一第一偏移，且其中該第一方向係與該第二方向不同。
100、200、400、500、662‧‧‧堆疊式記憶體裝置
110、210‧‧‧系統元件
112‧‧‧記憶體控制器
120‧‧‧記憶體堆疊體
220、505、510、515、520、525、530、535、540‧‧‧記憶體晶粒層
125、225‧‧‧第一介面
130、230、430‧‧‧第一記憶體晶粒層
135、235‧‧‧第二介面
140、240、440‧‧‧第二記憶體晶粒層
145、245‧‧‧第三介面
150、250、450‧‧‧第三記憶體晶粒層
155、255‧‧‧第四介面
160、260、460‧‧‧第四記憶體晶粒層
205、320、370、570‧‧‧直通矽穿孔
270、605‧‧‧連接體
274、356‧‧‧驅動器
280、580‧‧‧訊號路徑
310‧‧‧第一記憶體晶粒元件
315、365‧‧‧基板
325、375‧‧‧介面接點
350‧‧‧介面
352、354‧‧‧內連體
360‧‧‧第二元件
410‧‧‧單晶片系統
470、480‧‧‧路徑
600‧‧‧裝置
610‧‧‧處理器
620‧‧‧音頻子系統
630‧‧‧顯示子系統
632‧‧‧顯示介面
640‧‧‧輸入輸出控制器
650‧‧‧電源管理器
660‧‧‧記憶體子系統
670‧‧‧連接器
672‧‧‧蜂窩式網路連接器
674‧‧‧無線連接器
680‧‧‧週邊連接器
682‧‧‧輸出
684‧‧‧輸入
本發明的實施態樣將於所附之圖式中以實例之 方式進行說明，但並不以此為限，且於相關圖式中相同之參考標號對應於類似的元件：圖1顯示一個三維堆疊式記憶體的一實施例； 圖2顯示在一堆疊式記憶體裝置中，進行資料路徑路由的一實施例；圖3顯示在一堆疊式記憶體裝置中之一個記憶體晶粒的一實施例的介面；圖4顯示包括一可隨記憶體晶粒層之增設而路由以擴增帶寬之堆疊式記憶體裝置的一實施例；圖5顯示在一具有額外記憶體晶粒層的記憶體裝置中，進行資料路徑路由的一實施例；及圖6是一方塊圖，顯示包含一堆疊式記憶體裝置的一裝置或一系統的一實施例的一方塊圖。
詳細說明
本發明的各個實施例係通指於具提供偏移互連體之介面的堆疊式記憶體。
此處所稱之「三維堆疊式記憶體」(三維是指三度空間)或「堆疊式記憶體」意指包含一個或多個相互耦接之記憶體晶粒層、記憶體封裝體或其他記憶體元件的電腦記憶體。該記憶體可以是垂直堆疊或水平堆疊(如併排疊置)，抑可包含多個相互耦接的記憶元件。特別是，一個堆疊式記憶體DRAM裝置或系統可包含一具有多個DRAM晶粒層的記憶裝置。一堆疊式記憶裝置亦可包含於該裝置中之多個系統元件，此處也可以稱之為系統層或系統元件，其中該系統層可包括中央處理單元(CPU)、記憶體控制器及其他相關系統元件。該系統層也可以包括一晶片上之系統 (system on chip,SoC)。
在一些實施例中，一種裝置、系統與方法提供偏 移互連體之介面。本發明的實施例亦提出可縮放(scaling)堆疊式記憶體之帶寬的裝置、系統與方法。在部分實施態樣中，一堆疊式記憶裝置包含一系統層以及一或多個記憶體晶粒層(各記憶體晶粒層均包括一介面)，且該堆疊式記憶體的各層之間係提供層間之偏移(offset)或錯開(staggering)的介面連接，而使堆疊式記憶體中各層的訊號路徑(signal path)與該堆疊式記憶體之下一層的訊號路徑偏移。在部分實施態樣中，該堆疊式記憶體包含多個通道(channel)，且該堆疊式記憶體的各晶粒層係分別驅動(drive)該堆疊式記憶體之一個或多個通道。在一實施例中，具有四層晶粒層之一堆疊式記憶體裝置包括十六個通道，且其中的每層晶粒層各驅動十六個通道中之四個通道。
在部分實施態樣中，利用調整帶寬大小以提供一 個常見的已封裝(in-package)記憶體裝置，而運用於各式大幅迥異的記憶與運算處理需要之設備與系統。舉例來說，藉由增加帶寬與記憶容量，一用於行動電話等窄頻寬、高成本敏感度(cost-sensitive)應用領域的記憶裝置，亦可運用於網路伺服器等高端運算(high-end computing)應用領域。一常見之記憶體裝置的所有系列產品，可利用規模經濟而為該等裝置提供低成本的儲存解決方案。
傳統的記憶體裝置會將所有記憶體裝置層(memory device layer)的資料介面接點(data interface pin)固 接在一起，因此每層記憶體裝置層均需要額外的驅動器(driver)，所以每個資料介面接點需要足夠的電荷負載，而耗費較多的電力並限制該記憶體裝置的最大資料傳輸率。
在部分實施態樣中，一裝置、系統或方法提供一 堆疊體的記憶體裝置層內連接，並使該記憶體堆疊體的帶寬可隨其內部的記憶體裝置之添加而增加。在部分實施態樣中，一種堆疊式記憶體架構(architecture)致能尺寸不同且具有相同結構的記體體裝置，其資料介面接點係由各獨立的記憶體裝置層驅動。在一實施例中，一特定記憶體裝置可增加其堆疊尺寸以提升額外的容量，並可使其帶寬隨堆疊層的數量而增加。在部分實施態樣中，一記憶體裝置的體可減少各個資料介面接腳的電荷負載，以減少功率損耗並為該記憶體裝置提升資料傳輸率。
在部分實施態樣中，一用於增縮堆疊式記憶體頻 寬的裝置、系統或方法使用追蹤線(trace)或設於記憶體堆疊體中之各記憶體晶粒層中的其他互連體，以將該堆疊體中較高層的記憶體晶粒層的資料介面訊號重新設定路徑(re-route)至另外的資料介面接點。在部分實施態樣中，記憶體堆疊體中的一個、多個或可能所有記憶體裝置層均包含交錯的互連體(staggered interconnection)，該等交錯的內連體可將訊號傳輸路徑由一第一記憶體晶粒層的資料介面接點重新指向一對應的第二記憶體晶粒層的資料介面接點，其中，該第二記憶體晶粒層的每一資料介面接點均與第一記憶體晶粒層的資料介面接點偏移連接。該堆疊式記 憶體的結構可實現記憶體裝置之資料傳輸接點與記憶體控制器的點對點連接(point-to-point connection)。在一實施例中，堆疊式記憶體裝置的內連體的交錯可為該堆疊式記體體中每一額外的記憶體晶粒層提供帶寬的擴增。
在部分狀態下，一堆疊式記憶體裝置的記憶體晶 粒層的數量可多於該裝置其他資料介面接點的數量。在部分實施態樣中，一被披覆層環繞之互連體(wrap-around routing interconnect)令該堆疊式記憶體的高度大於其他資料介面接點集合的數量，以提供單點至雙點(或多點)的拓樸架構(topology)。在部分實施態樣中，一連接於一第一記憶體晶粒層的路由連接係包覆至遠離該第一層的一特定數目層的第二記憶體晶粒層。
在一實施例中，一堆疊式記憶體裝置包含X條訊 號路徑(X可能為2或更多，但此處為4)，且該堆疊式記憶體包含多於X個記憶體晶粒層(X+1個或更多個，但此處以8個為例)。舉例來說，一耦接於系統層的第一記憶體晶粒層可包含一由披覆層環繞之互連體而路由至第五記體體晶粒層。進一步來說，一第二記憶體晶粒層可包含一連接於第六記憶體晶粒層的路徑，且該路徑持續連接於該堆疊式記憶體裝置的其他記憶體晶粒層。
圖1為一3D堆疊式記憶體的一實施例。此處，3D 堆疊式記憶體裝置100包含一耦接於一個或多個DRAM記憶體堆疊晶粒層120(以下稱之為記憶體堆疊體)的系統元件110。在部分實施態樣中，該系統元件可以是一晶片上之 系統或其他類似的元件。於圖1中，該系統元件110係耦接於記憶體堆疊體底端的一個或多個記憶體晶粒層120，但本發明的實施態樣不以此為限。舉例來說，在其他實施態樣中，系統元件110可設置於鄰接記憶體晶粒層120處，因此該系統元件110是以旁側配置(side-by-side arrangement)的方式耦接於記憶體晶粒層120。
在本實施例中，DRAM記憶體晶粒層包括四層 記憶體晶體層，分別是一第一記憶體晶粒層130、一第二記憶體晶粒層140、一第三記憶體晶粒層150與一第四記憶體晶粒層160。然而，本發明推疊式記憶體120的實施態樣並不限於特定數量的記憶體晶粒層，該等記憶體晶粒層的數量可會有所增減。在其他元件中，系統元件110可包括一用於記憶體堆疊體120的記憶體控制器112。在部分實施態樣中，每一記憶體晶粒層(圖式中的第四記憶體晶粒層160，也就是最上層或最外層的記憶體晶粒層可能是除外)均包括數個直通矽穿孔(through silicon via,TSV)，以提供穿過該等記憶體晶粒層之矽基板的傳輸路徑。
在部分實施態樣中，每一記憶體晶粒層均包括一 用於連接其他晶粒層或系統元件110的介面。在本實施例中，第一記憶體晶粒層130包括一用於耦接第一記憶體晶粒層130與系統元件110的第一介面125，第二記憶體晶粒層140包括一用於耦接第二記憶體晶粒層140與第一記憶體晶粒層130的第二介面135，第三記憶體晶粒層150包括一用於耦接第三記憶體晶粒層150與第二記憶體晶粒層140的第三 介面145，且第四記憶體晶粒層160包括一用於耦接第第四記憶體晶粒層160與第三記憶體晶粒層150的第四介面155。在部分實施態樣中，每一介面提供該等介面接點交錯配置，使得記憶體晶粒層的每一介面接點可自一相耦接的記憶體晶粒層或系統元件的連接介面接點處偏移。
在部分實施態樣中，堆疊式記憶體裝置100提供 可隨額外記憶體晶粒層的增設而帶寬增加。在部分實施態樣中，提供於每一介面的交錯介面接點係配置從系統層穿過記憶體晶粒層的連接路徑，以連接各個介面。
圖2係設定堆疊式記憶體裝置之資料路徑的較佳 實施例。在部分實施態樣中，一堆疊式記憶體裝置200包含多個耦接於系統元件210(例如為晶片上之系統)的記憶體晶粒層220，此處是以4個記憶體晶粒層(230、240、250、260)為例，但本發明的實施態樣不限定於特定數量的記憶體晶粒層。如圖所示，一訊號路徑(如路徑280)提供從一記憶體晶粒層至系統元件210的連接通道。此處，第一記憶體晶粒層230、第二記憶體晶粒層240與第三記憶體晶粒層250各包括數個直通矽穿孔205，以提供穿透各記憶體晶粒層的連接路徑。
在部分實施態樣中，每一記憶體晶粒層各包括一 連接於其他耦接的記憶體晶粒層或系統元件的介面。此處，第一記憶體晶粒層230包括一用於耦接第一記憶體晶粒層230與系統元件210的第一介面225，第二記憶體晶粒層240包括一用於耦接第二記憶體晶粒層240與第一記憶體晶 粒層230的第二介面235，第三記憶體晶粒層250包括一用於耦接第三記憶體晶粒層250與第二記憶體晶粒層240的第三介面245，且第四記憶體晶粒層260包括一用於耦接第四記憶體晶粒層260與第三記憶體晶粒層250的第四介面255。在部分實施態樣中，該介面供錯開連接體270以重新設定資料路徑，據此記憶體晶粒層的各接面連接可與相鄰之記憶體晶粒層或系統元件的對應連接介面接點產生偏移。
如圖2所示，訊號路徑280提供一從第四記憶體晶 粒層260(其連接被介面255偏移)透過第三記憶體晶粒層250(其連接被介面245偏移)的直通矽穿孔，經由第二記憶體晶粒層240(其連接被介面235偏移)的直通矽穿孔，再經由第一記憶體晶粒層230(其連接被介面225偏移)的直通矽穿孔而至系統元件210的D通道介面的連接路徑。在部分實施態樣中，每一記憶體晶粒層的介面具有一用於記憶體之通道的驅動器274。
圖3為一堆疊式記憶體的一記憶體晶粒的介面的 實施態樣。此處，第一記憶體晶粒元件310包括一矽基板315，該第一記憶體晶粒具有一第一面(或表面)及一第二面。於後續說明段落中，第一面是指記憶體晶粒元件的上端且第二面是指其下端，但本發明的實施態樣不以上述方位為限。第一記憶體晶粒元件310包括一位於其第二面的介面350，且該第一記憶體晶粒元件310包括多個接面接點325(此處所稱的接點可以是各類型的電性連接點)。該第一記憶體晶粒元件310還可進一步包括多個穿過矽基板315的 直通矽穿孔320。
該第一記憶體晶粒元件310的介面350可用於耦 接該第一記憶體晶粒元件310的第二面與一第二元件360的第一面，其中該第二元件可包括該堆疊式記憶體裝置的一第二記憶體晶粒元件或一系統元件。此處，第二元件360具有一矽質或其他材質的基板365，且其第一表面具有一第二組接面接點375。該第二元件360還可進一步包括數個直通矽穿孔370，以提供穿過其本身的訊號路徑。
在部分實施態樣中，第一記憶體元件310的介面 350具有多個內連體352，該等內連體352使第一記憶體晶粒元件的第一組介面接點325與第二元件360的第二組介面接點375偏移連接，該等內連體具有一圍繞互連體354的披覆層(wrap)，而能連接第一組介面接點的最後一接點與第二組介面接點的第一接點。舉例來說，若該第一記憶體晶粒元件310具有四個介面接點325(於圖3中由左而右分別稱作第一接點、第二接點、第三接點與第四接點)，該第二元件具有四個介面接點375，且該第一記憶體晶粒310的介面接點325係分別對準於該第二元件360的介面接點，則該等內連體352提供第一組介面接點325分別與第二組介面接點375偏移連接。亦即，第一組介面接點325的第一介面接點係連接於第二組介面接點375的第二介面接點，第一組介面接點325的第二介面接點係連接於第二組介面接點375的第三介面接點，第一組介面接點325的第三介面接點係連接於第二組介面接點375的第四介面接點，且第一組介面接點325的 第四介面接點係連接於第二組介面接點375的第一介面接點。
該第一記憶體晶粒元件310的介面350更進一步 包括一用於驅動該堆疊式記憶體裝置之一或多個通道的驅動器356。在部分實施態樣中，該介面350允許堆疊式記憶體的帶寬可隨該第一記憶體晶粒元件310的增設至堆疊式記憶體裝置而增縮。
圖4是一堆疊式記憶體裝置的較佳實施例，該堆 疊式記憶體裝置包含可隨記憶體晶粒層之添增而增加其帶寬的路徑。在部分實施態樣中，堆疊式記憶體裝置400包含一晶片上之系統410，該晶片上之系統410耦接於一具有多個記憶體晶粒層的記憶體堆疊體，該等記憶體晶粒層分別是記憶體晶粒層430、440、450與460。
在部分實施態樣中，堆疊式記憶體裝置400提供 如圖2的路徑470，其中每一記憶體晶粒層的介面接點係交錯連接。此處，第一記憶體晶粒430驅動通道A，第二記憶體晶粒440驅動通道B，第三記憶體晶粒450區動通道C，且第四記憶體晶粒460驅動通道D。
路徑470係對比於傳統路徑480。於傳統路徑 480，每一記憶體晶粒層的介面連接接點係對應連接於鄰近記憶體晶粒層的介面連接接點，而無交錯連接或重新設定連接路徑。因此，若使用此種傳統路徑，該記憶體裝置之每一層的介面於此堆疊式記憶體裝置之每一通道均需設置一驅動器。
圖5是對一額外設置記憶體晶粒層之堆疊式記憶 體裝置設定資料路徑的較佳實施例。在部分實施態樣中，一堆疊式記憶體裝置係建構為記憶體晶粒層的數量大於供接收裝置連接之互連體接點的數量。本實施例中，堆疊式記憶體裝置500包含八個耦接於系統元件502的記憶體晶粒層(圖5中標示為記憶體晶粒層505、510、515、520、525、530、535及540)，且堆疊式記憶體裝置500提供四個通道。
在部分實施態樣中，堆疊式記憶體裝置500使用 於每個介面之被披覆層圍繞的連接體，用於比堆疊式記憶體之通道數目多之的額外記憶體元件之互連。本實施例中該堆疊式記憶體裝置包含八個記憶體晶粒層，然而其他實施態樣中該記憶體晶粒層可設為任何大於通道總數的數量。在部分實施態樣中，每一記憶體晶粒層的介面包括一圍繞連接體的披覆層，因此一記憶體晶粒層可連接於其他記憶體晶粒層(例如經由直通矽穿孔570的訊號路徑580)。本實施例中，各記憶體晶粒層之介面的披覆層圍繞連接體讓記憶體晶粒層505與記憶體晶粒層525、記憶體晶粒層510與記憶體晶粒層530，以及記憶體晶粒層520與記憶體晶粒層540分別形成內部連接。
在部分實施態樣中，如第5圖所示之堆疊式記憶 體藉由根據由各記憶體晶粒層之介面的交錯介面接點而連接至記憶體晶粒層之單點至雙點(或多點)的拓樸架構，以允許額外的記憶體增設。
一堆疊式記憶體依據其記憶體晶粒層的數量，而 可運用於各式運算環境中。圖6是一方塊圖，為一包含堆疊式記憶體裝置的裝置或系統的實施態樣。電腦裝置600可以是筆記型電腦、平板電腦、行動電話、智慧型手機、無線電子閱讀器及各類無線行動裝置的行動電腦裝置。理應被理解的是，此處的構件(component)只是一般性的示例，裝置600並未完全列出其所有構件。該等構件可透過一(或多個)匯流排(bus)或其他連接體605而進行連接。
裝置600包含進行主運算處理的處理器610。處理 器610可包括一或多個實體裝置(physical devices)，例如微處理器、應用處理器、微控制器、可程式邏輯裝置或其他電腦裝置。處理器610執行的運算包括操作平台的運作或可供應用程式、裝置功能運作的作業系統的執行。該運算處理包括與一使用者或其他裝置相關的輸入/輸出、電源管理相關的運算，或與裝置600連接至其他裝置相關的上述運算。該運算處理亦可包括音頻的輸入/輸出及顯示器的輸入/輸出。
在部分實施態樣中，裝置600包含音頻子系統 620，該音頻子系統620包括硬體(如音頻硬體及音頻電路)及軟體(如驅動程式及編碼)構件，以提供該電腦裝置音頻相關功能。該音頻功能包括揚聲器、頭戴式耳機等音頻輸出及如麥克風的音頻輸入。具有上述功能的裝置可整合或連接於裝置600。在部分實施態樣中，使用者藉由處理器610接收與運算的音頻指令而與裝置600互動。
顯示子系統630包括硬體(如顯示裝置)及軟體(如 驅動程式)構件，以提供與該電腦裝置互動的視覺、觸覺元素。顯示子系統630包括顯示介面632，該顯示介面632具有特定螢幕或硬體裝置以提供使用者顯示畫面。在部分實施態樣中，顯示介面632包括獨立於處理器610的邏輯運算，以執行該顯示畫面的部分運算處理。在一實施態樣中，顯示子畫面630包括一提供使用者輸入、輸出功能的觸控螢幕裝置。
輸入輸出控制器640包括與使用者互動的硬體與 軟體構件。輸入輸出控制器640的運作係用於管理音頻子系統620、顯示子系統630的部分硬體，或兩者像這樣的子系統。輸入輸出控制器640提供外接裝置連接於裝置600的連接點，讓使用者透過外接裝置與該系統互動。舉例來說，可連接於裝置600的裝置包含麥克風裝置、揚聲器或立體聲系統、視頻系統或其他顯示裝置、鍵盤或鍵盤裝置，抑或如讀卡機或其他等具有特殊用途的裝置。
如上所述，輸入輸出控制器640可與音頻子系統620、顯示子系統630，或兩者像這樣的子系統交互作用。舉例來說，藉由麥克風或其他音頻裝置進行輸入程序，可提供裝置600的一或多個應用程式或功能相關的輸入資料或指令。此外，音頻輸出可與顯示輸出配合，或獨立於其之外。另一方面，若顯示子系統包括一觸控螢幕，則該顯示裝置也可以充作一輸入裝置，而至少部分地由輸入輸出控制器640管理。該裝置600還可以進一步包含由輸入輸出控制器640管理的按鍵或開關，以提供輸入/輸出功能。
在一實施例中，輸入輸出控制器640管理的裝置 如加速度計、攝影機、光感測器或其他環境感測器，抑或其他裝置600可涵蓋的裝置。該輸入部分是由使用者直接操作，或是由環境輸入至該系統而影響其運作(例如雜訊的濾除、通過亮度偵測以調整顯示、提供相機閃光燈等)。
在一實施例中，裝置600包含電源管理器650，以管理電池電量的使用、電池的充電或其他相關節能運作。
在部分實施態樣中，記憶體子系統660包括用於儲存裝置600內之資訊的記憶體裝置。該處理器610會從記憶體子系統660的元件中讀取或寫入資料。記憶體包括非揮發性記憶體(記憶體裝置的電源突然切斷時不改變其狀態)、揮發性記憶體(電源突然切斷時會使其狀態不明)或上述兩者。記憶體660可儲存應用程式資料、使用者資料、音樂、照片、文件或其他與系統600的應用程式與功能運作相關的系統資料(該系統資料可能為長期儲存或暫存)。
在部分實施態樣中，記憶體子系統660包括一如圖1至圖5所示的堆疊式記憶體裝置662，該堆疊式記憶體裝置662具有一個(或多個)記憶體晶粒層與一系統元件。在部分實施態樣中，堆疊式記憶體裝置662如圖3所示，其藉由各記憶體晶粒介面中的偏移互連體之設置，而能在增設記憶體晶粒層後增加其帶寬。在部分實施態樣中，裝置600的記憶體需求可由一具有正確數量記憶體晶粒層之堆疊式記憶體裝置662匹配供應。
連接器(connectivity)670包括硬體裝置(例如無線 通訊、有線通訊或兩者的連接器及通訊硬體)與軟體構件(如驅動程式、通訊協定棧)，讓裝置600可與外部裝置進行通訊。該裝置可以是獨立裝置，例如其他電腦裝置、無線接取點或無線基地台，抑或如耳機、印表機等週邊裝置。
連接器670可包括多種不同的連接器。大致來 說，於圖中裝置600具有蜂窩式網路連接器(cellular connectivity)672與無線連接器674。蜂窩式網路連接器672一般是指經由全球行動通訊系統(global system for mobile communication,GSM)、展頻系統(code division multiple access,CDMA)、分時多供系統(time division multiplexing)、其他蜂巢式服務標準或上述系統的衍伸協定所提供的蜂巢式網路連接器。無線網路連接器674指的是非蜂巢式網路的無線網路連接器，可包括個人區域網路(如藍芽)、局部區域網路(如WiFi)、廣域網路(如WiMax)及其他無線通訊方式。
週邊連接器(peripheral connection)680包括硬體 介面、連接器與軟體構件[如驅動程式、協議棧(protocol stack)]，以形成週邊連接。理應被理解的是，裝置600可以是其他電腦裝置的一週邊裝置(「至(或輸出)」(to)682)，也可以是與週邊裝置(「從(或輸入)」684)連接的電腦裝置。為了進行資料下載、上傳、更換或同步的管理，裝置600通常會藉由一基座連接器(docking connector)與其他電腦裝置連線。除此之外，基座連接器可供裝置600與特定週邊裝置(如視聽系統或其他系統)連線，以控制資料輸出。
除了上述專屬的基座連接器或其他專屬連接器 硬體之外，裝置600也可以藉由一般或標準規格的連接器建立週邊連線。上述的一般連接器包括USB連接器(可包含任意數量的硬體介面)、各式顯示埠(DisplayPort)如微型顯示埠(MiniDisplayPort,MDP)、高解析度多媒體介面(High Definition Multimedia Interface,HDMI)、火線(firewire)或其他類型的連接器。
上述內容中，為了達到說明的目的，各式技術的 細節皆一一闡釋，以助於徹底瞭解本發明的內容。然而，該領域具有通常知識者在沒有某些特定詳細說明下亦可實施本發明。此外，一般公知的構造與結構皆以方塊圖呈現。 圖中所示的構件可能還有其他內部結構。途中列出的構件還可能包括其他未示的輸入或輸出。
不同的實施態樣可能包含不同的程序。該等程序 可能藉由硬體構件執行或實施於電腦程式或機器可執行指令(machine-executable instruction)，該等指令可用於一通用、專用處理器，或一可藉由該等指令程式化的邏輯電路，以執行上述程序。另一方面，該等程序也可藉由軟硬體協同合作而執行。
各實施例的部分內容可由一電腦程式產品提 供，該電腦程式產品可能包含一存有上述電腦程式指令的非臨時性(non-transitory)電腦可讀儲存媒體，該等指令可由一或多個處理器執行以設定電腦的程式，而執行部分實施態樣中的程序。該電腦可讀儲存媒體可包括軟碟(floppy diskette)、光碟(optical disk)、唯讀記憶光碟(compact disk read-only memory,CD-ROM)、磁光碟(magneto-optical disk)、唯讀記憶體(read-only ROM)、隨機存取記憶體(random access memory,RAM)、可抹除可編程唯讀記憶體(erasable programmable read-only memory,EPROM)、電子抹除式可編程唯讀記憶體(electrically-erasable programmable read-only memory,EEPROM)、磁卡(magnet card)或光卡(optical card)、快閃記憶體(flash memory)或其他可儲存電子指令的電腦可讀媒介。進一步來說，部分實施例也可以經由下載而成為電腦程式產品，該程式可由一遠端電腦傳輸至一請求下載電腦。
上述的方法多以其最基礎的形式進行描述，但在不背離本發明的基礎範圍的前提下，上述方法的程序可予以增減，且上述訊息也可以增減其內的資訊。本領域具有通常知識者可知，上述內容可進行進一步的調整或改編。上述的特定實施例僅用於說明，不能以此限制本發明的範圍。本發明的實施範圍應以申請專利範圍為主，不應以特定的實施例為限。
上述說明段落中，元件A耦接至或耦接於元件B，可能是指元件A直接耦接於元件B，或是指元件A透過元件C而間接耦接於元件B。於專利範圍中的請求項中，若敘明一構件、特徵、結構、程序或特徵A「致能」一構件、特徵、結構、程序或特徵B，意指A至少部分致能B，但還可能有其他構件、特徵、結構、程序或特徵亦致能B。若一說明指 出一構件、特徵、結構、程序或特徵「可」、「可能」、「可以」，其意指該特定構件、特徵、結構、程序或特徵非必然含括在內。於實施態樣或請求項提到「一個」元件，亦非指該元件的數量僅為一個。
一實施例是本發明的一實施態樣或範例。前述內容所指的「一實施例」、「一實施態樣」、「部分實施態樣」或「其他實施態樣」，意指一特定之特徵、結構或特性係至少與部分實施態樣具有關聯性，但不一定實施於所有實施態樣中。此外，「一實施例」、「一實施態樣」或「部分實施態樣」也不必然意指相同的實施例。前述於本發明的示例實施態樣中，為了簡化及助於瞭解本發明的各種實施態樣，部分特徵有時會在單一實施例中成組實施。然而，不能以此種說明方式，而認為各請求項所述的發明內容需要更多的技術特徵。更確切地說，本發明各請求項反映的發明態樣係少於前述揭露之實施例所包含的所有特徵。也就是說，依據此處之陳述內容，本發明的請求項係各自獨立主張一發明態樣。
200‧‧‧堆疊式記憶體裝置
205‧‧‧直通矽穿孔
210‧‧‧系統元件
220‧‧‧記憶體晶粒層
225‧‧‧第一介面
230‧‧‧第一記憶體晶粒層
235‧‧‧第二介面
240‧‧‧第二記憶體晶粒層
245‧‧‧第三介面
250‧‧‧第三記憶體晶粒層
255‧‧‧第四介面
260‧‧‧第四記憶體晶粒層
270‧‧‧連接體
274‧‧‧驅動器
280‧‧‧訊號路徑

Claims (21)

  1. 一種記憶體裝置，其包含：一記憶體晶粒，其中該記憶體晶粒包含一第一直通矽穿孔(TSV)，其中該記憶體晶粒具有一側，其中該記憶體晶粒之該側包含一第一電性連接區域並且該第一電性連接區域係耦接至該第一直通矽穿孔(TSV)，及於該記憶體晶粒之該側上之一介面區域，其中該介面區域包含一第一互連體，其中該第一互連體係電性地耦接至該第一電性連接區域，其中該第一互連體終止在一第二電性連接區域，以及其中該第一直通矽穿孔(TSV)以一第一方向穿通過該記憶體晶粒，其中該第一互連體以一第二方向在該第一電性連接區域與該第二電性連接區域之間提供一第一偏移，且其中該第一方向係與該第二方向不同。
  2. 如請求項1之記憶體裝置，也包括一系統元件，其中該系統元件係通過該介面區域耦接至該記憶體晶粒。
  3. 如請求項2之記憶體裝置，其中該系統元件係一晶片上之系統(SoC)。
  4. 如請求項1之記憶體裝置，其中該記憶體晶粒也包含一第二直通矽穿孔(TSV)，其中該記憶體晶粒之該側也包含一第三電性連接 區域，其中該第三電性連接區域係耦接至該第二直通矽穿孔(TSV)，其中該介面區域也包含一第二互連體，其中該第二互連體係電性地耦接至該第三電性連接區域，其中該第二互連體終止在一第四電性連接區域，其中該第二互連體以一第三方向在該第三電性連接區域與該第四連接區域之間提供一第二偏移，且其中該第三方向係與該第一方向不同。
  5. 如請求項4之記憶體裝置，其中該第一偏移與該第二偏移係為相同量。
  6. 如請求項4之記憶體裝置，其中該第一偏移與該第二偏移係為不同量。
  7. 如請求項4之記憶體裝置，其中該第三方向係與該第二方向不同。
  8. 一種記憶體裝置，其包含：一第一記憶體晶粒，其中該第一記憶體晶粒包含至少兩個直通矽穿孔(TSVs)，其中該第一記憶體晶粒具有一側，其中於該第一記憶體晶粒之該側上具有一介面區域，其中該介面區域包含至少兩個互連體，且其中該等至少兩個互連體之一第一互連體係電性地耦接至該等至少兩個直通矽穿孔(TSVs)之一第一直通矽穿孔並且該等至少兩個互連體之一第二互連體係電性地耦接至該等至少兩個直通矽穿孔(TSV)之一第二直通矽穿孔，及 一第二記憶體晶粒，其中該第二記憶體晶粒具有一側，其中該第二記憶體晶粒之該側包含至少兩個電性連接區域，以及其中該第一記憶體晶粒係堆疊於該第二記憶體晶粒上，其中該等至少兩個互連體之該第一互連體係耦接至該第二記憶體晶粒之該等至少兩個電性連接區域的一第一電性連接區域，其中該第一直通矽穿孔(TSV)以一第一方向穿通過該第一記憶體晶粒，其中該第一互連體以一第二方向在該第二記憶體晶粒之該第一電性連接區域與該第一直通矽穿孔(TSV)之間提供一偏移，且其中該第一方向係與該第二方向不同，及其中該等至少兩個互連體之該第二互連體係耦接至該第二記憶體晶粒之該等至少兩個電性連接區域的一第二電性連接區域。
  9. 如請求項8之記憶體裝置，其中該第二記憶體也包含至少兩個直通矽穿孔(TSVs)且其中該第二記憶體晶粒之該等至少兩個電性連接區域係各自電性地耦接至該第二記憶體晶粒之該等至少兩個直通矽穿孔(TSVs)之一不同的直通矽穿孔(TSV)。
  10. 如請求項8之記憶體裝置，也包括一第三記憶體晶粒，其中該第三記憶體晶粒係堆疊於該第一記憶體晶粒上。
  11. 如請求項9之記憶體裝置，也包括一系統元件，其中該系統元件係耦接至該第二記憶體晶粒且係能夠通過該第二記憶體晶粒之 一直通矽穿孔(TSV)而與該第一記憶體晶粒通訊。
  12. 如請求項11之記憶體裝置，其中該系統元件係一晶片上之系統(SoC)。
  13. 該請求項8之記憶體裝置，其中該等至少兩個直通矽穿孔(TSVs)之該第二直通矽穿孔(TSV)沿著一第三線延伸，其中該第二互連體沿著一第四線延伸，且其中該第三線係與該第四線不同。
  14. 如請求項10之記憶體裝置，其中具有三個晶粒的該記憶體裝置之一帶寬係大於具有兩個晶粒的一記憶體裝置之一帶寬。
  15. 一種系統，其包含：一處理器，一無線連接器組件，其中該無線連接器組件允許該系統與一外部裝置無線地通訊且其中該處理器與該無線連接器組件被耦接，及一記憶體裝置，其中該處理器與該記憶體裝置被耦接且該記憶體裝置包含：一第一記憶體晶粒，其中該第一記憶體晶粒包含至少兩個直通矽穿孔(TSVs)，其中該第一記憶體晶粒具有一側，其中於該第一記憶體晶體之該側上具有一介面區域，其中該介面區域包含至少兩個互連體，且其中該等至少兩個互連體之一第一互連體係電 性地耦接至該等至少兩個直通矽穿孔(TSVs)之一第一直通矽穿孔並且該等至少兩個互連體之一第二互連體係電性地耦接至該等至少兩個直通矽穿孔(TSVs)之一第二直通矽穿孔，及一第二記憶體晶粒，其中該第二記憶體晶粒具有一側，其中該第二記憶體晶粒之該側包含至少兩個電性連接區域，以及其中該第一記憶體晶粒係堆疊於該第二記憶體晶粒上，其中該等至少兩個互連體之該第一互連體係耦接至該第二記憶體晶粒之該等至少兩個電性連接區域的一第一電性連接區域，其中該第一直通矽穿孔(TSV)以一第一方向穿通過該第一記憶體晶粒，其中該第一互連體以一第二方向在該第二記憶體晶粒之該第一電性連接區域與該第一直通矽穿孔(TSV)之間提供一偏移，且其中該第一方向係與該第二方向不同，及其中該等至少兩個互連體之該第二互連體係耦接至該第二記憶體晶粒之該等至少兩個電性連接區域的一第二電性連接區域。
  16. 如請求項15之系統，其中該第二記憶體也包含至少兩個直通矽穿孔(TSVs)且其中該第二記憶體晶粒之該等至少兩個電性連接區域係各自電性地耦接至該第二記憶體晶粒之該等至少兩個直通矽穿孔(TSVs)之一不同的直通矽穿孔(TSV)。
  17. 如請求項15之系統，也包括一第三記憶體晶粒，其中該第三記憶 體晶粒係堆疊於該第一記憶體晶粒上。
  18. 如請求項16之系統，也包括一系統元件，其中該系統元件係耦接至該第二記憶體晶粒且係能夠通過該第二記憶體晶粒之一直通矽穿孔(TSV)而與該第一記憶體晶粒通訊。
  19. 如請求項18之系統，其中該系統元件係一晶片上之系統(SoC)。
  20. 如請求項15之系統，其中該等至少兩個直通矽穿孔(TSVs)之該第二直通矽穿孔(TSV)沿著一第三線延伸，其中該第二互連體沿著一第四線延伸，且其中該第三線係與該第四線不同。
  21. 如請求項17之系統，其中具有三個晶粒的該記憶體裝置之一帶寬係大於具有兩個晶粒的一記憶體裝置之一帶寬。
TW103144993A 2011-12-02 2012-11-08 記憶體裝置、備有堆疊式記憶體裝置之系統、以及記憶體晶粒元件 TWI590384B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2011/063191 WO2013081634A1 (en) 2011-12-02 2011-12-02 Stacked memory with interface providing offset interconnects

Publications (2)

Publication Number Publication Date
TW201530700A true TW201530700A (zh) 2015-08-01
TWI590384B TWI590384B (zh) 2017-07-01

Family

ID=48535920

Family Applications (3)

Application Number Title Priority Date Filing Date
TW106113131A TWI635575B (zh) 2011-12-02 2012-11-08 記憶體裝置、備有堆疊式記憶體裝置之系統、以及記憶體晶粒元件（二）
TW103144993A TWI590384B (zh) 2011-12-02 2012-11-08 記憶體裝置、備有堆疊式記憶體裝置之系統、以及記憶體晶粒元件
TW101141560A TWI469265B (zh) 2011-12-02 2012-11-08 記憶體裝置、備有堆疊式記憶體裝置之系統、以及記憶體晶粒元件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW106113131A TWI635575B (zh) 2011-12-02 2012-11-08 記憶體裝置、備有堆疊式記憶體裝置之系統、以及記憶體晶粒元件（二）

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW101141560A TWI469265B (zh) 2011-12-02 2012-11-08 記憶體裝置、備有堆疊式記憶體裝置之系統、以及記憶體晶粒元件

Country Status (6)

Country Link
US (4) US8971087B2 (zh)
KR (1) KR101662576B1 (zh)
CN (1) CN103946981B (zh)
DE (1) DE112011105909B4 (zh)
TW (3) TWI635575B (zh)
WO (1) WO2013081634A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9147438B2 (en) * 2013-10-23 2015-09-29 Qualcomm Incorporated Monolithic three dimensional (3D) integrated circuits (ICs) (3DICs) with vertical memory components, related systems and methods
TWI690029B (zh) * 2014-06-13 2020-04-01 蘋果公司 重組態之寬輸入輸出記憶體模組及使用其之封裝架構
TWI507876B (zh) * 2014-07-21 2015-11-11 Phison Electronics Corp 記憶體儲存裝置及控制方法、記憶體控制電路單元及模組
CN106605266B (zh) * 2014-09-17 2019-10-18 东芝存储器株式会社 半导体装置
TWI556247B (zh) 2014-11-12 2016-11-01 財團法人工業技術研究院 錯誤容忍穿矽孔介面及其控制方法
WO2016144521A1 (en) 2015-03-10 2016-09-15 Rambus, Inc. Memories and memory components with interconnected and redundant data interfaces
US10283171B2 (en) * 2015-03-30 2019-05-07 Taiwan Semicondutor Manufacturing Company, Ltd. Stacked die semiconductor device with separate bit line and bit line bar interconnect structures
KR102467698B1 (ko) * 2016-07-26 2022-11-16 삼성전자주식회사 적층형 메모리 장치, 이를 포함하는 시스템 및 그 동작 방법
JP6736441B2 (ja) * 2016-09-28 2020-08-05 ルネサスエレクトロニクス株式会社 半導体装置
US9966363B1 (en) * 2017-02-03 2018-05-08 Nanya Technology Corporation Semiconductor apparatus and method for preparing the same
US10438636B2 (en) * 2017-12-07 2019-10-08 Advanced Micro Devices, Inc. Capacitive structure for memory write assist
TWI643204B (zh) * 2018-03-30 2018-12-01 森富科技股份有限公司 記憶體配置結構
KR102589968B1 (ko) 2018-04-17 2023-10-16 삼성전자주식회사 3 차원 적층 구조를 갖는 뉴로모픽 회로 및 이를 포함하는 반도체 장치
US20220320045A1 (en) * 2021-03-31 2022-10-06 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device including power management die in a stack and methods of forming the same

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5585675A (en) * 1994-05-11 1996-12-17 Harris Corporation Semiconductor die packaging tub having angularly offset pad-to-pad via structure configured to allow three-dimensional stacking and electrical interconnections among multiple identical tubs
US5963464A (en) * 1998-02-26 1999-10-05 International Business Machines Corporation Stackable memory card
US6469375B2 (en) * 2001-02-28 2002-10-22 William F. Beausoleil High bandwidth 3D memory packaging technique
US20060206745A1 (en) * 2005-03-11 2006-09-14 Advanced Micro Devices, Inc. Automatic resource assignment in devices having stacked modules
DE102005011369A1 (de) * 2005-03-11 2006-09-14 Advanced Micro Devices, Inc., Sunnyvale Automatische Ressourcenzuordnung in Einrichtungen mit gestapelten Modulen
US7701045B2 (en) * 2006-04-11 2010-04-20 Rambus Inc. Point-to-point connection topology for stacked devices
KR101533120B1 (ko) * 2006-12-14 2015-07-01 램버스 인코포레이티드 멀티 다이 메모리 디바이스
JP2008159736A (ja) * 2006-12-22 2008-07-10 Elpida Memory Inc 半導体装置及びその電源供給方法
US7705632B2 (en) * 2007-02-15 2010-04-27 Wyman Theodore J Ted Variable off-chip drive
US7623365B2 (en) * 2007-08-29 2009-11-24 Micron Technology, Inc. Memory device interface methods, apparatus, and systems
US8042082B2 (en) * 2007-09-12 2011-10-18 Neal Solomon Three dimensional memory in a system on a chip
US20090166065A1 (en) * 2008-01-02 2009-07-02 Clayton James E Thin multi-chip flex module
US7818523B2 (en) * 2008-01-10 2010-10-19 Unity Semiconductor Corporation Securing data in memory device
US7648911B2 (en) * 2008-05-27 2010-01-19 Stats Chippac, Ltd. Semiconductor device and method of forming embedded passive circuit elements interconnected to through hole vias
US7929368B2 (en) 2008-12-30 2011-04-19 Micron Technology, Inc. Variable memory refresh devices and methods
US20100174858A1 (en) * 2009-01-05 2010-07-08 Taiwan Semiconductor Manufacturing Co., Ltd. Extra high bandwidth memory die stack
US9171824B2 (en) 2009-05-26 2015-10-27 Rambus Inc. Stacked semiconductor device assembly
US8400781B2 (en) * 2009-09-02 2013-03-19 Mosaid Technologies Incorporated Using interrupted through-silicon-vias in integrated circuits adapted for stacking
US8698321B2 (en) * 2009-10-07 2014-04-15 Qualcomm Incorporated Vertically stackable dies having chip identifier structures
US8996836B2 (en) 2009-12-18 2015-03-31 Micron Technology, Inc. Stacked device detection and identification
US8247895B2 (en) * 2010-01-08 2012-08-21 International Business Machines Corporation 4D device process and structure
US8437163B2 (en) * 2010-02-11 2013-05-07 Micron Technology, Inc. Memory dies, stacked memories, memory devices and methods
US9123552B2 (en) * 2010-03-30 2015-09-01 Micron Technology, Inc. Apparatuses enabling concurrent communication between an interface die and a plurality of dice stacks, interleaved conductive paths in stacked devices, and methods for forming and operating the same
KR20110112707A (ko) * 2010-04-07 2011-10-13 삼성전자주식회사 층간 연결 유닛을 갖는 적층 메모리 장치, 이를 포함하는 메모리 시스템, 및 전송선의 지연시간 보상 방법
KR101069441B1 (ko) * 2011-05-12 2011-09-30 앰코 테크놀로지 코리아 주식회사 반도체 패키지

Also Published As

Publication number Publication date
TWI635575B (zh) 2018-09-11
TWI469265B (zh) 2015-01-11
US8971087B2 (en) 2015-03-03
US20150108660A1 (en) 2015-04-23
TW201338098A (zh) 2013-09-16
WO2013081634A1 (en) 2013-06-06
CN103946981B (zh) 2016-11-09
US12046577B2 (en) 2024-07-23
KR101662576B1 (ko) 2016-10-05
KR20140101815A (ko) 2014-08-20
DE112011105909T5 (de) 2014-09-11
US9768148B2 (en) 2017-09-19
US20130272049A1 (en) 2013-10-17
TW201804571A (zh) 2018-02-01
DE112011105909B4 (de) 2019-05-16
CN103946981A (zh) 2014-07-23
US20180122779A1 (en) 2018-05-03
US20190304953A1 (en) 2019-10-03
TWI590384B (zh) 2017-07-01

Similar Documents

Publication Publication Date Title
TWI590384B (zh) 記憶體裝置、備有堆疊式記憶體裝置之系統、以及記憶體晶粒元件
JP5970078B2 (ja) デバイス相互接続の変化を可能にする積層メモリ
KR101728973B1 (ko) 성능 및 전력을 위해 구성가능한 3ｄ 메모리
TWI493338B (zh) 用於記憶體的彈性命令定址的方法、堆疊記憶體裝置、儲存媒體及其系統
US10658297B2 (en) Metal-nitride-free via in stacked memory
TWI508086B (zh) 用於記憶體電路測試引擎的同屬位址拌碼器
TWI517171B (zh) 堆疊記憶體之邊界掃瞄鏈
TWI598876B (zh) 在堆疊的記憶體架構中之分離的微通道電壓域
JP5978202B2 (ja) インターフェイスダイと複数のダイスタックとの間の同時通信を可能にする装置、スタック型デバイス内のインターリーブされた導電経路、ならびにその形成方法および動作方法
US9652170B2 (en) Memory device responding to device commands for operational controls
TWI606569B (zh) 半導體元件以及半導體封裝
US9530756B2 (en) Semiconductor apparatus having electrical connections with through-via and a metal layer and stacking method thereof
TWI703683B (zh) 用以控制外部封裝記憶體裝置之系統級封裝邏輯及方法
JP2017010605A (ja) デバイス相互接続の変化を可能にする積層メモリ
KR20170108324A (ko) 적층 칩 패키지 및 그 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees