TWI690029B - 重組態之寬輸入輸出記憶體模組及使用其之封裝架構 - Google Patents

重組態之寬輸入輸出記憶體模組及使用其之封裝架構 Download PDF

Info

Publication number
TWI690029B
TWI690029B TW104112749A TW104112749A TWI690029B TW I690029 B TWI690029 B TW I690029B TW 104112749 A TW104112749 A TW 104112749A TW 104112749 A TW104112749 A TW 104112749A TW I690029 B TWI690029 B TW I690029B
Authority
TW
Taiwan
Prior art keywords
substrate
memory modules
memory
semiconductor device
wide
Prior art date
Application number
TW104112749A
Other languages
English (en)
Other versions
TW201611199A (zh
Inventor
軍 翟
仲崇華
胡坤忠
梁世暎
Original Assignee
蘋果公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/558,906 external-priority patent/US20150364454A1/en
Application filed by 蘋果公司 filed Critical 蘋果公司
Publication of TW201611199A publication Critical patent/TW201611199A/zh
Application granted granted Critical
Publication of TWI690029B publication Critical patent/TWI690029B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Semiconductor Memories (AREA)

Abstract

在一些實施例中，期望利用一整體解決方案增加記憶體頻寬。在一實施例中，可使用寬I/O記憶體。本文所述為重組態寬I/O記憶體模組之系統及方法的實施例。該等重組態之記憶體模組可經組態以使得該等記憶體模組與當前封裝架構結合起作用。

Description

重組態之寬輸入輸出記憶體模組及使用其之封裝架構
本文所述之實施例係關於半導體封裝及用於封裝半導體器件之方法。更具體地說，本文揭示的一些實施例係關於對寬I/O記憶體模組適合的封裝架構。
用於寬I/O(例如，用於行動DRAM，發佈於2012年年初)之標準使用矽通孔(TSV)將DRAM連接至在三維積體電路上的邏輯。藉由其512位元資料介面，寬I/O單資料速率(SDR)在不顯著增加功率消耗的情況下使低功率雙資料速率2規格之頻寬加倍。
在均質晶粒之間使用TSV連接之器件已經可供使用。寬I/O迫切需要在異質晶粒之間的TSV連接。藉由已知均質TSV連接，要求每瓦特晶粒到晶粒連接性頻寬方面五分之一的延遲的百倍改善。
具有充分潛力的TSV技術提供連接具有不同物理特性之晶粒的能力。雖然有可能將邏輯、記憶體、射頻(RF)、類比、電力及影像感測電路皆放在同一矽片上，但可為較佳的是將其放在單獨晶粒上從而以最低成本獲得最佳效能。
寬I/O標準藉由大大改善效能及功率來充分利用3D晶粒堆疊。藉由使用低速低電容連接，寬I/O以一些當前所使用標準之約每位元半數之功率來傳輸資料。舉例而言，寬I/O將以與許多當前標準相同之 功率將頻寬加倍，而不影響蜂巢式電話之質量或體積。
不利的是，TSV技術比預期發展得更慢且當寬I/O充分發展時，TSV技術未保持同步。此已導致在如何利用寬I/O技術直至TSV技術已發展到足以利用其之日的問題。
在一些實施例中，期望利用整體解決方案增加記憶體頻寬。在一實施例中，可使用寬I/O記憶體。本文所述為重組態寬I/O記憶體模組之系統及方法的實施例。該等重組態記憶體模組可經組態以使得該等記憶體模組與當前或新的封裝架構結合起作用。
100‧‧‧標準寬I/O記憶體模組
110‧‧‧通道
200‧‧‧寬I/O記憶體模組
210‧‧‧通道
210a‧‧‧通道
210b‧‧‧通道
210c‧‧‧通道
210d‧‧‧通道
220‧‧‧基板/RDL
240‧‧‧電導體
1100‧‧‧半導體器件封裝總成
1110‧‧‧晶粒
1120‧‧‧基板
1122‧‧‧底膠
1125‧‧‧基板
1130‧‧‧第一組電導體
1140‧‧‧第一表面
1150‧‧‧第二表面
1160‧‧‧第二組電導體
1170‧‧‧記憶體模組
1170a‧‧‧重組態寬I/O記憶體模組
1170b‧‧‧重組態寬I/O記憶體模組
1175‧‧‧電導體
1180‧‧‧通孔
1185‧‧‧PCB條
1190‧‧‧封裝件
1200‧‧‧矽間隔件/熱散播器
1202‧‧‧環氧基樹脂或熱介面材料
1210‧‧‧電導體
1250‧‧‧矽橋接器
以下詳細描述參看現簡要描述之隨附圖式。
圖1描繪包括四個通道之標準寬I/O記憶體模組之實施例。
圖2描繪兩個相對較小的寬I/O記憶體模組的實施例，該等模組包括各自朝向模組的邊緣定位的兩個通道。
圖3描繪包括四個通道之寬I/O記憶體模組之實施例，其中兩個通道朝向邊緣翻轉。.
圖4A至圖4B描繪標準寬I/O記憶體模組的實施例，該模組包括四個通道以及耦接至該模組的製造後再分佈層(RDL)。
圖5A至圖5B描繪標準寬I/O記憶體模組之實施例，該模組包括四個通道以及包括耦接至該模組之RDL的扇出晶圓級封裝(FOWLP)。
圖6描繪兩個相對較小的寬I/O記憶體模組之實施例，該等模組包括各自朝向模組之邊緣定位的兩個通道，結合耦接至該模組的RDL。
圖7描繪兩個相對較小的寬I/O記憶體模組的實施例，該等模組包括各自朝向模組之邊緣定位的兩個通道，結合包括耦接至模組的RDL之FOWLP。
圖8描繪具有多個分離的寬I/O記憶體模組的封裝之實施例，該等 模組使用再分佈層(RDL)耦接至該封裝。
圖9描繪具有多個分離的寬I/O記憶體模組之封裝的實施例，該等模組使用定位於該封裝中的矽插入件或PCB條耦接至該封裝。
圖10A至圖10B描繪具有經組態在扇出晶圓級封裝(FOWLP)中的多個寬I/O記憶體模組的封裝之實施例，該扇出晶圓級封裝包括用於將該等寬I/O記憶體模組耦接至該封裝的RDL。
圖11描繪具有經組態在FOWLP中之寬I/O記憶體模組之封裝的實施例，該FOWLP包括用於將該寬I/O記憶體模組耦接至該封裝之RDL。
圖12描繪具有寬I/O記憶體模組之封裝之實施例，該模組包括藉由通孔經由封裝件耦接至該封裝的製造後RDL。
圖13描繪具有寬I/O記憶體模組之封裝之實施例，該模組經由該封裝之RDL耦接至該封裝之底面。
圖14描繪包括經耦接至異質RDL的晶粒及多個分離的寬I/O記憶體模組之封裝之實施例。
圖15描繪具有寬I/O記憶體模組之封裝的實施例，該模組包括製造後RDL。
圖16描繪包括晶粒及多個分離的寬I/O記憶體模組之封裝之實施例，該等模組使用定位於該封裝RDL與該晶粒及記憶體模組間的矽橋接器耦接至該晶粒。
圖17描繪包括晶粒及多個分離的寬I/O記憶體模組之封裝的實施例，該等模組使用定位於與該晶粒及記憶體模組對置的該封裝RDL之側面上的矽橋接器耦接至該晶粒。
圖18描繪包括晶粒及使用製造後RDL耦接至該晶粒之記憶體模組的封裝之實施例。
特定實施例在圖式中藉由實例展示且將在本文中詳細描述。然 而，應理解，圖式及實施方式不意欲將申請專利範圍限於所揭示之特定實施例，甚至在關於特定特徵描述僅單一實施例之狀況下亦為如此。相反，本發明意欲涵蓋將對受益於本發明的熟習此項技術者顯而易見之所有修改、等效物及替代物。除非另外陳述，否則本發明中所提供之特徵之實例意欲為說明性的而非為限制性的。
本文中所使用之標題僅為達成組織性目的，且不意謂用以限制該描述之範疇。如本申請案全篇中所使用之詞語「可」係在允許意義(亦即，意謂有可能)而非強制意義(亦即，意謂必須)上使用。詞語「包括(include、including及includes)」指示開放性關係且因此意謂包括(但不限於)。類似地，詞語「具有(have、having及has)」亦指示開放性關係且因此意謂具有(但不限於)。如本文所使用術語「第一」、「第二」、「第三」等是用作用於其之後的名詞的標記，並不暗示任何類型之定序(例如，空間、時間、邏輯等)，除非該定序經另外明確指定。舉例而言，除非另外規定，否則「電連接至模組基板之第三晶粒」並不排除在第三晶粒之前連接「電連接至模組基板之第四晶粒」之情境。類似地，除非另外規定，否則「第二」特徵並不要求在「第二」特徵之前實施「第一」特徵。
各種組件可描述為「經組態以」執行一或多個任務。在該等情形下，「經組態以」為通常意謂「具有在操作期間執行一或多個任務之結構」之寬泛引述。因此，即使在組件當前不執行任務時，組件可經組態以執行該任務(例如即使在兩個模組不連接時，一組電導體可經組態以電連接一模組至另一模組)。在一些情形下，「經組態以」可為通常意謂「具有在操作期間執行一或多個任務之電路」之結構的寬泛引述。因此，即使在組件當前未接通時，組件可經組態以執行任務。一般而言，形成對應於「經組態以」之結構的電路可包括硬體電路。
為便於描述，可將各種組件描述為執行一或多個任務。此等描述應被解釋為包括片語「經組態以」。敍述經組態以執行一或多個任務之組件明確意在不援引35 U.S.C.§ 112段落(f)中對該組件之解釋。
本發明之範疇包括本文中所揭示之任何特徵或特徵之組合(明確地抑或隱含地)，或其任何推廣，而無論其是否減輕本文中所解決之問題中的任一者或所有。因此，可在本申請案(或主張其優先權之申請案)之審查期間將新技術方案公式化為特徵之任何此種組合。詳言之，參考隨附申請專利範圍，來自附屬項之特徵可與獨立項之彼等特徵組合，且來自各別獨立項之特徵可以任何適當方式而不僅僅以隨附申請專利範圍中所列舉之特定組合來組合。
本說明書包括對「一實施例」之參考。片語「在一實施例中」之出現未必指同一實施例。可以與本發明一致之任何適合方式來組合特定特徵、結構或特性。
在一些實施例中，期望利用整體解決方案增加記憶體頻寬。在一實施例中，可使用寬I/O記憶體。本文所述為重組態寬I/O記憶體模組之系統及方法的實施例。該等重組態之記憶體模組可經組態以使得該等記憶體模組與當前封裝架構結合起作用。在一些實施例中，標準寬I/O記憶體模組可包含實質上居中在遠離邊緣之記憶體模組內的一組電導體。在一些實施例中，標準寬I/O記憶體模組可包含經組態在至少四個通道中的一組電導體。在一些實施例中，可形成重組態寬I/O記憶體模組，使得其小於標準寬I/O記憶體模組。在一些實施例中，重組態寬I/O記憶體模組可包含實質上沿邊緣定位的一組電導體。在一些實施例中，重組態寬I/O記憶體模組可包含經組態在至少兩通道中的一組電導體。在一些實施例中，重組態寬I/O記憶體模組可包括對現有記憶體晶粒/晶圓之任何設計、結構、製程變更以改變 記憶體模組襯墊(或凸塊)位置及/或間距、通道數目及/或晶粒大小。在一些實施例中，寬I/O在此可指由JEDEC固態技術協會標準及出版物定義的寬I/O或寬I/O2或寬I/O3。
圖1描繪包括四個通道110的標準寬I/O記憶體模組100之實施例。該四個通道可包括不同分組的電連接器。電連接器可用於將記憶體模組100電連接至其他電組件。然而，此類型的標準組態經設計用於在堆疊的三維封裝架構中與TSV一起使用。如同所提到的，TSV作為可行技術有待成長。舉例而言，圖1中所描繪的標準記憶體組態的一個問題在於用於與非基於TSV的當前架構一起使用之電接點的長通道長度組態。舉例而言，圖1中所描繪的標準記憶體組態的一個問題在於用於與非基於TSV的當前架構一起使用之電接點的居中組態。至少回應於此等問題，重組態寬I/O記憶體模組可形成為較小單元以提供可撓性，從而恰當地將重組態單元置放在模組中以減小促進將記憶體模組電耦接至其他電組件及改良系統信號完整性(SI)效能的電接點的通道長度。重組態記憶體模組可包括定位為鄰近記憶體模組之一或多個邊緣之電導體的一或多個通道。圖2描繪兩個重組態之相對較小之寬I/O記憶體模組200的實施例，該等記憶體模組包括各自朝向模組之邊緣定位的兩個通道210。
寬I/O記憶體模組之當前電接點/通道組態可證明封裝SI效能部分歸因於其IO位置及部分歸因於精確的IO間距(約40μm至60μm)的限制，此可限制扇出組態。在一些實施例中，重組態寬I/O記憶體模組可重定位電接點的通道以減少擁塞及空出重組態記憶體模組與其他電子組件之間的路由路徑。圖3描繪重組態寬I/O記憶體模組200之實施例，該模組包括四個通道210a至210d，其中兩個通道210a至210b朝向該記憶體模組的邊緣翻轉。
在一些實施例中，製造後基板(例如，RDL)可用於重定位IO襯墊 以改良SI效能及增大寬I/O記憶體模組的凸塊間距(例如，約40μm至約80μm)以獲得選路可撓性。圖4A至圖4B描繪重組態寬I/O記憶體模組之實施例，該模組包括四個通道，其中各通道210之製造後RDL 220耦接至該記憶體模組。記憶體模組200的間距可使用電導體240之RDL 220及RDL之較大間距組增大。電導體240在一些實施例中可為選用的。
在一些實施例中，扇出晶圓級技術(例如，FOWLP)可用於將諸如圖2中所展示I/O的標準寬I/O或重組態寬I/O之I/O重新分佈至便於PoP封裝選路之位置以及增大寬I/O記憶體模組的凸塊間距(例如，約40μm至約80μm)。該基板可將記憶體模組中的電連接器電連接至定位在邊緣周圍之基板的電連接器。圖5A至圖5B描繪包括四個通道210的標準寬I/O記憶體模組200之實施例，該模組包括耦接至該模組的基板220(例如，包括RDL之FOWLP)。
本文已揭示幾個不同的策略，該等策略專用於將標準寬I/O記憶體模組重組態以與當前非TSV封裝架構更佳地起作用。在一些實施例中，多個不同實施例可組合於單個實施例中以進一步提高採用重組態記憶體模組之電子組件之效率。(圖6需修訂以使其更具代表性)圖6描繪相對較小的寬I/O記憶體模組200之實施例，該等模組包括各自朝向模組的邊緣定位的兩個或兩個以上通道210，結合耦接至模組的RDL 220。圖7描繪兩個相對較小的寬I/O記憶體模組200之實施例，該等模組包括各自朝向模組的邊緣定位的兩個或兩個以上通道210，結合包括耦接至模組的RDL 220之FOWLP。
圖8描繪半導體器件封裝總成1100的實施例，該總成包括晶粒1110及基板1120。在一些實施例中，基板1120可包括通常稱為再分佈層(RDL)之物件。基板1120可包括耦接至該基板之第一表面1140之第一組電導體1130。第一組電導體1130可經組態以電連接半導體器件封 裝總成1100。晶粒1110可使用第二組電導體1160電連接至基板1120之第二表面1150。在一些實施例中，電導體1160可為選用的，或其可為基板1120之一部分。在一些實施例中，第二表面1150實質上可與基板1120之第一表面1140對置。總成1100可包括至少一重組態寬I/O記憶體模組1170。在一些實施例中，重組態記憶體模組可包括朝向該模組之邊緣定位的電導體。記憶體模組1170可定位在實質上晶粒1110上方的平面中。在一些實施例中，記憶體模組1170可使用通孔1180耦接至基板1120。在一些實施例中，重組態記憶體模組1170可包括基板(例如，製造後RDL，該圖中未展示)。該基板可經由凸塊或球將記憶體模組1170耦接至通孔1180且隨後耦接至基板1120。在一些實施例中，重組態記憶體模組1170可為FOWLP。在一些實施例中，機械凸塊或球可添加至模組1170以獲得機械平衡。可存在底膠1122以保護焊料凸塊及記憶體模組1170。該基板可將記憶體模組1170之電導體的間距(例如，約40μm)轉換為通孔1180之間距(例如，約80μm)。通孔1180可經由封裝件1190將記憶體模組1170連接至基板1120。晶粒1110可曝露，或完全嵌入在封裝件1190中。在一些實施例中，總成1100可包含矽間隔件/熱散播器1200。
在一些實施例中，底膠1122可包括電絕緣材料。該電絕緣材料可包括介電聚合物。在一些實施例中，該方法可包括使用該介電質聚合物抑制半導體器件封裝總成之變形。
在一些實施例中，記憶體模組1170可使用通孔1180耦接至基板1120。通孔1180可包括實質上等於記憶體模組1170之電導體之間距的間距(例如，約40μm)。通孔1180可經由定位在封裝件1190中之矽插入件或PCB條1185將記憶體模組1170連接至基板1120。在一些實施例中，總成1100可包括矽間隔件/熱散播器1200。圖9描繪具有多個分離的寬I/O記憶體模組1170之封裝的實施例，該等模組使用定位於封裝 1100中之矽插入件1185耦接至該封裝。
在一些實施例中，一或多個重組態寬I/O記憶體模組1170可使用包括基板1125(例如，RDL)及用於將該寬I/O記憶體模組耦接至晶粒的第三組電導體1210之FOWLP耦接至晶粒1110。圖10A至圖10B描繪具有多個分離的寬I/O記憶體模組1170的封裝1100之實施例，該等模組經組態在包括用於將寬I/O記憶體模組耦接至該晶粒的RDL 1125的FOWLP中。圖11描繪具有寬I/O記憶體模組1170之封裝1100之實施例，該模組經組態在包括用於將該寬I/O記憶體模組耦接至該晶粒的RDL 1125的FOWLP中。基板1125可將記憶體模組1170耦接至通孔1180且隨後耦接至基板1120。基板1125可將記憶體模組1170之電導體的間距(例如，約40μm)轉換為通孔1180的間距(例如，約80μm)。通孔1180可經由封裝件1190將記憶體模組1170連接至基板1120。記憶體模組1170可至少大體上封入分別覆蓋兩個記憶體模組1170(例如，如圖10A中所描繪)或覆蓋除記憶體模組1170之外的整個表面(例如，如圖10B中所描繪)的封裝件1190中。
圖12描繪具有寬I/O記憶體模組1170之封裝1100的實施例，該封裝包括藉由經由封裝件1190之通孔而耦接至該封裝的基板1120。在一些實施例中，基板1120可包括通常稱為製造後RDL 1120之物件。基板1120可包括耦接至該基板之第一表面1140之第一組電導體1130。第一組電導體1130可經組態以電連接半導體器件封裝總成1100。晶粒1110可使用第二組電導體1160電連接至基板1120之第二表面1150。電導體1160可為基板1120之一部分。總成1100可包括寬I/O記憶體模組1170。記憶體模組1170可包括將襯墊間距從較小間距(約40μm)呈扇形分散為較大間距(約80μm)的製造後RDL層。記憶體模組1170可定位在實質上晶粒1110上方的平面上。在一些實施例中，記憶體模組1170可使用通孔1180耦接至基板1120。通孔1180可包括實質上等於記 憶體模組1170之電導體1175之間距的間距(例如，約80μm)。通孔1180可經由封裝件1190將記憶體模組1170連接至基板1120。在一些實施例中，總成1100可包括矽間隔件/熱散播器1200。矽間隔件或熱散播器1200可經由環氧樹脂或熱介面材料1202附接至該封裝。
圖13描繪具有寬I/O記憶體模組1170之封裝1100的實施例，該模組經由該封裝之基板1120(例如，RDL)耦接至基板1120的第一側1140。在一些實施例中，記憶體模組1170可包括至少兩個較小記憶體模組，包括如圖13中所描繪朝向該記憶體模組之邊緣定位(例如，減小該記憶體模組與該晶粒之間的連接距離)的電導體1210。在一些實施例中，封裝1100可包括選用之通孔1180。通孔1180可以堆疊式封裝組態經組態至封裝1100的第二封裝。通孔1180可定位於封裝件1190中。
圖14描繪封裝1100的實施例，該封裝包括耦接至基板1120之晶粒1110及多個重組態寬I/O記憶體模組1170。在一些實施例中，基板1120可包括通常稱為異質RDL之物件。基板1120可包括耦接至基板之第一表面1140之第一組電導體1130。第一組電導體1130可經組態以電連接半導體器件封裝總成1100。晶粒1110可使用第二組電導體1160電連接至基板1120的第二表面1150。在一些實施例中，第二表面1150可實質上與基板1120之第一表面1140對置。總成1100可包括多個重組態寬I/O記憶體模組1170a至1170b。記憶體模組1170可使用第三組電導體1210電耦接至基板1120。晶粒1110及記憶體模組1170可在基板1120上定位為鄰近彼此。晶粒1110及記憶體模組1170可至少大體上封入封裝件1190中。
圖15描繪具有寬I/O記憶體模組之封裝1100的實施例，該封裝包括基板1120。在一些實施例中，基板1120可包括異質RDL。在一些實施例中，記憶體模組1170可含有製造後RDL層(圖中未展示)。電導體 1160及電導體1210可為選用的或可為基板1120之一部分。
在一些實施例中，重組態記憶體模組1170可使用矽橋接器1250電耦接至晶粒1110。矽橋接器可經組態以將記憶體模組的I/O襯墊連接至晶粒1110的I/O襯墊。圖16描繪封裝1100的實施例，該封裝包括晶粒1110及多個重組態寬I/O記憶體模組1170，該等模組使用定位於封裝基板1120與晶粒1110及記憶體模組1170之間的矽橋接器1250經耦接至該晶粒。圖17描繪封裝1100的實施例，該封裝包括晶粒1110及使用矽橋接器1250經耦接至晶粒1110之多個重組態寬I/O記憶體模組1170a至1170b，該矽橋接器定位在封裝基板1120之與晶粒1110及記憶體1170對置的一側上。
在一些實施例中，矽橋接器1250係由較大矽晶圓形成的矽片。舉例而言，矽晶圓可經處理(例如，經圖案化)從而形成複數個連接線圖案，其中每一圖案對應於單獨的矽橋接器。矽晶圓可接著經分開(例如，切塊)以產生複數個矽橋接器，其中每個橋接器含有一種連接線圖案。在一些實施例中，矽橋接器1250可至少部分由除矽外的材料形成。橋接器可由基板材料形成。
在一些實施例中，矽橋接器1250藉由電連接器耦接至晶粒1110及記憶體模組1170。在某些實施例中，電連接器包括焊料互連件。在一些實施例中，電連接器包括銅或金互連件。矽橋接器1250中的圖案化連接可具有極精確的互連跡線間距。舉例而言，跡線可具有至多約1μm的互連間距。在一些實施例中，跡線具有在約0.5μm與約1μm之間、在0.25μm與約1μm之間，或在約0.1μm與約1μm之間的互連間距。
圖18描繪封裝1100的實施例，該封裝包括晶粒1110及使用製造後RDL 1125耦接至該晶粒的記憶體模組1170。在一些實施例中，該記憶體模組可包括寬I/O記憶體或DDR記憶體。記憶體模組1170凸塊間 距經由製造後RDL可增大至80μm。DDR記憶體模組可經耦接至封裝1100或寬I/O晶粒堆疊式封裝可使用RDL 1125及通孔1180耦接至封裝1100。
對於熟習此項技術者而言，一旦完全瞭解上述揭示內容，眾多變化及修改便將變得顯而易見。預期將以下申請專利範圍解釋為涵蓋所有此等變化及修改。
200‧‧‧相對較小寬I/O記憶體模組
210‧‧‧通道

Claims (14)

  1. 一種半導體器件封裝總成，其包含：一第一總成，其包含：一第一基板，其包含經耦接至一第一表面且經組態以電連接該半導體器件封裝總成之一第一組電導體；及一第一晶粒，其包含一第三表面，該第三表面係經電耦接至與該第一基板之該第一表面對置的一第二表面；至少兩個記憶體模組，其包含記憶體及定位為鄰近該等記憶體模組之一邊緣的至少兩個通道，其中該至少兩個通道定位為鄰近該等記憶體模組之該邊緣，使得每一通道的一縱向軸線實質上平行於該邊緣，其中每一通道包含一組電連接器，在該等電連接器上一獨立介面與該記憶體之各別子部分相互作用，其中該等通道之至少一者之該組電連接器沿著每一通道的該縱向軸線定位為實質上平行於該邊緣，其中該記憶體模組經耦接至該第一總成之該第一晶粒的一第四表面，且其中該第四表面與該晶粒之該第三表面的對置；及一間隔件，其耦接至該第四表面且定位於該至少兩個記憶體模組之間。
  2. 如請求項1之半導體器件封裝總成，其中該至少兩個記憶體模組使用通孔而耦接至該第一基板。
  3. 如請求項1之半導體器件封裝總成，其中該至少兩個記憶體模組包含經由通孔將該至少兩個記憶體模組電耦接至該第一基板之一第二基板。
  4. 如請求項3之半導體器件封裝總成，其中該等通孔經由一電絕緣材料將該等記憶體模組電連接至該第一基板。
  5. 如請求項3之半導體器件封裝總成，其進一步包含將該第二基板電耦接至該等通孔之一第二組電導體。
  6. 如請求項5之半導體器件封裝總成，其中該第二基板將該等記憶體模組之該第二組電導體的一間距轉換為該等通孔之一間距。
  7. 如請求項1之半導體器件封裝總成，其進一步包含將該等記憶體模組耦接至該第一總成之一電絕緣材料。
  8. 一種半導體器件封裝總成，其包含：一第一總成，其包含：一第一基板，其包含經耦接至一第一表面且經組態以電連接該半導體器件封裝總成之一第一組電導體；及一第一晶粒，其包含一第三表面，該第三表面係經電耦接至與該第一基板之該第一表面對置的一第二表面；至少兩個記憶體模組，其包含記憶體及定位為鄰近該等記憶體模組之一邊緣的至少兩個通道，其中該至少兩個通道定位為鄰近該等記憶體模組之該邊緣，使得每一通道的一縱向軸線實質上平行於該邊緣，其中每一通道包含一組電連接器，在該等電連接器上一獨立介面與該記憶體之各別子部分相互作用，其中該等通道之至少一者之該組電連接器沿著每一通道的該縱向軸線定位為實質上平行於該邊緣，其中該記憶體模組經耦接至該第一總成之該第一晶粒的一第四表面，且其中該第四表面與該晶粒之該第三表面的對置；及一熱散播器，其耦接至該第四表面且定位於該至少兩個記憶體模組之間。
  9. 如請求項8之半導體器件封裝總成，其中該至少兩個記憶體模組使用通孔而耦接至該第一基板。
  10. 如請求項8之半導體器件封裝總成，其中該至少兩個記憶體模組 包含經由通孔將該至少兩個記憶體模組電耦接至該第一基板之一第二基板。
  11. 如請求項10之半導體器件封裝總成，其中該等通孔經由一電絕緣材料將該等記憶體模組電連接至該第一基板。
  12. 如請求項10之半導體器件封裝總成，其進一步包含將該第二基板電耦接至該等通孔之一第二組電導體。
  13. 如請求項10之半導體器件封裝總成，其中該第二基板將該等記憶體模組之該第二組電導體的一間距轉換為該等通孔之一間距。
  14. 如請求項8之半導體器件封裝總成，其進一步包含將該等記憶體模組耦接至該第一總成之一電絕緣材料。
TW104112749A 2014-06-13 2015-04-21 重組態之寬輸入輸出記憶體模組及使用其之封裝架構 TWI690029B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201462011832P 2014-06-13 2014-06-13
US62/011,832 2014-06-13
US14/558,906 US20150364454A1 (en) 2014-06-13 2014-12-03 Reconfigured wide i/o memory modules and package architectures using same
US14/558,906 2014-12-03

Publications (2)

Publication Number Publication Date
TW201611199A TW201611199A (zh) 2016-03-16
TWI690029B true TWI690029B (zh) 2020-04-01

Family

ID=56085254

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104112749A TWI690029B (zh) 2014-06-13 2015-04-21 重組態之寬輸入輸出記憶體模組及使用其之封裝架構

Country Status (1)

Country Link
TW (1) TWI690029B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040195667A1 (en) * 2003-04-04 2004-10-07 Chippac, Inc Semiconductor multipackage module including processor and memory package assemblies
TW201007752A (en) * 2008-07-25 2010-02-16 Samsung Electronics Co Ltd Stacked memory module and system
US20120137040A1 (en) * 2010-11-30 2012-05-31 Samsung Electronics Co., Ltd. Multi channel semiconductor memory device and semiconductor device including the same
US20120161332A1 (en) * 2010-12-23 2012-06-28 Stmicroelectronics Pte Ltd. Method for producing vias in fan-out wafers using dry film and conductive paste, and a corresponding semiconductor package
TW201236088A (en) * 2011-02-17 2012-09-01 Samsung Electronics Co Ltd Semiconductor package having through substrate via (TSV) interposer and method of manufacturing the semiconductor package
US8263439B2 (en) * 2008-12-01 2012-09-11 Stats Chippac, Ltd. Semiconductor device and method of forming an interposer package with through silicon vias
US20120272112A1 (en) * 2011-04-21 2012-10-25 Chi-Sung Oh Semiconductor devices and semiconductor packages
US20130021760A1 (en) * 2011-07-21 2013-01-24 Samsung Electronics Co., Ltd. Multi-channel package and electronic system including the same
US20130049224A1 (en) * 2011-08-23 2013-02-28 Sehat Sutardja Packaging dram and soc in an ic package
US20130099373A1 (en) * 2011-10-25 2013-04-25 Samsung Electronics Co., Ltd. Semiconductor packages including a plurality of upper semiconductor devices on a lower semiconductor device
TW201338098A (zh) * 2011-12-02 2013-09-16 Intel Corp 帶有提供偏移互連體的介面之堆疊式記憶體

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040195667A1 (en) * 2003-04-04 2004-10-07 Chippac, Inc Semiconductor multipackage module including processor and memory package assemblies
TW201007752A (en) * 2008-07-25 2010-02-16 Samsung Electronics Co Ltd Stacked memory module and system
US8263439B2 (en) * 2008-12-01 2012-09-11 Stats Chippac, Ltd. Semiconductor device and method of forming an interposer package with through silicon vias
US20120137040A1 (en) * 2010-11-30 2012-05-31 Samsung Electronics Co., Ltd. Multi channel semiconductor memory device and semiconductor device including the same
US20120161332A1 (en) * 2010-12-23 2012-06-28 Stmicroelectronics Pte Ltd. Method for producing vias in fan-out wafers using dry film and conductive paste, and a corresponding semiconductor package
TW201236088A (en) * 2011-02-17 2012-09-01 Samsung Electronics Co Ltd Semiconductor package having through substrate via (TSV) interposer and method of manufacturing the semiconductor package
US20120272112A1 (en) * 2011-04-21 2012-10-25 Chi-Sung Oh Semiconductor devices and semiconductor packages
US20130021760A1 (en) * 2011-07-21 2013-01-24 Samsung Electronics Co., Ltd. Multi-channel package and electronic system including the same
US20130049224A1 (en) * 2011-08-23 2013-02-28 Sehat Sutardja Packaging dram and soc in an ic package
US20130099373A1 (en) * 2011-10-25 2013-04-25 Samsung Electronics Co., Ltd. Semiconductor packages including a plurality of upper semiconductor devices on a lower semiconductor device
TW201338098A (zh) * 2011-12-02 2013-09-16 Intel Corp 帶有提供偏移互連體的介面之堆疊式記憶體

Also Published As

Publication number Publication date
TW201611199A (zh) 2016-03-16

Similar Documents

Publication Publication Date Title
KR101815489B1 (ko) 스루 브리지 도전성 비아 신호 접속에 의한 임베딩된 멀티디바이스 브리지
US20220149029A1 (en) Embedded multi-die interconnect bridge with improved power delivery
EP3050102B1 (en) Semiconductor device with via bar
TWI724016B (zh) 包含在晶粒的設備、形成包含背側或底側敷金屬之積體電路晶粒的方法及包括封裝基板的系統
US20170179078A1 (en) Semiconductor packages and methods of manufacturing the same
US9842832B2 (en) High density interconnection of microelectronic devices
TW202318610A (zh) 微電子總成
US9082674B2 (en) Microelectronic package with stress-tolerant solder bump pattern
TW201730992A (zh) 具有與嵌入於微電子基板中之微電子橋連接的多個微電子裝置之微電子結構
US9177831B2 (en) Die assembly on thin dielectric sheet
US20230352412A1 (en) Multiple die package using an embedded bridge connecting dies
TW201810562A (zh) 包含散熱器的半導體封裝及其製造方法
KR20200109244A (ko) 기판 패치 재구성 옵션들
WO2019054998A1 (en) ACTIVE SILICON BRIDGE
TW202123794A (zh) 重構晶圓總成
TW202125759A (zh) 懸伸橋接互連技術
US20150364454A1 (en) Reconfigured wide i/o memory modules and package architectures using same
TW201806046A (zh) 包括升高襯墊上的貫穿模球連接體的半導體封裝及其製造方法
TWI690029B (zh) 重組態之寬輸入輸出記憶體模組及使用其之封裝架構
KR20220056841A (ko) 다이 타일링 적용을 위한 제1 칩렛 아키텍처
US11798894B2 (en) Devices and methods for signal integrity protection technique
TWI633814B (zh) 微電子互連配接器
EP4148788A1 (en) Multi-die package with plural meshed first dies and active bridging chiplets
US20220093480A1 (en) Mold-in-mold structure to improve solder joint reliability
TWI835996B (zh) 基板補片重構選項