TWI633814B - 微電子互連配接器 - Google Patents

微電子互連配接器 Download PDF

Info

Publication number
TWI633814B
TWI633814B TW105100283A TW105100283A TWI633814B TW I633814 B TWI633814 B TW I633814B TW 105100283 A TW105100283 A TW 105100283A TW 105100283 A TW105100283 A TW 105100283A TW I633814 B TWI633814 B TW I633814B
Authority
TW
Taiwan
Prior art keywords
planar surface
planar
interconnect
microelectronic
adapter body
Prior art date
Application number
TW105100283A
Other languages
English (en)
Other versions
TW201633862A (zh
Inventor
克里斯坦 吉瑟勒
克勞斯 倫格魯伯
史文 亞伯斯
Original Assignee
英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾公司 filed Critical 英特爾公司
Publication of TW201633862A publication Critical patent/TW201633862A/zh
Application granted granted Critical
Publication of TWI633814B publication Critical patent/TWI633814B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)
  • Geometry (AREA)

Abstract

可製造一種具有一實質平面型表面及一非平面型表面之互連配接器，一微電子封裝可電氣附接至該實質平面型表面，該互連配接器具有至少一個從該互連配接器平面型表面延伸至該互連配接器非平面型表面之互連件。該互連配接器非平面型表面可經定型以實質符合一微電子基材之一形狀，該非平面型表面可附接至該微電子基材，如此，排除撓曲或按其他方式調適該微電子封裝以符合該微電子基材之需要。

Description

微電子互連配接器
本說明之實施例一般而言，係有關於微電子裝置領域，並且更特別的是有關於包括有一微電子互連配接器之微電子結構，該微電子互連配接器容許該等微電子結構附接至各種基材。
隨著微電子裝置愈變愈小，把微電子裝置製造成穿戴式微電子系統的能力也跟著愈來愈普遍。期望穿戴式微電子系統成為用於醫療應用及用於實現物聯網(「IoT」-使多個物件配有小型識別裝置，此等小型識別裝置可用網路裝置連線至網路並且彼此連通)之常見產品。
關於此類穿戴式裝置之封裝，一方面會需要提升整合密度(例如系統級封裝(SiP))，而另一方面會需要加強尺寸縮減(例如長度(x)、寬度(y)及高度(z)尺寸)。縮減長度與寬度對於縮減安裝有微電子封裝之印刷電路板或模組上所需的表面面積很重要。縮減高度不僅對於尺寸縮減很重要，對於在撓性印刷電路板上或稍微撓曲之印刷電路板上裝配封裝的撓曲/撓性也很重要。此撓曲/撓性可藉由使用內有非常薄微電子晶粒的薄微電子封裝來達成。這些薄微電 子封裝可安裝在一撓性印刷電路板上，該撓性印刷電路板可接著稍微撓曲以納入一模組或台框。然而，諸如扇出晶圓級封裝(FO WLP)、晶圓級晶片尺寸封裝(WLCSP)、覆晶(FC)封裝等常見微電子封裝即使極薄，仍僅具有一非常有限的撓曲撓性。再者，微電子封裝及其內微電子晶粒的極薄化降低其機械穩定性。此外，微電子晶粒(例如矽基晶粒)之撓曲可能由於其晶體結構上機械應力不對稱而對效能有負面影響。取決於撓曲方向，微電子晶粒中形成之諸如電晶體等積體電路系統之效能舉例而言，可能降低約20%這麼多。這可能導致撓曲之微電子晶粒內積體電路系統之效能顯著不均勻，因而可能需要重新設計其內的積體電路系統。
又再者，對於諸如管型表面、階梯表面、90° z方向角等高度撓曲之印刷電路板、或為了橋接目的，撓曲此等微電子封裝並不適合。雖然這些問題中有一些可用印刷電子技術來因應，這些有機為主之裝置仍有電氣效能不良的問題。
因此，需要在穿戴式微電子系統中使用時不需要撓曲的微電子封裝設計。
依據本發明之一實施例，係特地提出一種包含有一具有一實質平面型表面及一非平面型表面之互連配接器之微電子組件，該互連配接器具有至少一個從該平面型表面延伸至該非平面型表面之導電性互連件。
100‧‧‧微電子組件
1001~1006‧‧‧微電子組件
110‧‧‧微電子封裝
112‧‧‧微電子裝置
114‧‧‧封裝材料
120‧‧‧增層
122‧‧‧第一表面
124‧‧‧微電子封裝接合墊
126‧‧‧第二表面
128‧‧‧傳導繞線
130‧‧‧互連配接器
1301~1306‧‧‧互連配接器
132‧‧‧互連配接器本體
134‧‧‧實質平面型表面
1341~1342‧‧‧互連配接器本體平面型表面
136‧‧‧非平面型表面
1361~1366‧‧‧互連配接器本體非平面型表面
136a~136b‧‧‧平面型表面
136c‧‧‧連接表面
138‧‧‧接合墊
140‧‧‧電子傳導性互連件
142‧‧‧連接器
1501‧‧‧球形微電子基材
1502‧‧‧實質L形微電子基材
1503~1504‧‧‧微電子基材
156‧‧‧內部表面
158‧‧‧外部表面
162‧‧‧階梯表面
170‧‧‧輔助微電子裝置
172‧‧‧主動表面
174‧‧‧背表面
210‧‧‧模具台框
212‧‧‧凹口
220‧‧‧液體介電模具化合物
222‧‧‧刮漿板
224‧‧‧箭頭
232‧‧‧阻劑材料層
23‧‧‧開口
242‧‧‧焊接材料
300‧‧‧程序
302~308‧‧‧程序塊
400‧‧‧運算裝置
402‧‧‧板材
404‧‧‧處理器
406A~406B‧‧‧通訊晶片
408‧‧‧依電性記憶體
410‧‧‧非依電性記憶體
412‧‧‧快閃記憶體
414‧‧‧CPU
416‧‧‧晶片組
A1‧‧‧銳角
A2‧‧‧鈍角
本揭露之標的內容是在本說明書的總結部分特別指出並且清楚主張權利。本揭露之前述及其他特徵經由以下說明及隨附申請專利範圍搭配附圖將會變為更完全顯而易見。瞭解的是，附圖僅根據本揭露繪示數項實施例，因此，並不視為其範疇之限制。本揭露將會使用附圖說明另外的明確性及細節，使得本揭露之優點可更加輕易確定，其中：圖1根據本說明之一實施例，繪示一微電子封裝的一截面圖，該微電子封裝係附接至一具有一實質平面型表面及一非平面型表面之互連配接器，該非平面型表面具有從該平面型表面延伸至該非平面型表面之互連件。
圖2至圖6根據本說明之實施例，繪示附接至微電子基材之互連配接器各種組態的截面圖。
圖7至圖16根據本說明之一項實施例，繪示製造圖1所示微電子組件之一程序的截面圖。
圖17根據本說明之一實施例，係製造一微電子組件之一程序的一流程圖。
圖18根據本說明之一項實作態樣，繪示一運算裝置。
在以下詳細說明中，參照以繪示方式展示特定實施例之附圖，主張權利之標的內容可在此等特定實施例中 實踐。這些實施例係經充分詳細說明而使得所屬技術領域中具有通常知識者能夠實踐標的內容。要瞭解的是，各種實施例雖然不同，仍不必然互斥。舉例而言，參照一項實施例，可在其他實施例裡，實施本文中所述之一特定特徵、結構、或特性，但不會脫離主張權利之標的內容的精神及範疇。本說明書裡對「一項實施例」或「一實施例」之參照意味著一參照此實施例所述的特定特徵、結構、或特性係包括在本說明內所含括的至少一項實作態樣中。因此，「一項實施例」或「在一實施例中」等字詞之使用不必然意指為相同的實施例。另外，要瞭解的是，個別元件在各揭示之實施例中的位置或布置可作修改而不會脫離所主張權利之標的內容的精神及範疇。因此，以下詳細說明並非限制概念，而且標的內容之範疇連同隨附申請專利範圍給予權利之均等件，係僅由隨附申請專利範圍來界定、作適當解讀。在圖式中，相似的符號在數圖中意指為相同或類似的元件或功能，而且圖中繪示的元件彼此不必然有按照比例，反而，個別元件可為了更輕易理解本說明內容中的元件而放大或縮小。
「上方」、「至」、「之間」及「上」等詞於本文中使用時，可意指為一個層相對其他層的一相對位置。位在另一層「上方」或「上」或粘合「至」另一層的一個層可與該另一層直接接觸或可具有一或多個中介層。介於數層「之間」的一個層可與此等層直接接觸或可具有一或多個中介層。
本說明之實施例可包括有一種具有一實質平面型表面及一非平面型表面之互連配接器，一微電子封裝可電氣附接至該實質平面型表面，該非平面型表面具有至少一個從該互連配接器平面型表面延伸至該互連配接器非平面型表面之互連件。該互連配接器非平面型表面可經定型以實質符合一微電子基材之一形狀，該非平面型表面可附接至該微電子基材，如此一來，不需要撓曲或按另一種方式調適該微電子封裝便可符合該微電子基材。
圖1根據本發明之一項實施例，繪示一微電子組件100。如圖1所示，一微電子封裝110可附接至一互連配接器130。互連配接器130可包含有一具有一實質平面型表面134及一非平面型表面136之互連配接器本體132，微電子封裝110係電氣附接至實質平面型表面134，而該非平面型表面具有至少一個從互連配接器本體平面型表面134延伸至互連配接器本體非平面型表面136之電子傳導性互連件140。
如圖1所示，微電子封裝110可包含有一微電子裝置112，例如一微處理器、一晶片組、一圖形裝置、一無線裝置、一記憶體裝置、一特定應用積體電路、或類似物，該微電子裝置係電氣附接至一插入物或一增層120之一第一表面122。一封裝材料114可封裝微電子裝置112並且毗鄰插入物/增層第一表面122的一部分。插入物/增層120可電氣附接至位在互連配接器本體平面型表面134之互連件140，該互連配接器本體平面型表面具有在插入物/增層120之一 第二表面126形成之鏡像微電子封裝接合墊124。微電子封裝接合墊124可透過穿過插入物/增層120延伸之傳導繞線(以虛線128展示)，電氣連接至微電子裝置112內之積體電路系統(圖未示)。
由於微電子封裝110係安裝至互連配接器平面型表面134，因此微電子封裝110將會保持平面型，而且不需要撓曲或按另一種方式扭曲微電子封裝110。因此，如所屬技術領域中具有通常知識者將會瞭解的是，雖然微電子封裝110在圖1中係繪示成扇出晶圓級封裝(FO WLP)，任何適當的封裝技術仍可使用，以下將會論述。
互連配接器130可具有至少一個在互連配接器本體非平面型表面136形成之接合墊138，其中各接合墊138係與一對應的互連件140電氣接觸。一在圖1中繪示成一焊球之連接器142可在各該互連配接器接合墊138上形成。
互連配接器本體132可以是任何適當、實質剛性、介電性材料。互連件140、互連配接器接合墊138、及微電子封裝接合墊124可由任何適當的傳導材料形成，包括有但不限於金屬及金屬合金，例如銅、銀、金、鎳、及其合金。封裝材料114可以是任何適當的封裝材料，包括有但不限於矽土填充之環氧化物及樹脂。在一項實施例中，插入物/增層120可由多層介電材料(圖未示)形成，包括有，但不限於二氧化矽(SiO2)、氮氧化矽(SiOxNy)、及氮化矽(Si3N4)與碳化矽(SiC)、液晶聚合物、環氧樹脂、雙馬來亞醯胺三嗪樹脂、聚亞醯胺材料、及類似者。傳導繞線128可形成為在介 電材料層(圖未示)之間並穿過此等介電材料層延伸，並且可由任何適當的傳導材料構成，包括有，但不限於銅，銀、金、鎳、及其合金。用於形成微電子封裝110及其組件之程序係所屬技術領域中具有通常知識者眾所周知，並且為求簡短及簡潔，本文中將不會作說明或繪示。
圖2至圖6繪示藉由連接器142電氣連接至各種微電子基材150之微電子組件100的各種實施例。微電子基材150可包含有任何適當的介電材料，包括有，但不限於液晶聚合物、環氧樹脂、雙馬來亞醯胺三嗪樹脂、FR4、聚亞醯胺材料、及類似者，並且可包括有形成於其中及/或於其上之傳導繞線(圖未示)，此等傳導繞線係用以在微電子基材150內、在數個微電子組件100之間、及/或與附加外部組件(圖未示)形成任何所欲電氣繞線。用於形成微電子基材150之程序係所屬技術領域中具有通常知識者眾所周知，並且為求簡短及簡潔，本文中將不會作說明或繪示。如圖2至圖6所示，微電子基材150可具有各種形狀，其中互連配接器130係組配來調整成微電子基材150的形狀。
如圖2所示，微電子組件1001、1002可分別具有互連配接器1301、1302，此等互連配接器分別包括有彎曲或弓形之互連配接器本體非平面型表面1361、1362。在上微電子組件1001中，互連器配接器本體弓形表面1361相對於互連配接器本體平面型表面1341可實質外凸，從而可附接至一管形或一球形微電子基材1501之內部表面152。在下微電子組件1002中，互連配接器本體弓形表面1362可相對於互連配 接器本體平面型表面1342實質內凹，從而可附接至一管形或一球形微電子基材1501之外部表面154。
如圖3所示，微電子組件1003、1004兩者分別可具有互連配接器1303、1304，此等互連配接器分別包括有互連配接器本體非平面型表面1363、1364，此等互連配接器本體非平面型表面包含有兩個會聚之平面型表面136a與136b。在上微電子組件1003中，會聚之平面型表面136a與136b可彼此夾一銳角A1，從而可附接至一實質L形微電子基材1502之一內部表面156。在下微電子組件1004中，會聚之平面型表面136a與136b彼此可夾一鈍角A2，從而可附接至實質L型微電子基材1502之外部表面158。
如圖4所示，微電子組件1005可具有一包含有互連配接器本體非平面型表面1365之互連配接器1305，該互連配接器本體非平面型表面包含有兩個彼此平行非平面型(例如不同平行平面)之平面型表面136a與136b、及一介於兩個平面型表面136a與136b之間的連接表面136c。此一組態可容許微電子組件1005電氣附接至微電子基材1503，該微電子基材具有一實質鏡射互連配接器本體非平面型表面1365之階梯表面162。如圖5所示，微電子基材1504不需要具有一階梯表面162(參照圖4)也得以使用圖4所示之非平面型表面1365。反而，一輔助微電子裝置170無論屬於主動或被動，該輔助微電子裝置之一主動表面172可電氣附接至一平面型微電子基材1504，其中互連配接器1305之一個平面型表面136a係電氣連接至微電子基材1504，而互連配接器1305之另 一平面型表面136b係電氣連接至輔助微電子裝置170之一背表面174，例如與穿矽通孔(圖未示)電氣連接。
如圖6所示，微電子組件1006可具有一包含有互連配接器本體非平面型表面1366之互連配接器1306，該互連配接器本體非平面型表面包含有至少一個平面型表面136a、及一伸入互連配接器1306之凹口138，使得凹口138可跨越輔助微電子裝置170。
可參照圖2至圖6，本說明之實施例可容許微電子組件100附接至撓曲或非平面型基材150，但不需要撓曲/壓迫微電子封裝110及位於其中之微電子裝置112。微電子組件100可容許在目前無置放可能的位置附接至微電子基材150，如此可縮小所產生系統或模組整體的形狀因子(例如大小)，並且容許在小管或如戒指或手鐲等穿戴式品項內部附接。再者，本說明之實施例可不需要任何微電子封裝或微電子晶粒薄化，此薄化可能導致效能因機械應力而衰減，所屬技術領域中具有通常知識者將會瞭解。因此，可使用標準、高效能封裝技術，如扇出晶圓級封裝(FO WLP)(繪示於圖1至圖6)、晶圓級晶片尺寸封裝(WLCSP)、覆晶(FC)封裝、四面扁平無引線(QFN)封裝，雙面扁平無引線(DFN)封裝、及類似者，其具有許多特徵，例如系統級封裝(SiP)、堆疊式封裝(PoP)、三維堆疊、及類似者。
圖7至圖16繪示製造圖1所示微電子組件100的一項實施例。如圖7所示，可形成內有至少一個凹口212之模具台框210。如所屬技術領域中具有通常知識者將會瞭解的 是，模具台框凹口212可具有互連配接器非平面型表面136(參照圖1)之所欲形狀之一底片(negative)。所屬技術領域中具有通常知識者進一步瞭解的是，模具台框凹口212的組態及數量可由使用的封裝體技術來判定，例如面板、晶圓、條形、及類似者。如圖7進一步所示，一液體介電模具化合物220可在模具台框凹口212中沉積，並且填充該模具台框凹口。一旦填滿，過剩的介電模具化合物220便可例如藉由一移除工具或刮漿板222，拖過(箭頭224)模具殼210來移除，以形成互連配接器平面型表面134，如圖8所示。如圖9所示，可固化或部分固化介電模具化合物220(參照圖8)以形成互連配接器130之互連器配接器本體132，而微電子封裝110可附接至互連配接器本體平面型表面134，這可在介電模具化合物220從模具台框210(參照圖7及圖8)移除之前或之後出現。雖然圖7及圖8繪示的是一模製程序，仍瞭解的是，可對塊體介電材料進行機械性研磨、雷射剝蝕、或類似者以形成互連器配接器本體132，或可在三維印刷程序或類似者製造互連器配接器本體132。
互連器配接器本體132形成後，如圖10所示，形成至少一個從互連配接器本體非平面型表面136延伸至互連配接器本體平面型表面134之通孔226，其中可曝露各微電子封裝接合墊124之一部分。在一項實施例中，通孔226可藉由雷射鑽孔來形成。使用雷射鑽孔可導致通孔226不會漸縮或漸縮非常少，並且可導致通孔226具有介於約20μm與25μm之間的直徑，此等直徑獨立於互連配接器本體非平 面型表面136到互連配接器本體平面型表面134之間的距離。若是把一無電鍍覆程序用於形成互連件140(參照圖1)，則可例如藉由濺鍍沉積或無電鍍覆，在各微電子封裝接合墊124之曝露部分、通孔226之側壁、及互連配接器本體非平面型表面136上形成晶種層(圖未示)。
形成通孔226之後(參照圖10)，可如圖11所示例如藉由旋塗式塗布以非保形方式、或如圖12所示例如藉由噴塗以保形方式，在互連配接器本體非平面型表面136上方形成阻劑材料層232。在一項實施例中，阻劑厚度可介於約50μm與100μm之間。如圖13所示，可形成穿過阻劑材料層232至通孔226之開口234，並且可例如藉由光微影及/或雷射鑽孔移除通孔226內的材料。在一項實施例中，一負型阻劑材料層232可用於實現從通孔226之移除。
如圖14所示，互連件140可在通孔226內形成(參照圖13)。在一項實施例中，互連件140可藉由以一無電鍍覆程序(一晶種層(圖未示)會在通孔226形成後沉積，如參照圖10所述)填充通孔226(參照圖13)來形成。如圖14所示，鍍覆程序可導致互連配接器接合墊138形成，該互連配接器接合墊138與其各別互連件140一體成形。在一項實施例中，互連件140可由任何適當的金屬形成。在一特定實施例中，互連件140可由銅形成。在另一實施例中，關於所具有的直徑介於約20μm與25μm之間的通孔226(參照圖13)，經鍍覆材料之厚度應該介於約15μm與20μm之間以填充通孔226(參照圖13)。進一步如圖14所示，互連件140及互連配接器 接合墊138形成後，一諸如鎳阻障層及錫/銀潤濕層之凸塊下金屬化結構144可在各互連配接器接合墊138上形成。再進一步如圖14所示，一焊接材料242可在各凸塊下金屬化結構144上沉積。焊接材料242可以是任何適當的材料，包括有，但不限於諸如錫63%/鉛37%焊料之鉛/錫合金、以及諸如錫/鉍、共熔錫/銀、三元錫/銀/銅、共熔錫/銅、及類似合金等高錫含量合金(例如90%或更多錫)。
如圖15所示，可移除阻劑材料層232(參照圖14)及任何剩餘的晶種層材料(圖未示)。如圖16所示，焊接材料242(參照圖15)可回流(加熱)以形成連接器142(例如焊球)及產生的微電子組件100。瞭解的是，複數個微電子組件100若是同時且整體形成，在連接器142形成後，便會諸如藉由機械性切割來單一化。
瞭解的是，一類似程序作法可用於形成不同形狀之互連配接器本體非平面型表面136，進一步瞭解的是，程序可能必需調適。
圖17根據本說明之一實施例，係製造一撓性微電子系統之一程序300的一流程圖。如程序塊302所提，可形成一具有一實質平面型表面及一非平面型表面之互連配接器本體。如程序塊304所提，一微電子封裝可附接至該互連配接器本體平面型表面，其中該微電子封裝包括有至少一個接觸該互連配接器本體平面型表面之接合墊。如程序塊306所提，可形成至少一個從該互連配接器本體非平面型表面延伸至該互連配接器本體平面型表面之通孔，其中該至 少一個通孔使至少一個微電子封裝接合墊之至少一部分曝露。如程序塊308所提，可用一傳導材料填充至少一個通孔以形成至少一個穿過該互連配接器本體之互連件。
圖18根據本說明之一項實作態樣，繪示一運算裝置400。運算裝置400安放一板材402。該板材可包括有一些微電子組件，包括有但不限於一處理器404、至少一個通訊晶片406A、406B、依電性記憶體408(例如DRAM)、非依電性記憶體410(例如ROM)、快閃記憶體412、一圖形處理器或CPU 414、一數位信號處理器(圖未示)、一密碼處理器(圖未示)、一晶片組416、一天線、一顯示器(觸控螢幕顯示器)、一觸控螢幕控制器、一電池、一音訊編解碼器(圖未示)、一視訊編解碼器(圖未示)、一功率放大器(AMP)、一全球定位系統(GPS)裝置、一羅盤、一加速計(圖未示)、一陀螺儀(圖未示)、一揚聲器(圖未示)、一相機、及一大量儲存裝置(圖未示)(例如硬碟機、光碟(CD)、數位多樣化光碟(DVD)等等)。此等微電子組件中任何一者皆可實體並電氣耦合至板材402。在一些實作態樣中，此等微電子組件中至少一者可以是處理器404之一部分。
該通訊晶片實現無線通訊，可以轉移資料至及自該運算裝置。「無線」一詞及其派生詞可用於說明電路、裝置、系統、方法、技術、通訊通道等，其可透過使用經調變電磁輻射穿過一非固體介質來傳送資料。該用語非意味著相關裝置不含有任何導線，但在一些實施例中，此等相關裝置可能不含有任何導線。通訊晶片可實施一些無線 標準或協定中任何一者，包括有但不限於Wi-Fi(IEEE 802.11糸列)、WiMAX(IEEE 802.16系列)、IEEE 802.20，長期演進技術(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍牙、其衍生標準、及任何其他指定為3G、4G、5G、及更先進世代之無線協定。該運算裝置可包括有複數個通訊晶片。舉例來說，一第一通訊晶片可專屬於諸如Wi-Fi及藍牙等更短距無線通訊，而一第二通訊晶片可專屬於諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO、及其他協定等更長距無線通訊。
「處理器」一詞可意指為處理來自暫存器及/或記憶體之電子資料以將該電子資料轉換成其他電子資料的任何裝置或一裝置之部分，該其他電子資料可儲存在暫存器及/或記憶體中。
運算裝置400內之微電子組件中任何一者可包括有具有一如上述互連配接器之微電子結構。
在各種實作態樣中，該運算裝置可以是一膝上型電腦、一筆記型電腦、一超輕薄筆電、一智慧型手機、一平板電腦、一個人數位助理器(PDA)、一超行動PC、一行動電話、一桌上型電腦、一伺服器、一列印機、一掃描器、一機上盒、一娛樂控制單元、一數位相機、一可攜式音樂播放器、或一數位錄影機。在進一步實作態樣中，該運算裝置可以是任何其他處理資料之電子裝置。
瞭解的是，本說明之標的內容不必然受限於圖1 至圖18所示的特定應用。如所屬技術領域中具有通常知識者將會瞭解的是，本標的內容可應用於其他微電子裝置及組合應用、及任何適當的電子應用。
以下實例涉及進一步實施例。此等實例的特定內容可用在一或多項實施例的任何地方。
在實例1中，一微電子組件可包含有一具有一實質平面型表面及一非平面型表面之互連配接器，該互連配接器具有至少一個從該平面型表面延伸至該非平面型表面之導電性互連件。
在實例2中，實例1之標的內容可任選地包括有該包含有一弓形表面之非平面型表面。
在實例3，實例2之標的內容可任選地包括有該相對於該平面型表面係內凹之弓形非平面型表面。
在實例4，實例2之標的內容可任選地包括有該相對於該平面型表面係外凸之弓形非平面型表面。
在實例5中，實例1之標的內容可任選地包括有該包含有至少兩個平面型表面之非平面型表面。
在實例6中，實例5之標的內容可任選地包括有該至少兩個之間形成一銳角之平面型表面。
在實例7中，實例5之標的內容可任選地包括有該至少兩個之間形成一鈍角之平面型表面。
在實例8中，實例5之標的內容可任選地包括有該至少兩個彼此呈一平行非平面型組態之平面型表面。
在實例9中，實例1之標的內容可任選地包括有一 附接至該互連配接器平面型表面之微電子封裝。
在實例10中，一種製造一微電子結構之方法可包含有形成一具有一實質平面型表面及一非平面型表面之互連配接器本體；附接一微電子封裝至該互連配接器本體平面型表面，其中該微電子封裝包括有至少一個接觸該互連配接器本體平面型表面之接合墊；形成至少一個從該互連配接器本體非平面型表面延伸至該互連配接器本體平面體之通孔，其中該至少一個通孔曝露至少一個微電子封裝接合墊之至少一部分；以及用一傳導材料填充該至少一個通孔以形成至少一個穿過該互連配接器本體之互連件。
在實例11中，實例10之標的內容可任選地包括有形成一互連配接器本體包含有模製一互連配接器本體。
在實例12中，實例10之標的內容可任選地包括有形成該至少一個通孔包含有雷射鑽孔至少一個從該互連配接器本體非平面型表面延伸至該互連配接器本體平面體之通孔。
在實例13中，實例10之標的內容可任選地包括有用一傳導材料填充該至少一個通孔包含有在該至少一個通孔中鍍覆一金屬，以形成至少一個穿過該互連配接器本體之互連件。
在實例14中，實例13之標的內容可任選地包括有在該至少一個通孔中鍍覆一金屬包含有在該至少一個通孔中鍍覆銅。
在實例15中，實例10至14之標的內容可任選地包 括有形成該互連配接器本體包含有形成該具有一實質平面型表面及一非平面型表面之互連配接器本體，其中該非平面型表面包含有一弓形表面。
在實例16，實例15之標的內容可任選地包括有該弓形非平面型表面相對於該平面型表面係內凹。
在實例17，實例15之標的內容可任選地包括有該弓形非平面型表面相對於該平面型表面係外凸。
在實例18中，實例10至14之標的內容可任選地包括有形成該互連配接器本體包含有形成該具有一實質平面型表面及一非平面型表面之互連配接器本體，其中該非平面型表面包含有至少兩個平面型表面。
在實例19中，實例18之標的內容可任選地包括有該至少兩個平面型表面之間形成一銳角。
在實例20中，實例18之標的內容可任選地包括有該至少兩個平面型表面之間形成一鈍角。
在實例21中，實例18之標的內容可任選地包括有該至少兩個平面型表面彼此呈一平行非平面型組態。
在實例22中，一電子系統可包含有一板材；以及一微電子組件，該微電子組件包括有：一具有一實質平面型表面及一非平面型表面之互連配接器，該互連配接器具有至少一個從該平面型表面延伸至該非平面型表面之導電性互連件；以及一附接至該互連配接器平面型表面之微電子封裝；其中該微電子組件係藉由從該互連配接器非平面型表面延伸之連接器而電氣附接至該板材。
在實例23中，實例22之標的內容可任選地包括有該包含有一弓形表面之非平面型表面。
在實例24，實例23之標的內容可任選地包括有該相對於該平面型表面係內凹之弓形非平面型表面。
在實例25，實例23之標的內容可任選地包括有該相對於該平面型表面係外凸之弓形非平面型表面。
在實例26中，實例22之標的內容可任選地包括有該包含有至少兩個平面型表面之非平面型表面。
在實例27中，實例26之標的內容可任選地包括有該至少兩個之間形成一銳角之平面型表面。
在實例28中，實例26之標的內容可任選地包括有該至少兩個之間形成一鈍角之平面型表面。
在實例29中，實例26之標的內容可任選地包括有該至少兩個平面型表面，其等彼此呈一平行非平面型組態。
本說明之實施例已詳細說明，瞭解的是，隨附申請專利範圍所界定之本說明不受限於以上說明中所提的特定細節，因為許多其顯而易見的變例是有可能的，但不會脫離其精神或範疇。

Claims (25)

  1. 一種微電子組件，其包含具有一實質平面型表面及一非平面型表面之一互連配接器，該互連配接器具有至少一個從該平面型表面延伸至該非平面型表面之導電性互連件。
  2. 如請求項1之微電子組件，其中該非平面型表面包含有一弓形表面。
  3. 如請求項2之微電子組件，其中該弓形非平面型表面相對於該平面型表面係內凹。
  4. 如請求項2之微電子組件，其中該弓形非平面型表面相對於該平面型表面係外凸。
  5. 如請求項1之微電子組件，其中該非平面型表面包含有至少兩個平面型表面。
  6. 如請求項5之微電子組件，其中該至少兩個平面型表面在兩者之間形成一銳角。
  7. 如請求項5之微電子組件，其中該至少兩個平面型表面在兩者之間形成一鈍角。
  8. 如請求項5之微電子組件，其中該至少兩個平面型表面彼此呈一平行非平面型組態。
  9. 如請求項1之微電子組件，其更包括有一附接至該互連配接器平面型表面之微電子封裝。
  10. 一種製造一微電子結構之方法，其包含有：形成一具有一實質平面型表面及一非平面型表面 之互連配接器本體；附接一微電子封裝至該互連配接器本體平面型表面，其中該微電子封裝包括有至少一個接觸該互連配接器本體平面型表面之接合墊；形成至少一個從該互連配接器本體非平面型表面延伸至該互連配接器本體平面體之通孔，其中該至少一個通孔曝露至少一個微電子封裝接合墊之至少一部分；以及用一傳導材料填充該至少一個通孔以形成至少一個穿過該互連配接器本體之互連件。
  11. 如請求項10之方法，其中形成一互連配接器本體包含有模製一互連配接器本體。
  12. 如請求項10之方法，其中形成該至少一個通孔包含有雷射鑽孔至少一個從該互連配接器本體非平面型表面延伸至該互連配接器本體平面體之通孔。
  13. 如請求項10之方法，其中用一傳導材料填充該至少一個通孔包含有在該至少一個通孔中鍍覆一金屬，以形成至少一個穿過該互連配接器本體之互連件。
  14. 如請求項13之方法，其中在該至少一個通孔中鍍覆一金屬包含有在該至少一個通孔中鍍覆銅。
  15. 如請求項10之方法，其中形成該互連配接器本體包含有形成該具有一實質平面型表面及一非平面型表面之互連配接器本體，其中該非平面型表面包含有一弓形表面。
  16. 如請求項15之方法，其中該弓形非平面型表面相對於該平面型表面係內凹。
  17. 如請求項15之方法，其中該弓形非平面型表面相對於該平面型表面係外凸。
  18. 如請求項10之方法，其中形成該互連配接器本體包含有形成該具有一實質平面型表面及一非平面型表面之互連配接器本體，其中該非平面型表面包含有至少兩個平面型表面。
  19. 如請求項18之方法，其中該至少兩個平面型表面在兩者之間形成一銳角。
  20. 如請求項18之方法，其中該至少兩個平面型表面在兩者之間形成一鈍角。
  21. 如請求項18之方法，其中該至少兩個平面型表面彼此呈一平行非平面型組態。
  22. 一種電子系統，其包含有：一板材；以及一微電子組件，該微電子組件包括有：一具有一實質平面型表面及一非平面型表面之互連配接器，該互連配接器具有至少一個從該平面型表面延伸至該非平面型表面之導電性互連件；以及一附接至該互連配接器平面型表面之微電子封裝；其中該微電子組件係藉由從該互連配接器非平面 型表面延伸之連接器而電氣附接至該板材。
  23. 如請求項22之電子系統，其中該非平面型表面包含有一弓形表面。
  24. 如請求項22之電子系統，其中該非平面型表面包含有至少兩個會聚之平面型表面。
  25. 如請求項22之電子系統，其中該非平面型表面包含有至少兩個平面型表面，其等彼此呈一平行非平面型組態。
TW105100283A 2015-02-17 2016-01-06 微電子互連配接器 TWI633814B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/623,687 US20160240435A1 (en) 2015-02-17 2015-02-17 Microelectronic interconnect adaptor
US14/623,687 2015-02-17

Publications (2)

Publication Number Publication Date
TW201633862A TW201633862A (zh) 2016-09-16
TWI633814B true TWI633814B (zh) 2018-08-21

Family

ID=56621392

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105100283A TWI633814B (zh) 2015-02-17 2016-01-06 微電子互連配接器

Country Status (6)

Country Link
US (2) US20160240435A1 (zh)
EP (1) EP3259778B1 (zh)
KR (1) KR102508138B1 (zh)
CN (1) CN107251207B (zh)
TW (1) TWI633814B (zh)
WO (1) WO2016133836A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11282716B2 (en) * 2019-11-08 2022-03-22 International Business Machines Corporation Integration structure and planar joining

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI390695B (zh) * 2008-12-09 2013-03-21 Taiwan Semiconductor Mfg 接合第一和第二基板的方法、印刷模版和堆疊基板的系統

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5453575A (en) * 1993-02-01 1995-09-26 Endosonics Corporation Apparatus and method for detecting blood flow in intravascular ultrasonic imaging
JPH07221433A (ja) 1994-02-07 1995-08-18 Shinko Electric Ind Co Ltd セラミック回路基板及びその製造方法
JPH1022341A (ja) * 1996-07-05 1998-01-23 Oki Electric Ind Co Ltd Ｂｇａパッケージの実装方法及びその実装構造
KR100267558B1 (ko) * 1997-05-13 2000-10-16 구자홍 Bga 패키지와 인쇄 회로 기판의 접합 장치
JPH1167960A (ja) 1997-08-20 1999-03-09 Nec Corp 半導体パッケージとその実装基板
JPH11121524A (ja) * 1997-10-20 1999-04-30 Sony Corp 半導体装置
TW460927B (en) * 1999-01-18 2001-10-21 Toshiba Corp Semiconductor device, mounting method for semiconductor device and manufacturing method for semiconductor device
US6258625B1 (en) * 1999-05-18 2001-07-10 International Business Machines Corporation Method of interconnecting electronic components using a plurality of conductive studs
US7278855B2 (en) * 2004-02-09 2007-10-09 Silicon Pipe, Inc High speed, direct path, stair-step, electronic connectors with improved signal integrity characteristics and methods for their manufacture
US7310239B1 (en) 2004-02-20 2007-12-18 Silicon Pipe, Inc. IC packaging interposer having controlled impedance or optical interconnections and an integral heat spreader
CN101310570B (zh) 2005-11-18 2010-11-10 日本电气株式会社 安装基板以及电子设备
US8119924B2 (en) * 2006-03-31 2012-02-21 Nec Corporation Wiring board, packaging board and electronic device
JP4271252B2 (ja) * 2006-10-12 2009-06-03 オリンパスメディカルシステムズ株式会社 超音波振動子セル、超音波振動子エレメント、超音波振動子アレイ及び超音波診断装置
JP5039167B2 (ja) * 2010-03-24 2012-10-03 株式会社東芝 二次元アレイ超音波プローブ及びプローブ診断装置
KR20120018526A (ko) * 2010-08-23 2012-03-05 삼성전기주식회사 반도체 패키지 및 이의 제조 방법
EP3563768A3 (en) * 2010-10-13 2020-02-12 Maui Imaging, Inc. Concave ultrasound transducers and 3d arrays
US8957518B2 (en) * 2012-01-04 2015-02-17 Mediatek Inc. Molded interposer package and method for fabricating the same
US8766460B2 (en) * 2012-02-02 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Package with interposer frame and method of making the same
US20140175633A1 (en) * 2012-08-14 2014-06-26 Bridge Semiconductor Corporation Thermally enhanced semiconductor assembly with embedded chip and interposer and method of manufacturing the same
US8975754B2 (en) * 2013-02-11 2015-03-10 Oracle International Corporation Chip package for high-count chip stacks

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI390695B (zh) * 2008-12-09 2013-03-21 Taiwan Semiconductor Mfg 接合第一和第二基板的方法、印刷模版和堆疊基板的系統

Also Published As

Publication number Publication date
EP3259778B1 (en) 2023-03-29
EP3259778A1 (en) 2017-12-27
US20160240435A1 (en) 2016-08-18
KR20170117397A (ko) 2017-10-23
EP3259778A4 (en) 2018-11-07
US20170278778A1 (en) 2017-09-28
CN107251207B (zh) 2021-05-11
CN107251207A (zh) 2017-10-13
KR102508138B1 (ko) 2023-03-08
TW201633862A (zh) 2016-09-16
WO2016133836A1 (en) 2016-08-25

Similar Documents

Publication Publication Date Title
TWI726926B (zh) 具有與嵌入於微電子基板中之微電子橋連接的多個微電子裝置之微電子結構
TWI625830B (zh) 具有一被動微電子裝置設置於一封裝體中的微電子封裝技術
TWI610405B (zh) 在嵌入晶圓級球狀柵格陣列（ｅ－ｗｌｂ）及嵌入平板位準球狀柵格陣列（ｅ－ｐｌｂ）中嵌入晶圓級晶片刻劃封裝（ｗｌｃｓｐ）組件的方法
TWI509769B (zh) 堆疊式封裝裝置及成型一堆疊式封裝裝置之方法
TW202114119A (zh) 用於積體電路封裝的高密度互連體
US20200066692A1 (en) Package devices having a ball grid array with side wall contact pads
TW202125758A (zh) 用於積體電路封裝之有機中介件
US11302599B2 (en) Heat dissipation device having a thermally conductive structure and a thermal isolation structure in the thermally conductive structure
TWI827969B (zh) 用於晶粒拼接應用的芯粒(chiplet)優先架構(二)
TW202245199A (zh) 具有嵌入式蝕刻停止以控制其中玻璃層中的腔深度的電子基板
US11721632B2 (en) Hybrid core substrate architecture for high speed signaling and FLI/SLI reliability and its making
TW202226280A (zh) 具有嵌入式電感器之電子基體
TW202215634A (zh) 具有嵌入式電感器之電子基體
TW202203392A (zh) 積體電路封裝之模具材料層內的高導熱性、高模數結構
TWI633814B (zh) 微電子互連配接器
TW202249212A (zh) 具有由間隔之中介件所提供之嵌入式裝置空腔的封裝體
WO2018125162A1 (en) Semiconductor package having passive support wafer
WO2020018219A1 (en) Thermal management solutions that reduce inductive coupling between stacked integrated circuit devices
US20240290750A1 (en) Semiconductor packages
US20230197547A1 (en) Edge-aligned template structure for integrated circuit packages
CN115394744A (zh) 用于电子衬底的混合导电过孔
CN116314134A (zh) 用于集成电路封装的边缘对准模板结构
CN112103253A (zh) 具有用于翘曲控制的泡沫结构的多封装组件