CN115394744A - 用于电子衬底的混合导电过孔 - Google Patents

用于电子衬底的混合导电过孔 Download PDF

Info

Publication number
CN115394744A
CN115394744A CN202210417164.9A CN202210417164A CN115394744A CN 115394744 A CN115394744 A CN 115394744A CN 202210417164 A CN202210417164 A CN 202210417164A CN 115394744 A CN115394744 A CN 115394744A
Authority
CN
China
Prior art keywords
dielectric layer
fine
pitch
coarse
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210417164.9A
Other languages
English (en)
Inventor
S·皮耶塔姆巴拉姆
R·马内帕利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN115394744A publication Critical patent/CN115394744A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种电子衬底，其可以被制造为包括具有上表面的细间距电介质层、在细间距电介质层的上表面上的粗间距电介质层、以及延伸穿过细间距电介质层和粗间距电介质层的至少一个混合导电过孔。制造混合导电过孔，使得其延伸穿过细间距电介质层的部分小于延伸穿过粗间距电介质层的部分，这导致了阶梯结构，其中混合导电过孔的一部分邻接细间距电介质层的上表面。在本说明书的实施例中，集成电路封装可以与电子衬底一起形成，其中至少两个集成电路器件可以附接到电子衬底，使得电桥在其间提供器件到器件互连。

Description

用于电子衬底的混合导电过孔
技术领域
本说明书的实施例总体上涉及集成电路封装制造领域，并且更具体而言，涉及一种集成电路组件，其包括电子衬底，该电子衬底具有嵌入其中的电桥(bridge)，用于集成电路器件之间的电信号连接，其中电子衬底包括用于与电桥的高密度互连的有效电附接的混合导电过孔。
背景技术
集成电路工业不断努力生产更快、更小和更薄的集成电路封装，以用于各种电子产品，包括但不限于计算机服务器和便携式产品，例如便携式计算机、电子平板、蜂窝电话、数码相机等。
作为这种努力的一部分，已经开发了包含多个集成电路器件(例如，微电子裸片(microelectronic dice))的集成电路封装。这些多个集成电路器件封装在本领域中被称为多器件、多芯片封装(MCP)或分区器件，并且提供了以降低的成本增加架构灵活性的潜力，但是必须这样做以便提供适当的集成电路器件到集成电路器件互连密度。如本领域的技术人员将理解的，互连密度是重要的考虑因素，因为集成电路器件连接的数量不够将限制受影响的集成电路器件接口的带宽能力，并且因此将降低集成电路器件之间的通信效率和能力。
为了解决互连问题，可以将电桥嵌入在集成电路器件所附接的衬底中。这些电桥支持密集的集成电路器件到集成电路器件互连，例如从第一集成电路器件边缘到第二集成电路器件边缘，并且可以支持通过电桥本身的多条信号线。代替使用具有穿硅过孔的昂贵的硅中介层，电桥可以是嵌入在衬底中的无源硅结构或有源硅器件，使得能够仅在需要处实现密集的集成电路器件到集成电路器件互连。标准倒装芯片工艺可以用于将集成电路器件连接到衬底以用于稳健的功率输送，并且连接到衬底内的电桥。因此，所得集成电路封装可以显著小于仅与衬底内的导电路径互连的集成电路封装。
附图说明
在说明书的结论部分中特别指出并且清楚地要求保护本公开内容的主题。结合附图，根据以下说明书和所附权利要求，本公开内容的前述和其他特征将变得更完全显而易见。应当理解，附图仅示出了根据本公开内容的若干实施例，并且因此不应被认为是对其范围的限制。将通过使用附图以附加的特征和细节来描述本公开内容，使得可以更容易地确定本公开内容的优点，其中：
图1是根据本说明书的一个实施例的集成电路组件的侧视截面图。
图2-17是根据本说明书的实施例的用于制造电子衬底的工艺的侧视截面图。
图18是根据本说明书的一个实施例的电子系统。
具体实施方式
在以下具体实施方式中，参考了附图，附图以说明的方式示出了其中可以实践所要求保护的主题的具体实施例。这些实施例被足够详细地描述以使本领域技术人员能够实践本主题。应当理解，尽管各种实施例不同，但它们不一定是相互排斥的。例如，在不脱离所要求保护的主题的精神和范围的情况下，本文结合一个实施例描述的特定特征、结构或特性可以在其他实施例内实施。在本说明书内对“一个实施例”或“实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本说明书内所包含的至少一个实施方式中。因此，短语“一个实施例”或“在实施例中”的使用不一定是指相同的实施例。另外，应当理解，在不脱离所要求保护的主题的精神和范围的情况下，可以修改每个所公开的实施例内的各个元件的位置或布置。因此，以下具体实施方式不应被理解为限制性的，并且本主题的范围仅由适当解释的所附权利要求以及所附权利要求所赋予的等同变换的全部范围来限定。在附图中，在全部若干视图中，相同的附图标记表示相同或相似的元件或功能，并且其中所示的元件不一定彼此按比例绘制，而是可以放大或缩小各个元件以便更容易地理解本说明书的上下文中的元件。
如本文所用，术语“在…上方”、“到”、“在…之间”和“在…上”可以指一层相对于其他层的相对位置。在另一层“上方”或“上”或接合“到”另一层的一层可以直接与另一层接触或可以具有一个或多个中间层。层“之间”的一层可以直接与这些层接触或者可以具有一个或多个中间层。
术语“封装”通常是指一个或多个裸片的自含式载体，其中所述裸片附接到封装衬底，并且可以被包封以用于保护，其中裸片与位于封装衬底的外部部分上的引线、引脚或凸块之间具有集成或线接合的互连。封装可以包含单个管芯(die)或多个裸片，从而提供特定功能。封装通常安装在印刷电路板上，用于与其他封装的集成电路和分立部件互连，从而形成更大的电路。
此处，术语“有芯”通常指构建在包括非柔性刚性材料的板、卡或晶圆上的集成电路封装的衬底。通常，使用小的印刷电路板作为芯，集成电路器件和分立无源部件可以焊接在该印刷电路板上。通常，该芯具有从一侧延伸到另一侧的过孔，从而允许该芯的一侧上的电路直接耦接到该芯的相对侧上的电路。该芯也可以用作用于构建导体层和电介质材料层的平台。
此处，术语“无芯”通常指不具有芯的集成电路封装的衬底。由于与高密度互连相比，通孔具有相对大的尺寸和间距，所以缺少芯允许更高密度的封装架构。
此处，如果在本文中使用，术语“连接盘侧(land side)”通常指集成电路封装的衬底的最接近与印刷电路板、主板或其他封装附接的平面的一侧。这与术语“管芯侧”形成对比，所述管芯侧是管芯或裸片所附接的集成电路封装的衬底的一侧。
此处，术语“电介质”通常指构成封装衬底的结构的任何数量的非导电材料。对于本公开内容，电介质材料可以作为层压膜层或作为安装在衬底上的集成电路裸片上方模制的树脂而并入集成电路封装中。
此处，术语“金属化部”通常指在封装衬底的电介质材料上方并且穿过该电介质材料形成的金属层。金属层通常被图案化以形成诸如迹线和接合焊盘的金属结构。封装衬底的金属化部可以被限制于单层或由电介质层分离的多层中。
此处，术语“接合焊盘”通常指终止集成电路封装和管芯中的集成迹线和过孔的金属化结构。术语“焊料焊盘”有时可以代替“接合焊盘”并且具有相同的含义。
此处，术语“焊料凸块”通常指形成在接合焊盘上的焊料层。焊料层通常具有圆形形状，因此称为术语“焊料凸块”。
此处，术语“衬底”通常指包括电介质和金属化结构的平面平台。衬底机械地支撑并且电耦接单个平台上的一个或多个IC管芯，其中一个或多个IC管芯由可模制的电介质材料包封。衬底通常包括在两侧作为接合互连的焊料凸块。衬底的一侧，通常称为“管芯侧”，包括用于芯片或管芯接合的焊料凸块。衬底的相对侧，通常称为“连接盘侧”，包括用于将封装接合到印刷电路板的焊料凸块。
此处，术语“组件”通常指将部件分组为单个功能单元。这些部件可以是分离的，并且机械地组装成功能单元，其中这些部件可以是可移除的。在另一实例中，部件可以永久地接合在一起。在一些实例中，这些部件被集成在一起。
在整个说明书和权利要求书中，术语“连接”表示在被连接的事物之间的直接连接，例如电、机械或磁连接，而没有任何中间器件。
术语“耦接”表示直接或间接连接，例如被连接的事物之间的直接电、机械、磁或流体连接或通过一个或多个无源或有源中间器件的间接连接。
术语“电路”或“模块”可以指被布置为彼此协作以提供期望功能的一个或多个无源和/或有源部件。术语“信号”可以指至少一个电流信号、电压信号、磁信号或数据/时钟信号。“一”和“所述”的含义包括复数引用。“在…中”的含义包括“在…中”和“在…上”。
垂直取向是在z方向上，并且应当理解，对“顶部”、“底部”、“之上”和“下方”的叙述是指具有通常含义的z维度上的相对位置。然而，应当理解，实施例不必限于图中所示的取向或配置。
术语“基本上”、“接近”、“近似”、“附近”和“大约”通常指在目标值的+/-10％内(除非具体指明)。除非另有说明，否则使用序数形容词“第一”、“第二”和“第三”等来描述共同对象仅指示正被引用的类似对象的不同实例，并且不旨在暗示如此描述的对象必须在时间上、空间上、在等级上或以任何其他方式处于给定序列中。
对于本公开内容，短语“A和/或B”和“A或B”表示(A)、(B)或(A和B)。对于本公开内容，短语“A、B和/或C”表示(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。
标记为“截面”、“轮廓”和“平面”的视图对应于笛卡尔坐标系内的正交平面。因此，截面和轮廓图是在x-z平面中截取的，并且平面图是在x-y平面中截取的。通常，在x-z平面中的轮廓图是截面图。在适当的情况下，附图标记有轴以指示图的取向。
如前所述，为了减小集成电路封装和部件的尺寸，集成电路工业利用嵌入在电子衬底内的电桥来形成分区的集成电路器件之间的互连。对于未来几代的这种集成器件分区，需要能够以比当前技术所能提供的凸块间距更细(fine)得多的凸块间距(25微米或更小)连接集成器件的多个电桥。如将理解的，当前的嵌入电桥的方法遭受高累积凸块厚度变化(BTV)，并且随着要嵌入的电桥的数量增加，嵌入的成本和产量将遭受损失。已经提出并且研究了替代的架构和方法。一种这样的方法是全向互连贴片或电桥，这对于本领域技术人员来说是已知的。全向互连电桥可以通过无源电桥或有源集成电路管芯实现集成电路器件之间的细互连。为了实现细互连，在将电桥嵌入电子衬底中之后形成的布线层必须覆盖嵌入区域中的细间距连接结构和非嵌入区域中的电子衬底中的粗(coarse)连接结构。然而，随着细间距或互连变得更小，连接电桥变得更加困难。
本说明书的实施例允许缩放具有嵌入式电桥(例如，全向互连贴片)的电子衬底。该缩放可以利用电子衬底来实现，该电子衬底被制造为包括具有上表面的细间距电介质层、在细间距电介质层的上表面上的粗间距电介质层、以及延伸穿过细间距电介质层和粗间距电介质层的至少一个混合导电过孔。制造混合导电过孔，使得其延伸穿过细间距电介质层的部分小于延伸穿过粗间距电介质层的部分，这导致了阶梯构造，其中混合导电过孔的一部分邻接细间距电介质层的上表面。在本说明书的实施例中，集成电路封装可以与电子衬底一起形成，其中至少两个集成电路器件可以附接到电子衬底，使得电桥在其间提供器件到器件互连。在另一实施例中，集成电路封装可以电附接到电子板。
如图1所示，集成电路组件100可以通过将集成电路封装110电附接到载体衬底150而形成。载体衬底150可以是任何适当的结构，包括但不限于中介层、主板等。载体衬底150可以具有第一表面152和相对的第二表面154。载体衬底150可以包括多个电介质材料层(未示出)，其可以包括堆积膜和/或阻焊层，并且可以由适当的电介质材料以及低k和超低k电介质(介电常数小于大约3.6)构成，电介质材料包括但不限于双马来酰亚胺三嗪树脂、阻燃等级4材料、聚酰亚胺材料、二氧化硅填充的环氧树脂、玻璃增强环氧树脂材料等，低k和超低k电介质包括但不限于碳掺杂电介质、氟掺杂电介质、多孔电介质、有机聚合物电介质等。
载体衬底150还可以包括延伸穿过载体衬底150的导电路径158或“金属化部”(以虚线示出)。如本领域技术人员将理解的，导电路径158可以是延伸穿过多个电介质材料层(未示出)的导电迹线(未示出)和导电过孔(未示出)的组合。这些导电迹线和导电过孔在本领域中是公知的，并且为了清楚起见，在图1中未示出。导电迹线和导电过孔可以由任何适当的导电材料制成，导电材料包括但不限于诸如铜、银、镍、金和铝的金属，其合金等。如本领域技术人员将理解的，载体衬底150可以是有芯或无芯衬底。导电路径158中的至少一个可以在载体衬底150的第一表面152上或中的封装连接接合焊盘162与载体衬底150的第二表面154上或中的外部连接接合焊盘164之间延伸，以用于附接到外部部件(未示出)。另外，导电路径158中的至少一个可以连接到也电附接到载体衬底150的其他集成电路封装或器件(未示出)。
集成电路封装110可以包括封装衬底200，封装衬底200具有电附接到其上的至少一个集成电路器件(示为第一集成电路器件4001和第二集成电路器件4002)。封装衬底200可以包括多个电介质层(示为下连接电介质层210、第一下电介质层220、第二下电介质层230、第三下电介质层240和第四下电介质层250)，其具有由导电迹线(包括接合焊盘)和导电过孔形成的导电路径。在一个实施例中，多个封装到载体接合焊盘212可以形成在下连接电介质层210上，下连接电介质层210可以电附接到多个第一下导电迹线222，其中对应的下连接过孔214延伸穿过下连接电介质层210。多个第一下导电迹线222可以电附接到多个第二下导电迹线232，其中对应的第一下导电过孔224延伸穿过第一下电介质层220。多个第二下导电迹线232可以电附接到多个第三下导电迹线242，其中对应的第二下导电过孔234延伸穿过第二下电介质层230。多个第三下导电迹线242可以电附接到多个第四下导电迹线252，其中对应的第三下导电过孔244延伸穿过第三下电介质层240。多个第四下导电迹线252可以电附接到多个第五下导电迹线262，其中对应的第四下导电过孔254延伸穿过第四下电介质层250。
下连接电介质层210、第一下电介质层220、第二下电介质层230、第三下电介质层240和第四下电介质层250可以包括堆积膜和/或阻焊层，并且可以由适当的电介质材料以及低k和超低k电介质(介电常数小于约3.6)构成，电介质材料包括但不限于双马来酰亚胺三嗪树脂、阻燃等级4材料、聚酰亚胺材料、二氧化硅填充的环氧树脂材料、玻璃增强环氧树脂材料以及它们的层压体或多层等，低k和超低k电介质包括但不限于碳掺杂电介质、氟掺杂电介质、多孔电介质、有机聚合物电介质等。导电迹线/接合焊盘212、222、232、242、252、262和导电过孔214、224、234、244和254可以由任何适当的导电材料制成，导电材料包括但不限于诸如铜、银、镍、金和铝的金属，其合金等。
在一个实施例中，至少一个电桥300可以电附接到第五下导电迹线262中的至少一个。如图所示，至少一个电桥300可以包括第一表面302和相对的第二表面304。电桥300可以包括在至少一个电桥300的第一表面302中或上的相关联的一对接合焊盘312之间延伸的至少一个器件到器件互连路径310(被示为虚线)，并且可以包括多个穿电桥导电过孔308，其中多个穿电桥导电过孔308中的每一个在电桥300的第一表面302中或上的一个接合焊盘312与电桥300的第二表面304中或上的接合焊盘314之间延伸。电桥300的至少一个接合焊盘314可以用诸如焊料材料或导电粘合剂的附接结构318附接到至少一个第五下导电迹线262。
在一个实施例中，电桥300可以包括含硅部件。本领域技术人员将理解，硅电桥可以是优选的，因为硅处理技术相对先进，并且与例如在电子衬底制造中常见的在聚合物层中使用对于铜信号线当前可用的技术的可能情况相比，使用现有的硅工艺技术可实现的器件到器件互连路径310的互连间距和线宽可以显著更小，并且因此更密集。
如图1进一步所示，电桥300可以至少部分地用设置在第四下电介质层250上的嵌入电介质层260包封。嵌入电介质层260可以在电桥300的第一表面302上方延伸，并且可以包封附接结构318。在一个实施例中，至少一个高密度导电过孔322可以延伸穿过嵌入电介质层260，并且电附接到电桥300的第一表面302中或上的接合焊盘312。
如图1所示，至少一个导电柱264(例如，铜柱)可以延伸穿过嵌入电介质层260。至少一个导电柱264可以电附接到第五下电介质层120的对应的第五下导电迹线262。
如图1进一步所示，封装衬底200可以包括形成在嵌入电介质层260上的混合过孔电介质层275。混合过孔电介质层275可以包括在嵌入电介质层260上的细间距电介质层270、粗间距电介质层280、延伸穿过粗间距电介质层280和细间距电介质层270并且电附接到对应导电柱264的多个衬底混合导电过孔272、以及延伸穿过粗间距电介质层280和细间距电介质层270并且电附接到对应高密度导电过孔322的多个电桥混合导电过孔282。随后将详细讨论衬底混合导电过孔272和电桥混合导电过孔282的结构。
如图1进一步所示，上连接电介质层290(例如，阻焊层)可以形成在粗间距电介质层280上、多个衬底混合导电过孔272上、以及多个电桥混合导电过孔282上。多个上连接导电过孔274可以形成为延伸穿过上连接电介质层290并且电附接到相应衬底混合导电过孔274，并且多个高密度导电过孔284可以形成为延伸穿过上连接电介质层290并且电附接到相应电桥混合导电过孔282。多个器件到衬底接合焊盘292可以形成在上连接电介质层290上并且电附接到相应上连接导电过孔274，并且多个高密度器件到衬底接合焊盘294可以形成在上连接电介质层290上并且电附接到相应高密度导电过孔284。
如图1中进一步所示，多个集成电路器件(示为第一集成电路器件4001和第二集成电路器件4002)可以电附接到封装衬底200。第一集成电路器件4001和第二集成电路器件4002(以及可以利用的任何其他集成电路器件)可以是任何适当的器件，包括但不限于微处理器、芯片组、图形器件、无线器件、存储器器件、专用集成电路器件、它们的组合、它们的堆叠体等。第一集成电路器件4001和第二集成电路器件4002可以通过多个器件到衬底互连410(例如，可回流的焊料凸块或焊球，以通常称为倒装芯片或受控塌陷芯片连接(“C4”)配置的配置)附接到封装衬底200。器件到衬底互连410可以在第一集成电路器件4001的第一表面4041上的接合焊盘4021与对应的器件到衬底接合焊盘292之间延伸，以及在第一集成电路器件接合焊盘4021与对应的高密度器件到衬底接合焊盘294之间延伸，以在其间形成电连接。器件到衬底互连410还可以在第二集成电路器件4002的第一表面4042上的接合焊盘4022与对应的器件到衬底接合焊盘292之间延伸，以及在第二集成电路器件接合焊盘4022与对应的高密度器件到衬底接合焊盘294之间延伸，以在其间形成电连接。应当理解，第一集成电路器件接合焊盘4021可以与第一集成电路器件4001内的集成电路(未示出)电连通，并且第二集成电路器件接合焊盘4022可以与第二集成电路器件4002内的集成电路(未示出)电连通。电桥300可以在第一集成电路器件4001与第二集成电路器件4002之间建立电信号连接，其中至少一个器件到器件互连路径310在电附接到第一集成电路器件4001的电桥300的一个接合焊盘312与电附接到第二集成电路器件4002的电桥300的另一个接合焊盘312之间延伸。在实施例中，电桥300可以是微处理器，并且第一集成电路器件4001和第二集成电路器件4002可以各自是存储器器件。
器件到衬底互连410可以是任何适当的导电材料或结构，包括但不限于焊球、金属凸块或柱、金属填充环氧树脂或其组合。在一个实施例中，器件到衬底互连410可以是由锡、铅/锡合金(例如，63％锡/37％铅焊料)和高锡含量合金(例如，90％或更多的锡-例如锡/铋、共晶锡/银、三元锡/银/铜、共晶锡/铜和类似合金)形成的焊球。在另一实施例中，器件到衬底互连410可以是铜凸块或柱。在另一实施例中，器件到衬底互连410可以是涂覆有焊料材料的金属凸块或柱。
在一个实施例中，诸如环氧树脂材料的底部填充材料420可以被设置在封装衬底200与集成电路器件4001和4002之间，并且围绕多个器件到衬底互连410。如本领域技术人员将理解的，底部填充材料420可以作为粘性液体分别分配在集成电路器件4001、4002的第一表面4021、4022与封装衬底200之间，并且然后用固化工艺硬化。底部填充材料420也可以是模制的底部填充材料。如本领域技术人员将理解的，底部填充材料420可以提供结构完整性并且可以防止污染。包封材料430可以设置在集成电路器件4001、4002上方和/或之间，以进一步实现结构完整性和污染防止。可以将包封材料430平坦化以暴露集成电路器件4001和4002，并且可以在其上形成金属化层432。集成电路封装110可以通过在封装衬底200的封装到载体接合焊盘212与载体衬底150的封装连接接合焊盘162之间延伸的多个封装到载体衬底互连166(例如焊料材料)而附接到载体衬底150。
图2-17示出了根据本说明书的实施例的用于制造封装衬底200的工艺。图2示出了平面载体面板180，例如玻璃面板，其涂覆有释放层182和形成在释放层182上的导电种子材料层184。平面载体面板180可以包括任何适当的基本上刚性的材料，包括但不限于玻璃、陶瓷、金属等。释放层182可以是允许在制造封装衬底200之后有效地去除该封装衬底的材料。在一个实施例中，导电种子材料层184可以由任何适当的导电材料制成，导电材料包括但不限于诸如铜、银、镍、金和铝的金属、其合金等。在特定实施例中，导电种子材料层184可以包括溅射钛/铜合金层。
如图2进一步所示，第一下电介质层220、第二下电介质层230、第三下电介质层240和第四下电介质层250，以及相关联的导电迹线/接合焊盘232、242、252、262和导电过孔224、234、244、254可以通过任何已知的方法(包括但不限于传统的半增材工艺)作为用于扇出的再分布结构而形成在导电种子材料层184上。如将理解的，电介质层和相关联的迹线和过孔的数量将取决于所需的扇出的量。此外，应当理解，当不需要扇出时，仅需要单个电介质层和延伸穿过其的过孔。
如图3所示，导电柱264可以通过任何已知方法形成在第五导电迹线262上。如图4所示，电桥300的第二表面304中或上的接合焊盘314可以利用诸如焊料材料的附接结构318电附接到相关联的第五导电迹线262。嵌入电介质层260可以形成在导电柱264和电桥300上方，然后被平坦化以暴露导电柱264的一部分和高密度导电过孔322，如图5所示。
如图6所示，细间距电介质层270可以形成在电桥300的嵌入电介质层260、导电柱264和高密度导电过孔322上方。如将要讨论的，细间距电介质层270可以是能够在其中形成相对细的开口的任何电介质材料。在一个实施例中，细间距电介质层270可以包括氧化物(例如二氧化硅、碳掺杂氧化硅、氟掺杂氧化硅等)、氮化物(例如氮化铝、氮化硅、氟掺杂氮化硅等)、碳化物(例如碳化钛、碳化硅等)、氮氧化物(氮氧化铝、氮氧化硅等)。在本说明书的具体实施例中，细间距电介质层270可以包括非晶氮化硅膜。在本说明书的一个实施例中，非晶氮化硅膜的厚度可以在约50纳米与250纳米之间。在另外实施例中，可以用低温工艺来沉积非晶氮化硅膜，低温工艺包括但不限于物理气相沉积、低温等离子体增强化学气相沉积等。这种低温工艺确保了细间距电介质层270下方的电介质层不受影响。
如图7所示，例如通过缝隙涂布或层压高分辨率光致抗蚀剂材料，随后通过光刻工艺以形成至少一个细电桥掩模开口454和至少一个细衬底掩模开口452，可以在细间距电介质层270上形成细间距掩模450。如图8所示，可以例如通过氟辅助干法蚀刻，穿过电桥掩模开口454(见图7)和细衬底掩模开口452(见图7)蚀刻细间距电介质层270，以分别形成细电桥开口464和细衬底开口462。然后可以去除细间距掩模450(见图7)。如图8中进一步所示，细电桥开口464可以暴露相应高密度导电过孔322的一部分，并且细衬底开口462可以暴露相应导电柱264的一部分。如将理解的，细间距电介质层270的使用确保了细电桥开口464落在高密度导电过孔322上。在本说明书的一个实施例中，细电桥开口464可以具有大约25微米或更小的平均宽度或直径。
如图9所示，可以例如通过层压在细间距电介质层270上方形成粗间距电介质层280。如图9进一步所示，可以在粗间距电介质层280中形成粗衬底开口472和粗电桥开口474，其中粗衬底开口472暴露细衬底开口462(见图8)，并且粗电桥开口474暴露相关联的细电桥开口464(见图8)。
在本说明书的一个实施例中，粗间距电介质层280可以是标准堆积膜，例如具有无机填充物材料的环氧树脂。粗衬底开口472和粗电桥开口474可以通过利用二氧化碳或紫外激光器的激光钻孔来形成。如将理解的，粗衬底开口472和粗电桥开口474可以大于细衬底开口462和细电桥开口464，因为覆盖；余量不是那么紧密。
如图10所示，可以图案化导电材料以形成衬底混合导电过孔272和电桥混合导电过孔274。
在本说明书的一个实施例中，半增材工艺可以用于图案化铜金属材料。如本领域的技术人员将理解，这可以实现高带宽存储器(HBM)与完全集成的电压调节器(FIVR)集成。
如将理解的，衬底混合导电过孔272和电桥混合导电过孔282都将各自具有相似的、独特的形状/结构。图11示出了这种结构。为了清楚和简明起见，图11将仅示出和讨论电桥混合导电过孔282的形状/结构。然而，应当理解，该讨论同样适用于衬底混合导电过孔272(见图10)。如前所述，并且如图11所示，电桥混合导电过孔282的形成将导致每个电桥混合导电过孔具有延伸穿过细间距电介质层270的细过孔部分2821和延伸穿过粗间距电介质层280的粗过孔部分2822。为了清楚起见，细过孔部分2821用未标记的虚线与粗过孔部分2822区分开。如图11所示，由于细过孔部分2821的细电桥开口464(见图8)与粗过孔部分2822的粗电桥开口474(见图9)之间的尺寸差异，电桥混合导电过孔282的一部分将位于细间距电介质层270的上表面277上。如图11进一步所示，电桥混合导电过孔282可以包括在粗间距电介质层270的上表面287上方延伸的导电迹线部分2823。导电迹线部分288可以用于布线和/或互连目的。在本说明书的一个实施例中，细过孔部分2821的平均宽度或直径W1可以在粗过孔部分2822的平均宽度或直径W2的约1％至90％之间。在特定实施例中，细过孔部分2821的平均宽度或直径W1可以小于粗过孔部分2822的平均宽度或直径W2的约50％。在更特定的实施例中，细过孔部分2821的平均宽度或直径W1可以在粗过孔部分2822的平均宽度或直径W2的约10％与15％之间。在本说明书的一个实施例中，细过孔部分2821的平均宽度或直径W1可以是25微米或更小。
如图12所示，上连接导电过孔274可以形成在相应的衬底混合导电过孔272上，并且高密度导电过孔284可以形成在相应的电桥混合导电过孔282上。如图13所示，上连接电介质层290可以形成在粗间距电介质层280上方并且被平坦化以暴露上连接导电过孔274和高密度导电过孔284。如图14所示，多个器件到衬底接合焊盘294可以形成在上连接电介质层290上并且电附接到相应的上连接导电过孔274，并且多个高密度器件到衬底接合焊盘292可以形成在上连接电介质层290上并且电附接到相应的高密度导电过孔284。如图14进一步所示，器件到衬底互连410可以形成在多个器件到衬底接合焊盘294和多个高密度器件到衬底接合焊盘292上。
如图15所示，可以去除平面载体面板180和释放层182，并且可以在第一下电介质层220上形成第一下导电迹线222。如图16所示，可以在第一下电介质层220上形成下连接电介质层210，例如阻焊材料。如图17所示，可以穿过下连接电介质层210形成下连接过孔214。封装到载体接合焊盘212可以形成在下连接电介质层210上并且电附接到下连接过孔214。封装到载体衬底互连166然后可以形成在封装到载体接合焊盘212上，由此形成封装衬底200。然后，如图1所示，封装衬底200可以集成到集成电路封装110中。
图18示出了根据本说明书的一个实施方式的电子或计算设备500。计算设备500可以包括具有设置在其中的板502的外壳501。计算设备500可以包括多个集成电路部件，包括但不限于处理器504、至少一个通信芯片506A、506B、易失性存储器508(例如DRAM)、非易失性存储器510(例如ROM)、闪存存储器512、图形处理器或CPU 514、数字信号处理器(未示出)、密码处理器(未示出)、芯片组516、天线、显示器(触摸屏显示器)、触摸屏控制器、电池、音频编解码器(未示出)、视频编解码器(未示出)、功率放大器(AMP)、全球定位系统(GPS)设备、罗盘、加速度计(未示出)、陀螺仪(未示出)、扬声器、相机和大容量存储设备(未示出)(例如硬盘驱动器、光盘(CD)、数字多功能盘(DVD)等)。任何集成电路部件可以物理地和电气地耦接到板502。在一些实施方式中，集成电路部件中的至少一个可以是处理器504的一部分。
通信芯片实现用于向计算设备和从计算设备传输数据的无线通信。术语“无线”及其派生词可以用于描述可以通过使用调制电磁辐射经由非固态介质来传递数据的电路、设备、系统、方法、技术、通信信道等。该术语并不暗示着相关联的设备不包含任何导线，尽管在一些实施例中它们可能不包含。通信芯片可以实施多种无线标准或协议中的任何一种，包括但不限于Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE 802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、其派生物、以及被指定为3G、4G、5G及以上的任何其他无线协议。计算设备可以包括多个通信芯片。例如，第一通信芯片可以专用于诸如Wi-Fi和蓝牙的较短距离无线通信，并且第二通信芯片可以专用于诸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等的较长距离无线通信。
术语“处理器”可以指处理来自寄存器和/或存储器的电子数据以将该电子数据转换成可以存储在寄存器和/或存储器中的其他电子数据的任何设备或设备的一部分
集成电路部件中的至少一个可以包括集成电路封装，集成电路封装包括封装衬底，其中封装衬底包括嵌入在嵌入电介质层中的至少一个电桥、延伸穿过嵌入电介质层的至少一个导电柱、具有在嵌入电介质层上的上表面的细间距电介质层；细间距电介质层的上表面上的粗间距电介质层，以及延伸穿过第一电介质层和第二电介质层的至少一个混合导电过孔，其中，混合导电过孔位于第一电介质层的上表面上，并且其中，混合导电过孔包括单一导电材料；以及至少一个集成电路器件，至少一个集成电路器件电附接到封装衬底的至少一个电桥和至少一个导电柱中的至少一个。
在各种实施方式中，计算设备可以是膝上型计算机、上网本、笔记本、超级本、智能电话、平板计算机、个人数字助理(PDA)、超移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数码相机、便携式音乐播放器或数字视频记录器。在其他实施方式中，计算设备可以是处理数据的任何其他电子设备。
应当理解，本说明书的主题不一定限于图1-18中所示的特定应用。如本领域技术人员将理解的，本主题可以应用于其他集成电路器件和组件应用，以及任何适当的电子应用。
以下示例涉及进一步的实施例，并且示例中的细节可以用在一个或多个实施例中的任何地方，其中示例1是一种装置，包括具有上表面的细间距电介质层；粗间距电介质层，在细间距电介质层的上表面上；以及至少一个混合导电过孔，延伸穿过细间距电介质层和粗间距电介质层，其中，混合导电过孔位于细间距电介质层的上表面上，并且其中，混合导电过孔包括单一导电材料。
在示例2中，示例1的主题可以可选地包括：导电过孔包括延伸穿过细间距电介质层的细过孔部分和延伸穿过粗间距电介质层的粗过孔部分，并且其中，导电过孔的细过孔部分的平均宽度小于导电过孔的粗过孔部分的平均宽度。
在示例3中，示例1至2中任一个的主题可以可选地包括：导电过孔的第一部分的平均宽度在导电过孔的第二部分的平均宽度的约10％与15％之间。
在示例4中，示例1至3中任一个的主题可以可选地包括：至少一个混合导电过孔还包括与粗过孔部分相邻的导电迹线部分，其中，导电迹线部分位于第二电介质层的上表面上。
在示例5中，示例1至4中任一个的主题可以可选地包括：细间距导电层选自包括氮化物、碳化物和氧氮化物的组中。
在示例6中，示例5的主题可以可选地包括：细间距导电层包括非晶氮化硅。
示例7是一种装置，包括封装衬底，其中，封装衬底包括嵌入在嵌入电介质层中的至少一个电桥；至少一个导电柱，延伸穿过嵌入电介质层；细间距电介质层，具有嵌入电介质层上的上表面；粗间距电介质层，在细间距电介质层的上表面上；至少一个混合导电过孔，延伸穿过第一电介质层和第二电介质层，其中，混合导电过孔位于第一电介质层的上表面上，并且其中，混合导电过孔包括单一导电材料；以及至少一个集成电路器件，电附接到封装衬底的至少一个电桥和至少一个导电柱中的至少一个。
在示例8中，示例7的主题可以可选地包括：导电过孔包括延伸穿过细间距电介质层的细过孔部分和延伸穿过粗间距电介质层的粗过孔部分，并且其中，导电过孔的细过孔部分的平均宽度小于导电过孔的粗过孔部分的平均宽度。
在示例9中，示例7至8中任一个的主题可以可选地包括：导电过孔的第一部分的平均宽度在导电过孔的第二部分的平均宽度的约10％与15％之间。
在示例10中，示例7至9中任一个的主题可以可选地包括：至少一个混合导电过孔还包括与粗过孔部分相邻的导电迹线部分，其中，导电迹线部分位于第二电介质层的上表面上。
在示例11中，示例7至10中任一个的主题可以可选地包括：细间距导电层选自包括氮化物、碳化物和氮氧化物的组中。
在示例12中，示例11的主题可以可选地包括：细间距导电层包括非晶氮化硅。
]在示例13中，示例7至12中任一个的主题可以可选地包括：电桥包括至少一个互连路径。
在示例14中，示例7至13中任一个的主题可以可选地包括：电桥包括至少一个穿电桥导电过孔。
示例15是一种电子系统，包括板和电附接到板的集成电路封装，其中，集成电路封装包括包括封装衬底的集成电路封装，其中，封装衬底包括：至少一个电桥，嵌入在嵌入电介质层中，其中，至少一个电桥包括至少一个器件到器件互连路径；至少一个导电柱，延伸穿过嵌入电介质层；细间距电介质层，具有嵌入电介质层上的上表面；粗间距电介质层，在细间距电介质层的上表面上；至少一个混合导电过孔，延伸穿过第一电介质层和第二电介质层，其中，混合导电过孔位于第一电介质层的上表面上，并且其中，混合导电过孔包括单一导电材料；第一集成电路器件，电附接到封装衬底的至少一个电桥；以及第二集成电路器件，电附接到封装衬底，封装衬底附接到封装衬底的至少一个电桥，其中，至少一个器件到器件互连路径将第一集成电路器件与第二集成电路器件电连接。
在示例16中，示例15的主题可以可选地包括：导电过孔包括延伸穿过细间距电介质层的细过孔部分和延伸穿过粗间距电介质层的粗过孔部分，并且其中，导电过孔的细过孔部分的平均宽度小于导电过孔的粗过孔部分的平均宽度。
在示例17中，示例15至16中任一个的主题可以可选地包括：导电过孔的第一部分的平均宽度在导电过孔的第二部分的平均宽度的约10％与15％之间。
在示例18中，示例15至17中任一个的主题可以可选地包括：至少一个混合导电过孔还包括与粗过孔部分相邻的导电迹线部分，其中，导电迹线部分位于第二电介质层的上表面上。
在示例19中，示例15至18中任一个的主题可以可选地包括：细间距导电层包括非晶氮化硅。
在示例20中，示例15至19中任一个的主题可以可选地包括：电桥包括至少一个穿电桥导电过孔。
因此，已经详细描述了本发明的实施例，应当理解，由所附权利要求限定的本发明不受上述说明书中阐述的具体细节的限制，因为在不脱离本发明的精神或范围的情况下，本发明的许多明显变化是可能的。

Claims (22)

1.一种装置，包括：
细间距电介质层，具有上表面；
粗间距电介质层，在所述细间距电介质层的所述上表面上；以及
至少一个混合导电过孔，延伸穿过所述细间距电介质层和所述粗间距电介质层，其中，所述混合导电过孔位于所述细间距电介质层的所述上表面上，并且其中，所述混合导电过孔包括单一导电材料。
2.根据权利要求1所述的装置，其中，所述混合导电过孔包括延伸穿过所述细间距电介质层的细过孔部分和延伸穿过所述粗间距电介质层的粗过孔部分，并且其中，所述混合导电过孔的所述细过孔部分的平均宽度小于所述混合导电过孔的所述粗过孔部分的平均宽度。
3.根据权利要求2所述的装置，其中，所述混合导电过孔的所述细过孔部分的所述平均宽度在所述混合导电过孔的所述粗过孔部分的所述平均宽度的约10％与15％之间。
4.根据权利要求1-3中任一项所述的装置，其中，所述至少一个混合导电过孔还包括与所述粗过孔部分相邻的导电迹线部分，其中，所述导电迹线部分位于所述粗间距电介质层的上表面上。
5.根据权利要求1-3中任一项所述的装置，其中，所述细间距电介质层选自包括氮化物、碳化物和氧氮化物的组中。
6.根据权利要求5所述的装置，其中，所述细间距电介质层包括非晶氮化硅。
7.一种装置，包括：
封装衬底，其中，所述封装衬底包括：
至少一个电桥，嵌入在嵌入电介质层中；
至少一个导电柱，延伸穿过所述嵌入电介质层；
细间距电介质层，具有在所述嵌入电介质层上的上表面；
粗间距电介质层，在所述细间距电介质层的所述上表面上；以及
至少一个混合导电过孔，延伸穿过所述细间距电介质层和所述粗间距电介质层，其中，所述混合导电过孔位于所述细间距电介质层的所述上表面上，并且其中，所述混合导电过孔包括单一导电材料；以及
至少一个集成电路器件，电附接到所述封装衬底的所述至少一个电桥和所述至少一个导电柱中的至少一个。
8.根据权利要求7所述的装置，其中，所述混合导电过孔包括延伸穿过所述细间距电介质层的细过孔部分和延伸穿过所述粗间距电介质层的粗过孔部分，并且其中，所述混合导电过孔的所述细过孔部分的平均宽度小于所述混合导电过孔的所述粗过孔部分的平均宽度。
9.根据权利要求8所述的装置，其中，所述混合导电过孔的所述细过孔部分的所述平均宽度在所述混合导电过孔的所述粗过孔部分的所述平均宽度的约10％与15％之间。
10.根据权利要求7-9中任一项所述的装置，其中，所述至少一个混合导电过孔还包括与所述粗过孔部分相邻的导电迹线部分，其中，所述导电迹线部分位于所述粗间距电介质层的上表面上。
11.根据权利要求7-9中任一项所述的装置，其中，所述细间距电介质层选自包括氮化物、碳化物和氧氮化物的组中。
12.根据权利要求11所述的装置，其中，所述细间距电介质层包括非晶氮化硅。
13.根据权利要求7-9中任一项所述的装置，其中，所述电桥包括穿电桥导电过孔。
14.根据权利要求7-9中任一项所述的装置，其中，所述电桥包括至少一个互连路径。
15.一种电子系统，包括：
板；
集成电路封装，电附接到所述板，其中，所述集成电路封装包括：
封装衬底，其中，所述封装衬底包括：
至少一个电桥，嵌入在嵌入电介质层中，其中，所述至少一个电桥包括至少一个器件到器件互连路径；
至少一个导电柱，延伸穿过所述嵌入电介质层；
细间距电介质层，具有所述嵌入电介质层上的上表面；
粗间距电介质层，在所述细间距电介质层的所述上表面上；
至少一个混合导电过孔，延伸穿过所述细间距电介质层和所述粗间距电介质层，其中，所述混合导电过孔位于所述细间距电介质层的所述上表面上，并且其中，所述混合导电过孔包括单一导电材料；
第一集成电路器件，电附接到所述封装衬底的所述至少一个电桥；以及
第二集成电路器件，电附接到所述封装衬底，所述封装衬底附接到所述封装衬底的所述至少一个电桥，其中，所述至少一个器件到器件互连路径将所述第一集成电路器件与所述第二集成电路器件电连接。
16.根据权利要求15所述的电子系统，其中，所述混合导电过孔包括延伸穿过所述细间距电介质层的细过孔部分和延伸穿过所述粗间距电介质层的粗过孔部分，并且其中，所述混合导电过孔的所述细过孔部分的平均宽度小于所述混合导电过孔的所述粗过孔部分的平均宽度。
17.根据权利要求16所述的电子系统，其中，所述混合导电过孔的所述细过孔部分的所述平均宽度在所述混合导电过孔的所述粗过孔部分的所述平均宽度的约10％与15％之间。
18.根据权利要求15-17中任一项所述的电子系统，其中，所述至少一个混合导电过孔还包括与所述混合导电过孔的所述粗过孔部分相邻的导电迹线部分，其中，所述导电迹线部分位于所述粗间距电介质层的上表面上。
19.根据权利要求15-17中任一项所述的电子系统，其中，所述细间距电介质层选自包括氮化物、碳化物和氧氮化物的组中。
20.根据权利要求19所述的电子系统，其中，所述细间距电介质层包括非晶氮化硅。
21.根据权利要求15-17中任一项所述的电子系统，其中，所述电桥包括穿电桥导电过孔。
22.根据权利要求15-17中任一项所述的电子系统，其中，所述电桥包括至少一个互连路径。
CN202210417164.9A 2021-05-21 2022-04-20 用于电子衬底的混合导电过孔 Pending CN115394744A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/326,569 US20220375866A1 (en) 2021-05-21 2021-05-21 Hybrid conductive vias for electronic substrates
US17/326,569 2021-05-21

Publications (1)

Publication Number Publication Date
CN115394744A true CN115394744A (zh) 2022-11-25

Family

ID=81308329

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210417164.9A Pending CN115394744A (zh) 2021-05-21 2022-04-20 用于电子衬底的混合导电过孔

Country Status (3)

Country Link
US (1) US20220375866A1 (zh)
EP (1) EP4092732A1 (zh)
CN (1) CN115394744A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9368460B2 (en) * 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
KR102143907B1 (ko) * 2013-08-21 2020-08-12 인텔 코포레이션 타이트한 피치의 전도성 층들을 가이드된 비아들과 접촉시키는 방법 및 구조
US10340249B1 (en) * 2018-06-25 2019-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US11088100B2 (en) * 2019-02-21 2021-08-10 Powertech Technology Inc. Semiconductor package and manufacturing method thereof
US11251119B2 (en) * 2019-09-25 2022-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure, package-on-package structure and method of fabricating the same

Also Published As

Publication number Publication date
US20220375866A1 (en) 2022-11-24
EP4092732A1 (en) 2022-11-23

Similar Documents

Publication Publication Date Title
US10998272B2 (en) Organic interposers for integrated circuit packages
CN112530931A (zh) 用于集成电路封装的高密度互连
KR20210018039A (ko) 초박형 브리지 및 멀티-다이 초미세 피치 패치 아키텍처 및 제조 방법
CN117043932A (zh) 具有嵌入式蚀刻停止件以控制其中的玻璃层中的腔深度的电子基板
US20240088052A1 (en) Patternable die attach materials and processes for patterning
TW202203392A (zh) 積體電路封裝之模具材料層內的高導熱性、高模數結構
NL2028989B1 (en) Electronic substrates having embedded inductors
NL2028990B1 (en) Electronic substrates having embedded inductors
US20220293327A1 (en) Coreless electronic substrates having embedded inductors
US20220093535A1 (en) Electronic substrates having embedded inductors
US20210398895A1 (en) Power delivery structures
EP4092732A1 (en) Hybrid conductive vias for electronic substrates
CN114762107A (zh) 用于集成电路设备的金属化层中的跳层级过孔
US20220051986A1 (en) Stepped electronic substrate for integrated circuit packages
US20220165625A1 (en) Universal electrically inactive devices for integrated circuit packages
US20220139792A1 (en) Electronic substrates having heterogeneous dielectric layers
US20230197547A1 (en) Edge-aligned template structure for integrated circuit packages
US20220093520A1 (en) Conductive route patterning for electronic substrates
TW202249212A (zh) 具有由間隔之中介件所提供之嵌入式裝置空腔的封裝體
CN116314134A (zh) 用于集成电路封装的边缘对准模板结构
CN112103253A (zh) 具有用于翘曲控制的泡沫结构的多封装组件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication